ALTERA FAQ

March 6, 2001

1. ALTERA MAX+plus II /Quartus License 체계에 대해 알고 싶습니다.
• MAX+PLUS II의 license 체계는 9.01 버젼을 기준으로 이전의 버젼에서는 PC version의 경우 Authorization code를, network version(NT, Unix)의 경우 license data를 이용하였습니다. 이것이 9.1 버젼 이후 부터는 일괄 license data의 형태로 license를 부여하고 있습니다. 그러므로 9.01버전 이전 사용자는 9.1 버전 이 후의 소프트웨어를 사용하실 수 없습니다. 하지만 Y2K 문제해결이 인증된 것이 9.1버전 이후 이므로 알테라 는 9.1 버전 이전 사용자에게 무료로 9.1 버전 CD 와 License 를 제공하고 있습니다. 이것은 알테라 웹 상 (http://www.altera.com/authcode/index.html) 에서 신청하고 받으실 수 있습니다. 그리고 사용 중 license를 분실한 경우에도 homepage에서 신청하시면 E-mail을 통해 code를 받을 수 있습니다. 이것은 버전에 상관없이 모두 가능합니다.
   
2. ALTERA deviced에서 전원 입력 핀 VCCINT와 VCCIO의 용도는 무엇입니까?
• VCCINT는 디바이스내부의 셀들을 동작 시키기 위한 전압입력이라고 생각하시면 됩니다. 따라서 디바이스가 지원하는 Voltage 전원을 인가 하시면 되겠죠(Core 전압이라고도 부릅니다). VCCIO는 device output 전압의 레벨을 정의하는 핀이라고 할 수 있습니다. 다시 말해 device의 출력을 5.0V 또는 3.3V 등으로 조절 할 경우 사용하는 전원 입력 핀입니다.
   
3. FLEX device를 download 할 때 다음과 같은 에러가 발생합니다. 원인이 무엇입니까? 에러메시지-Configuration Failure : SRAM Load Unsuccessful
• 위 에러 메시지는 FLEX device로 program data를 download 할 때 발생하는 메시지 입니다. ALTERA FLEX device에는 device program 시 program 상태를 check하는 nSTATUS라는 pin이 있는데 program 중에는 이 값이 high값으로 유지하여야 합니다. 그런데 program 도중에 값이 low로 떨어질 경우 위와 같은 메시지를 띄우게 됩니다.
• 이 문제는 다음과 같은 문제로 인해 발생 할 수 있습니다.
• PC의 parellel 또는 serial port의 문제.
  경우에 따라 PC의 사양으로 인하여 동작에 되지 않는 경우가 있으며 정확한 원인을 밝히기는 어렵습니다. 다른 PC를 이용하여 test 하였을 때 동작이 된다면 해당 PC 업체에 A/S를 의뢰하시기 바랍니다.
• Download cable 인 Byteblaster 또는 Bitblaster의 동작 불량.
  Download cable 내부에 있는 chip이 손상된 경우이며 구입한 제품의 경우 A/S가 가능하며 Byteblaster의 경우 내부에 있는 buffer를 교환하면 거의 동작이 가능합니다.
• PCB 상에서의 noise 또는 pattern 상의 문제.
  Download에 쓰이는 dclk, data0는 상당히 빠른 주파수로 동작하게 됩니다. 최고 10MHz로 데이타가 전송되므로 PCB design에도 이에 대한 고려가 필요합니다.
• Device에 공급되는 전원상의 문제 (전원 noise or 전압 불규칙).
  전원 noise 제거를 위해 충분한 bypass capacitor를 사용하시기 바랍니다.
• Device 자체의 불량.
  실제로 사용자 측면에서는 가장 의심을 많이 하는 부분이지만 device error의 확률은 1%가 되지 않습니다. 가능하면 충분히 test 하시고 조치를 취하시기 바랍니다.
   
4. FLEX 10K device 내에서 RAM, ROM 구현하는 방법에 대해 알고 싶습니다.
• FLEX 10K devicd 내부에는 EAB(Embedded Array Block)이라는 메모리를 구현 할 수 있는 별도의 block을 가지고 있습니다. 이 block을 이용할 경우 device를 구성하고 있는 cell을 사용하지 않고 빠른 스피드의 메모리를 구현 할 수 있습니다. 특히 MAX+PLUS II에서는 library 형태 block을 core로 제공하여 쉽게 memory를 구현 할 수 있도록 하고 있습니다. 구현 가능한 형태는 RAM_IO, RAM_DQ, FIFO, DP_RAM, ROM 입니다. memory의 크기나 형태는 library에서 paramater의 형태로 지정하도록 되어 있습니다.
   
5. MAX+PLUS II software는 Y2K 문제가 완전히 해결되었습니까?
• MAX+PLUS II version 9.1부터 Y2K문제는 완전히 해결되었습니다. 9.01 이하의 버전에서는 연도 인식 오류로 인하여 프로그램의 실행과 compile이 되지 않는 경우가 발생 할 수 있습니다. ALTERA사에서는 이에 대한 대처 방안으로 기존의 University program의 버전을 9.23으로 올리고 아직 software를 upgrade하지 못한 정품 사용자 들을 위해 maintenance에 관계없이 9.1버전으로 upgrade 할 수 있도록 홈페이지를 통해 지원하고 있습니다.
   
6. ATERA device에서 사용하지 않는 핀을 어떻게 처리하여야 합니까?
• ALTERA device에는 전원 pin, Programming pin을 제외한 핀은 크게 3가지로 구분할 수 있습니다. Glabal pin, I/O pin, Not connect(NC)pin 으로 구분 되는데 Global pin은 사용하지 않을 경우 GND로 연결하시고 I/O pin은 사용하지 않을 경우 Report filedp Reserved라고 표시되며 연결하지 않는 상태로 두시면 됩니다. NC pin은 device에서 사용되지 않는 pin 입니다. 이 pin 역시 연결되지 않은 상태로 두시면 됩니다. 이 내용은 알테라에서 나오는 Operating Requirement Data Sheet에 소개되어 있는데 예를 들어 Global pin의 경우 사용하지 않는 pin을 float 상태로 둘 경우 DC current가 증가하거나 Noise로 인하여 오동작의 우려가 있다고 합니다. Reserved pin이나 NC pin에 VCC, GND 또는 다른 signal을 연결 한 경우도 device가 damage를 입을 수 있다고 하므로 가능하면 연결하지 않는 것이 좋습니다.
   
7. Wave form editor에서 simulation time 연장하는 방법은?
• File 메뉴의 End time...을 선택하여 원하는 시간을 입력하면 simulation end time이 늘어나게 됩니다.
   
8. Wave form editor에서 clock을 만들기 위해 overwrite clock을 선택하였을때 clock period가 비활성으로 되어 입력이 불가능 하게 되어 있습니다. 변경하는 방법이 있습니까?
• option메뉴의 snap to grid가 켜져 있을 경우 이와 같은 형상이 생깁니다. 이 기능을 선택 했을 때는 gride size 단위로 파형 입력이 고정되게 되는데 snap to grid를 uncheck하면 임의의 clock period를 입력 할 수 있습니다.
   
9. MAX+PLUS II VHDL에서 곱셉연산을 사용 할려고 하는데 compile에서 error가 발생 합니다. 곱셉연산을 지원 하지 않습니까?
• ALTERA VHDL compiler는 곱셉연산을 지원하지만 연산자 우편에 오는 숫자로 2의 승수 만을 사용 할 수 있습니다. 기타 숫자를 사용 할 경우 에러를 띄우게 됩니다. 아마도 곱셈연산을 binary shift를 이용하여 연산하는 데서 오는 문제인 것 같습니다.
   
10. Windows NT OS를 사용하는데 MAX+PLUS II에서 ByteBlaster와 ALTERA ROM writer가 인식이 되지 않습니다. NT에서는 사용 할 수 있습니까?
• Windows 98 or 95에서는 추가 작업 없이 ByteBlaster와 programmer를 사용 할 수 있으나 NT에서는 driver를 추가하여야 하는 작업이 필요합니다. 제어판의 멀티미디어를 선택하여 '디바이스'란의 '추가' 버튼을 누르고 맨 위에 있는 '목록에 없거나 새로 고친 드라이버'선택한 후 MAX+plus II가 설치된 디렉토리의 drivers 디렉토리를 지정하면 화면에 Byteblaster와 ALTERA Programmer라는 메뉴가 나타나는데 설치할 장치를 선 택하고 reboot하면 설치작업이 끝납니다.
   
11. ALTERA MAX+PLUS II의 VHDL에서 몇 가지 명령들이 지원되지 않는 것으로 알고 있습니다. 어떤 명령이 지원 되지 않는지 확인 할 수 있는 방법은 없습니까?
• Help 메뉴의 VHDL을 선택하여 MAX+PLUS II VHDL Support란을 참고 하시면 ALTERA VHDL에서 지원하지 않는 기능들을 확인 할 수 있습니다.
   
12. VHDL coding에서 High-Impedence(z)를 사용하려고 하는데 compile에서 계속 에러가 납니다. high-impedence를 지원하지 않습니까?
• VHDL은 기본적으로 대소문자를 구별하지 않는데 ALTERA VHDL에서 High-impedence를 'z'로 표기하면 에러가 납니다. 표시할 때 꼭 대문자'Z'를 사용하십시오.
   
13. compile 시 'GLOBAL primitive on node 'B5' feeds logic, non global signal usage may result'라는 경고 메시지가 뜹니다. 원인과 무시해도 되는 메시지 인지 궁금합니다.
• ALTERA MAX+PLUS II의 Assign 메뉴의 Global project logic synthesis을 선택하시면 메뉴의 오른쪽 하단에 Automatic Global이라는 란이 있습니다. 이 option은 input pin중에서 F/F의 clock, reset, preset, Tri-state의 OE로 사용되는 입력핀을 ALTERA device의 Dedicated input으로 자동 할당해 주는 기능입니다. 제가 보기에는 아마 pin 할당을 하지 않고 compile을 하신 것 같습니다. 그럴 경우 위의 기능이 적용되어 compile을 하게 됩니다. 그런데 예를 들어 어떤 입력이 AND gate의 입력으로 사용되면서 동시에 F/F의 clock으로 사용 될 경우에 질문하신 것과 같은 메시지를 띄우게 됩니다. 이것은 dedicated input(global input)의 특성으로 야기되는 것인데 dedicated input은 F/F의 clock이나 일반 gate의 input으로 사용 될 수 있으나 이럴 경우 dedicated input의 본래 목적인 high fan in, 적은 input delay등의 기능을 살릴 수 없게 됩니다. 질문하신 경고 메시지의 내용을 살펴 본다면 pin의 할당은 dedicated inpun pin으로 할당되었으나 dedicated input 원래의 목적으로는 사용되지 않는다는 메시리라고 보시면 될 것 같습니다. design file에서 사용하신 'B5'라는 input을 확인하시면 이해가 되실 것입니다. 아마 logic의 동작에는 문제가 되지는 않을 것 같습니다. 위 메시지가 거슬리시면 Automatic Global option을 끄시고 compile하시면 메시지가 뜨지 않습니다.