

### 機能

- pci\_a は32ビット・ペリフェラル・コンポーネント・インタコネクト(PCI)マスタ/ターゲット・インタフェース機能を実現したMegaCore™ファンクション
- FLEX® 10Kアーキテクチャに最適化
- 下記による広範囲なハードウェア・テストを実施済み
  - HP E2925A PCバス・エクセサイズ/アナライザ
  - FLEX 10K PC試作ボード
  - インテルの430および440チップセット、DEC社のPCI-to-PCIブリッジなどの標準的なPCIチップセットに対する検証を実施済み
- デザイン・サイクルを大幅に短縮
- FLEX 10K PC試作用ボードが付属
- ユーザ・シミュレーション用のテスト・ベクタを添付
- OpenCore™評価機能により、ライセンスの購入前にMAX+PLUS® IIを使用したデザインへのインスタンス化およびシミュレーションが可能
- FLEXデバイスの約1,000個のロジック・エレメント (LE)、EPF10K50デバイスが提供するリソースの約35%で構成可能
- PCIマスタ機能
  - メモリ・リード/ライト
  - バス・パーキング
  - アドレス・カウンタ・レジスタ、バイト・カウンタ・レジスタ、コントロール&ステータス・レジスタ、インタラプト・ステータス・レジスタを含む完全に集積化されたDMAエンジン
  - DMAターミナル・カウント、マスタ・アボート、ターゲット・アボート、ローカル側インタラプト機能を含むコンフィギュレーション可能なインタラプト・ソース
  - 64バイト (16ダブル・ワード、またはDWORD) のRAMバッファをFLEX 10Kのエンベデッド・アレイ・ブロック(EAB)で実現
  - ゼロ・ウェイト・ステートのPCIリードおよびライト・バースト動作
- PCIターゲット機能
  - タイプ・ゼロのコンフィギュレーション・スペース
  - パリティ・エラー検出機能
  - メモリ・リード/ライト、コンフィギュレーション・リード/ライト動作
  - ターゲット・リトライ、ディスコネクト
  - 1Mバイトから2Gバイトのパラメータ化されたターゲット・メモリ・スペース
- コンフィギュレーション・レジスタ：
  - パラメータ化：デバイスID、ベンダID、クラス・コード、リビジョンID、ベース・アドレス・ゼロ、サブシステムID、サブシステム・ベンダID、
  - 非パラメータ化：コマンド、ステータス、ヘッダ・タイプ、レイテンシ・タイム、インタラプト・ピン、インタラプト・ライン

# イントロダクション

このデータシートでは、pci\_a MegaCoreファンクションの動作を以下に示す各項目に沿って解説します。

更新記録Version 2.0.....	3.
概要.....	4.
PCI仕様準拠の概要.....	5.
PCIバス信号.....	7.
ローカル側の信号.....	10.
ファンクション・プロトタイプ.....	12.
パラメータ.....	13.
機能説明.....	14.
サステインド・トライ・ステート信号の動作.....	15.
マスタ・デバイス信号と信号のアサート.....	15.
ターゲット・デバイス信号と信号のアサート.....	16.
パリティ信号の動作.....	17.
PCIバス・コマンド.....	18.
コンフィギュレーション・レジスタ.....	18.
ベンダIDレジスタ (オフセット=00 Hex).....	20.
デバイスIDレジスタ (オフセット=02 Hex).....	20.
コマンド・レジスタ (オフセット=04 Hex).....	21.
ステータス・レジスタ (オフセット=06 Hex).....	22.
リビジョンIDレジスタ (オフセット=08 Hex).....	23.
クラス・コード・レジスタ (オフセット=09 Hex).....	23.
レイテンシ・タイマ・レジスタ (オフセット=0D Hex).....	23.
ヘッダ・タイプ・レジスタ (オフセット=0E Hex).....	24.
ベース・アドレス・レジスタ-0 (オフセット=10 Hex).....	24.
サブシステム・ベンダIDレジスタ (オフセット=2C Hex).....	25.
サブシステムIDレジスタ (オフセット=2E Hex).....	25.
インタラプト・ライン・レジスタ (オフセット=3C Hex).....	25.
インタラプト・ピン・レジスタ (オフセット=3D Hex).....	26.
最小グラント・レジスタ (オフセット=3E Hex).....	26.
最大レイテンシ・レジスタ (オフセット=3F Hex).....	26.
PCIバス・トランズアクション.....	27.
ターゲット・トランズアクション.....	27.
コンフィギュレーション・トランズアクション.....	35.
マスタ・トランズアクション.....	36.
DMA動作.....	42.
ターゲット・アドレス・スペース.....	43.
内部ターゲット・レジスタのメモリ・マップ.....	43.
DMAレジスタ.....	44.
DMAトランズアクション.....	47.
ローカル側からのDMA転送のイニシャライズ.....	50.
一般的なホスト・プログラミング・ガイドライン.....	55.
アプリケーション.....	58.
PCI SIGプロトコル・チェックリスト.....	60.
PCI SIGテスト・ベンチ一覧.....	67.
参考資料.....	74.

## 更新記録 Version 2.0

pci\_aファクションのバージョン2.0のデータシートには、下記の内容が追加、補充されています。

- 追加サポート・デバイス
- ローカル・サイド・イニシエイティッドDMA
- パラメータ化されたベース・アドレス・レジスタ (BAR)
- 外部ターゲット・ライト転送中のバイト選択
- 外部ターゲット・ライト・トランズアクション実行時のl\_holdnの使用
- DMAバイト・カウンタ・レジスタの拡張

### 追加サポート・デバイス

pci\_aファクションは下記のFLEX 10Kデバイスを含む多様なパッケージの幅広い製品をサポートしています。

- EPF10K30RC240
- EPF10K30RC208
- EPF10K30AQC240
- EPF10K30AQC208
- EPF10K40RC240
- EPF10K40RC208
- EPF10K50RC240
- EPF10K100ARC240
- EPF10K30BC356
- EPF10K50BC356
- EPF10K100ABC356



新製品のリリースにより、さらにサポートされるデバイスが追加される予定となっています。最新のデバイス・サポートの状況については、アルテラのウェブ・サイト、<http://www.altera.com>で確認してください。

### ローカル・サイド・イニシエイティッドDMA

このpci\_aファクションを使用してDMAバースト転送を実行するためには、DMAレジスタに適切な値を書き込み、転送のセットアップを行う必要があります。pci\_aの以前のバージョンでは、ホストまたはPCIマスタがDMAレジスタに値を書き込む必要がありましたが、このpci\_aのバージョン2.0では、ローカル側のデバイスからDMAリードおよびDMAライトのトランズアクションがダイレクトに行えるようになっています。詳細については、50ページの「ローカル側からのDMA転送のイニシャライズ」をご覧ください。

## パラメータ化されたBAR

BAR0はパラメータ化されており、メモリの割り当てを最適な効率で実現できるようにになっています。pci\_aのバージョン1.3では、BAR0のアドレス・スペースが2つの512Kバイトのメモリ・スペースに分割された1Mバイトの連続したアドレス・スペースとなっていました。このpci\_aのバージョン2.0以降では、ユーザがBAR0のアドレス・スペースを1Mバイトから2Gバイトの範囲の連続した領域に設定できるようになっています。詳細は、24ページの「ベース・アドレス・レジスタ-0 (オフセット=10 Hex)」をご覧ください。

## ターゲット・ライト転送中のバイト選択

ターゲット転送の実行時に、PCIのcben[3..0]のバス信号はバイト・イネーブル信号となり、どのバイトが有効なデータを転送しているかを示します。この場合、cben[3..0]バスのビット-3はバイト-3に適用され、ビット-0はバイト-0に適用されます。pci\_aのバージョン2.0では、さらにローカル側のl\_ben[3..0]のバス信号がcben[3..0]をバッファし、外部ターゲット・ライト・トランザクションの実行時に、どのバイトがローカル側に対して有効なデータを転送しているかを示すようになっています。

## 外部ターゲット・ライト・トランザクション実行時のl\_holdnの使用

pci\_aのバージョン1.3では、ローカル側のアプリケーションが2クロック以内にデータを供給するか、受け入れることが要求されていました。バージョン2.0では、低速のアプリケーションがl\_holdnをアサートして、データの転送に必要な期間を延長できるようになっています。


## DMAバイト・カウンタ・レジスタの拡張

DMAバイト・カウンタ・レジスタは、16ビットから17ビットに拡張されています。この結果、マスタのDMAエンジンは、各DMAトランザクションに対して128Kバイトまでのメモリ転送を行うことができます。

## 概要

pci\_a MegaCoreファンクションは、32ビットのPCI周辺デバイスの集積化にタイムリなソリューションを提供します。また、要求されるPCI仕様に準拠していることがすでに検証済みとなっています。pci\_aはFLEX 10Kのデバイス・ファミリに最適化されているため、設計者はデザインに対する負担を軽減することができ、PCI周辺のカスタム・ロジックのデザインに注力することが可能です（注文コードは、PLSM-PCI/A）。図1はpci\_aのシンボルを示したものです。

図 1 pci\_aのシンボル



### PCI仕様準拠の概要

pci\_aのファンクションは、PCI SIG ( Special Interest Group ) によるPCIローカル・バス仕様書 Revision 2.1と仕様準拠チェックリスト Revision 2.1に準拠しています。また、このpci\_aファンクションには幅広いハードウェアの検証テストが実施されています。PCIのテスト手順に従った検証が実施されており、正しい機能動作とPCI仕様への準拠が保証されています。これらのテストには、下記のハードウェアとソフトウェアが使用されています。

- アルテラのFLEX 10K PC試作用ボード
- BlueWater System社製、WinDK ( Windows NT用 ) ソフトウェア・ドライバ
- HP社製、E2925A PCバス・エクセサイザ / アナライザ

テストはPCIバスにデータをフルにロードした状態で実行されています。HP社のE2925A PCバス・エクセサイザ / アナライザ、アルテラのPCI試作用ボードに加えて、ホスト・ブリッジ、イーサネット・ネットワーク・アダプタ、ビデオ・カードなどのようなPCIバス・エージェントにより、このpci\_aファンクションが大量のデータを取り扱うアプリケーションに使用された場合のテストも実施されています。これらの幅広いテストの実施によって、pci\_aファンクションがもっとも厳しい条件でも完全に動作することが保証されています。

これらのテストにおいて、pci\_aファンクションは、アルテラのPCI試作用ボードとの間でマスタおよびターゲットとして動作します。また、一般的なバーストおよびシングル・サイクルのトランザクションにおいて、pci\_aは多様なインタラプト・サイクルを実行して、複数の異常に対応したターミネーション動作を行います。データの正確性のチェックに加えて、HP社のE2925A PCIバス・エクスサイザ/アナライザを使用して、PCIバスにプロトコルの違反が発生していないことが確認されています。このようなテスト・プログラムを繰り返し実行することによって、EPF10K30デバイスで実現されたpci\_aとホスト・メモリ間で65億バイト以上のデータが転送されることになります。これらのテストは複数のPCIプラットフォームで繰り返し実行され、多様なチップセットとの互換性が確保されています。表1は、このドキュメントの制作中に、pci\_aに対するテストが実施されたハードウェア・プラットフォームを示したものです。

表1 pci\_aに対する検証が実施されたハードウェア・プラットフォーム

プラットフォーム	チップセット	CPU スピード (MHz)	PCIバス・ スピード (MHz)
Dell OptiPlex XM 5166	Intel 430 NX	166	33
Dell OptiPlex GX Pro	Intel 440FX PCISet (Bus 0)	200	33
	DEC21052-AB PCI-PCI bridge (Bus 1)	200	33
Dell OptiPlex GXL 5166	Intel 430 FX PCISet	166	33
U-tron (Pentium/MMX)	Intel 430 VX PCISet	166	33

pci\_aファンクションは、上記のハードウェアによるテストの他に、表2に示す適用可能なPCIテスト・シナリオによっても検証されています。詳細については67ページの「PCI SIGテスト・ベンチ一覧」をご覧ください。

表2 pci\_aに対して実施されたPCIバス・テスト (1/2)

PCIテスト・ シナリオ#	テスト・シナリオの概要	シミュレー ション・ファ イル名注(1)
1.1	PCIバス・デバイス・スピード	pcicc101
1.2	PCIバス・シングル・データ・フェーズ・ターゲット・アポート・サイクル	pcicc102
1.3	PCIバス・シングル・データ・フェーズ・ターゲット・リトライ・サイクル	pcicc103
1.4	PCIバス・シングル・データ・フェーズ・ターゲット・ディスコネクト・サイクル	pcicc104
1.5	PCIバス・マルチデータ・フェーズ・ターゲット・アポート・サイクル	pcicc105
1.6	PCIバス・マルチデータ・フェーズ・ターゲット・リトライ・サイクル	pcicc106
1.7	PCIバス・マルチデータ・フェーズ・ターゲット・ディスコネクト・サイクル	pcicc107
1.8	PCIバス・マルチデータ・フェーズと trdyn サイクル	pcicc108
1.9	PCIバス・データ・パリティ・エラー・シングル・サイクル	pcicc109
1.10	PCIバス・データ・パリティ・エラー・マルチデータ・フェーズ・サイクル	pcicc110

表 2 pci\_aに対して実施されたPCIバス・テスト (2/2)

PCIテスト・シナリオ#	テスト・シナリオの概要	シミュレーション・ファイル名注(1)
1.11	PCIバス・マスタ・タイムアウト	pcicc111
1.13	PCIバス・マスタ・パーキング	pcicc113
1.14	PCIバス・マスタ・アービトレーション	pcicc114
2.5	ターゲットの予約コマンド(デュアル・アドレスを含む)の無視	pcicc205
2.6	コンフィギュレーション・サイクルのターゲット・レセプション	pcicc206
2.8	ターゲットにおけるアドレスとデータ・パリティ・エラーを含んだコンフィギュレーション・サイクルの受信	pcicc208
2.9	ターゲットのメモリ・サイクルの受信	pcicc209
2.10	ターゲットにおけるアドレスとデータ・パリティ・エラーを含んだメモリ・サイクルの受信	pcicc210
注(2)	DMAレジスタのプログラミングとバースト・リード転送	dma_rd
注(2)	DMAレジスタのプログラミングとバースト・ライト転送	dma_wr
注(2)	外部ターゲット・リード/ライト転送	trg_xrw

注:

- (1) ファイルの拡張子はシミュレータ・チャンネル・ファイル(.scf)、ベクタ・ファイル(.vec)、VHDLファイルなど、使われるシミュレーション・ファイルの種類によって異なります。
- (2) これらのテストはPCI SIG PCI ローカル・バス仕様書 Revision 2.1では要求されていないため、テスト番号がありません。

## PCIバス信号

pci\_aファンクションで使用されているPCIバス信号を以下に示します。

- 入力 - 標準的な入力専用信号
- 出力 - 標準的な出力専用信号
- 双方向 - トライ・ステートの入出力信号
- サステインド・トライ・ステート - 1度に1つのエージェント(PCIバス上で動作するデバイスやホストなど)によってドライブされる信号。サステインド・トライ・ステート・ピンをLowにドライブしているエージェントは、トライ・ステート状態にする前に1クロックの期間そのピンをHighにドライブしなければなりません。このとき、他のエージェントは、前のエージェントがリリースされた1クロック後でない限り、サステインド・トライ・ステート信号をドライブすることはできません。
- オープン・ドレイン - 他のエージェントとワイヤードORされた信号。信号ソースとなるエージェントがオープン・ドレイン信号をアサートし、プルアップ・レジスタによりオープン・ドレイン信号がディアサートされます。プルアップ・レジスタがオープン・ドレイン信号をインアクティブにするまでには、2から3サイクルのPCIバス・クロックの期間が必要となります。

表3は、pci\_aがPCIバスにインタフェースされる際のPCIバス信号を示したものです。ローカル側の信号の詳細については10ページの「ローカル側の信号」を参照してください。

表3 pci_aとPCIバスのPCIインタフェース信号 (1/2)			
信号名	タイプ	極性	説明
clk	入力	-	クロック信号。clkの入力はrstnとintan信号を除くすべてのPCIインタフェース信号の基準となる。
rstn	入力	Low	リセット信号。FLEX 10K PCIインタフェース回路を初期化する信号。rstn入力は、PCIバスのclkエッジに対して非同期にアサートできる。この信号がアクティブになると、PCI出力信号はトライ・ステートとなり、serrnのようなオープン・ドレイン信号はフローティング状態になる。
gntn	入力	Low	グラント信号。この信号はマスタ・デバイスがPCIバスを制御していることを示す。すべてのマスタ・デバイスは、アービタと直接接続されている2本のアービトレーション・ライン（gntnとreqn）を持つ。
reqn	出力	Low	リクエスト信号。この出力は、マスタがトランザクションを実行するためにPCIバスの制御を要求していることをアービタに対して示す。
ad[31..0]	トライ・ステート	-	アドレス/データ・バス信号。ad[31..0]はアドレスとデータが時分割されたバスとなっている。各バス・トランザクションはアドレス・フェーズとそれに続く1つ以上のデータ・フェーズで構成される。データ・フェーズはirdynとtrdynがアサートされるときに発生する。
cben[3..0]	トライ・ステート マスタ：出力 ターゲット：入力	Low	コマンド/バイト・イネーブル信号。cben[3..0]はコマンドとバイト・イネーブルが時分割されたバスとなっている。アドレス・フェーズ期間にこのバスはコマンドを示し、データ・フェーズの期間にはバイト・イネーブルを示す。
par	トライ・ステート	-	パリティ信号。偶数パリティのトライ・ステート出力信号。ad[31..0]、cben[3..0]とpar信号の1の数が偶数になる。
framen 注(1)	サステインド・ トライ・ステート マスタ：出力 ターゲット：入力	Low	フレーム信号。動作中のバス・マスタがバス・オペレーションの開始と処理中を表示する信号。framenが最初にアサートされると、アドレスとコマンド信号がad[31..0]とcben[3..0]に与えられる。framen信号はデータ・オペレーションの期間にアサートされ、トランザクションの終わりを示すときにディアサートされる。
irdyn	サステインド・ トライ・ステート マスタ：出力 ターゲット：入力	Low	イニシエータ・レディ信号。バス・マスタからターゲットに出力される信号で、データ・トランザクションが実行できることを示す。ライト・トランザクションではirdynがad[31..0]に有効データがあることを示し、リード・トランザクションではirdynはマスタがad[31..0]のデータを取り込み可能であることを示す。
devseln	サステインド・ トライ・ステート マスタ：入力 ターゲット：出力	Low	デバイス・セレクト信号。ターゲットが自分自身のアドレスをデコードしたときにこのdevseln信号を出力する。



信号名	タイプ	極性	説明
trdyn 注(1)	サステインド・ トライ・ステート マスタ：入力 ターゲット：出力	Low	ターゲット・レディ信号。ターゲットがデータ・トランザクション を実行できることを示す出力。リード動作では、trdynによって、 ターゲットがad[31..0]にデータを出力していることが示され、ライト 動作ではターゲットがad[31..0]のデータを取り込み可能な状態にある ことが示される。
stopn 注(1)	サステインド・ トライ・ステート マスタ：入力 ターゲット：出力	Low	ストップ信号。ターゲット・デバイスがバス・マスタに対して処理中 のトランザクションの停止を要求する信号。
idsel	入力	High	デバイス・セレクトの初期化信号。コンフィギュレーション・リード やライト・オペレーションを行うときのチップ・セレクトとして使用 される。
perrn	サステインド・ トライ・ステート	Low	パリティ・エラー信号。データ・パリティ・エラーの発生を表示す る。
serrn	オープン・ ドレイン	Low	システム・エラー信号。システム・エラーとアドレス・パリティ・エ ラーを表示する。
intan	オープン・ ドレイン	Low	インタラプト-A。ホストに対するアクティブLowのインタラプト信 号で、インタラプトが必要なシングル・ファンクションのデバイスに 使用される必要がある。

注：

- (1) PCIのセットアップ時間の仕様を満たすため、pci\_aはframen、trdyn、stopnの信号を2つの片方向信号（入力と出力）に分けています。したがって、PCI信号のtrdynは入力のtrdyn\_inとtrdyn\_outに接続された形となっています。入力のtrdyn\_inはFLEX 10Kの入力専用ピンに接続され、trdyn\_outはFLEX 10KのI/Oピンに接続されます。

PCIバスとFLEX 10Kデバイスでは、IEEE Std. 1149.1のJTAG (Joint Test Action Group)バウンダリ・スキャン・テスト(BST)を実行することができます。JTAG BSTを実施する場合は、PCIバスのJTAGピンとFLEX 10KデバイスのJTAGピンを接続する必要があります。詳細については表4を参照してください。

信号名	タイプ	極性	説明
TCK	入力	High	テスト・クロック信号。TCKはテスト・モードおよびテスト・データの入出力に使用されるクロック。
TMS	入力	High	テスト・モード・セレクト信号。TMSはデバイス内のテスト・アクセス・ポート(TAP)コントローラを制御するために使われる信号。
TDI	入力	High	テスト・データ入力。TDIはデバイスへの命令とテスト・データをシフト・インするときに使用される。
TDO	出力	High	テスト・データ出力。TDOはデバイスへ命令とテスト・データをシフト・アウトするときに使用される。

## ローカル側の信号

表5は、pci\_aとローカル側の周辺デバイスをインタフェースするpci\_aの信号をまとめたものです。

表5 pci_aのローカル側とのインタフェース信号 (1/3)			
信号名	タイプ	極性	説明
l_irqn	入力	Low	ローカル・サイド・インタラプト・リクエスト信号。ローカル側の周辺デバイスはPCIバス・インタラプト信号を送出したときにこのl_irqnをアサートする。ローカル側の周辺デバイスからDMA転送が要求されたとき、このl_irqn入力を使用してホスト側にサービスを要求することができる。
l_holdn	入力	Low	ローカル・ホールド信号。この信号がアサートされると、実行中のDMA転送が一時的に停止される。この信号がアクティブになっている期間は、pci_aとローカル側の周辺デバイスとの間でのデータ転送を行うことができない。ターゲット・トランザクションの実行時にl_holdnをアサートして、外部ターゲット転送の期間を延長することができる。l_holdnがアサートされなかった場合、pci_aはl_csnがアサートされてから2番目のクロックでローカル側でのデータの送信または受信が可能と判断する。
l_req	入力	High	ローカルDMAリクエスト信号。DMAが有効なデータをロードした後で、ローカル側の周辺デバイスがl_reqをアサートし、pci_aにPCI DMAオペレーションが開始されることを示す。
l_dat_in[31..0]	入力	-	ローカル・データ・バス入力信号。pci_aがイニシエートしたDMAライト・トランザクション（ローカル側のDMAリード・トランザクションのこと）や、PCIバス・ターゲット・リード・トランザクションの実行時に、ローカル側の周辺デバイスがこのl_dat_in[31..0]入力信号をアクティブにする。
l_dat_out[31..0]	出力	-	ローカル・データ・バス出力信号。pci_aがイニシエートしたDMAリード・トランザクション（ローカル側DMAライト・トランザクションのこと）や、PCIバス・ターゲット・ライト・トランザクションの期間に、pci_aがこのl_dat_out[31..0]をドライブする。
l_ben[3..0]	出力	Low	ローカル・バイト・イネーブル信号。ターゲット・ライト転送時にpci_aがこのl_ben[3..0]をドライブして選択されたバイトを示す。
l_adr[30-BAR0_RW_BITS..0]	出力	-	ローカル・ターゲット・アドレス信号。l_adr[30-BAR0_RW_BITS..0]の出力は、ローカル側の周辺デバイスに対してターゲット・トランザクションのアドレスを示す。
l_csn	出力	Low	ローカル・ターゲット・チップ・セレクト信号。この信号がアクティブになると、周辺デバイスにターゲット・トランザクションの発生が通知される。l_acknとl_csnは同時にアサートされない。

表 5 pci\_aのローカル側とのインタフェース信号 (2/3)

信号名	タイプ	極性	説明
l_rdn	出力	Low	リード信号。pci_aはl_rdnをアサートして、ローカル側の周辺デバイスに対してリード・アクセスであることを通知する。pci_aは周辺デバイスのターゲット・レジスタからのリード動作や、PCI DMAライト・トランズアクションを行うときにl_rdnを出力する。ターゲット・リードの動作では、pci_aがl_csnとl_rdn信号をアサートし、DMAライト動作では、l_acknとl_rdn信号をアサートする。
l_wrn	出力	Low	ライト信号。pci_aはローカル側の周辺デバイスにライト・アクセス動作を通知するときに、このl_wrnをアサートする。pci_aは周辺デバイスのターゲット・レジスタへのライト動作や、PCI DMAリード・トランズアクションを行うときにl_wrnを使用する。ローカル側へのライト動作では、pci_aがローカル側にターゲット・アクセスを行うためのl_csnとl_wrn信号をアサートするか、あるいはDMAリード・アクセスを行うためのl_acknとl_wrn信号をアサートする。
l_ackn	出力	Low	ローカルDMAアクノレッジ信号。l_acknがLowレベルになると、ローカル側の周辺デバイスに対してDMAリードまたはライトのトランズアクションを許可されていることが通知される。この場合、周辺デバイスはpci_aを通してPCIバスへ、またはPCIバスからのデータ転送が行えるようになる。
l_clk	出力	-	ローカルPCIクロック信号。l_clkはPCIバスのクロックをバッファしたもので、周辺デバイスのすべてのコントロール・ロジックをpci_aに同期化させるために使われる。
l_reset	出力	High	ローカル・リセット信号。ローカル側の周辺デバイスをリセットするときに、pci_aがこのl_resetをアサートする。このl_reset信号はPCIマスタ・リセットの期間にアクティブとなり、その後はl_rstビット（DMAコントロール・ステータス・レジスタの2番目のビット）の状態に従う。
l_dma_acr_wr	入力	High	ローカルDMAアドレス・カウンタ・レジスタ・ライト信号。ローカル側がDMAアドレス・カウンタ・レジスタに対するライト・アクセスを行うときにこの信号をアサートする。この信号をHighレベルにすると、l_dma_in[31..0]バス上のデータがdma_acrに書き込まれる。
l_dma_bcr_wr	入力	High	ローカルDMAバイト・カウンタ・レジスタ・ライト信号。ローカル側がDMAバイト・カウンタ・レジスタに対するライト・アクセスを行うときにこの信号をアサートする。この信号をHighレベルにすると、l_dma_dat_in[31..0]バス上のデータがdma_bcrに書き込まれる。

表5 pci\_aのローカル側とのインタフェース信号 (3/3)

信号名	タイプ	極性	説明
l_dma_csr_wr	入力	High	ローカルDMAコントロール・ステータス・レジスタ・ライト信号。ローカル側がDMAコントロール/ステータス・レジスタに対するライト・アクセスを行うときにこの信号をアサートする。この信号をHighレベルにすると、l_dma_dat_in[31..0]バス上のデータがdma_csrに書き込まれる。
l_dma_dat_in[31..0]	入力	-	ローカルDMAデータ入力。DMAライト信号のいずれかが(l_dma_acr_wr、l_dma_bcr_wr、またはl_dma_csr_wr)アサートされたとき、対応するDMAレジスタに書き込まれるデータが供給される。
l_dma_csr_out[6..0]	出力	-	ローカルDMAコントロール・ステータス・レジスタ出力信号。DMAコントロール/ステータス・レジスタからのダイレクト出力。
l_dma_acr_out[31..0]	出力	-	ローカルDMAアドレス・カウンタ・レジスタ出力。DMAアドレス・カウンタ・レジスタからのダイレクト出力。
l_dma_bcr_out[16..0]	出力	-	ローカルDMAバイト・カウンタ・レジスタ出力。DMAバイト・カウンタ・レジスタからのダイレクト出力。
l_dma_isr_out[4..0]	出力	-	ローカルDMAインタラプト・ステータス・レジスタ出力。DMAインタラプト・ステータス・レジスタからのダイレクト出力。

### ファンクション・プロトタイプ

pci\_aのアルテラ・ハードウェア記述言語 (AHDL) のファンクション・プロトタイプを以下に示します。

```

FUNCTION pci_a (clk, framen_in, gntn, idsel,
               l_dat_in[31..0], l_holdn, l_irqn, l_req, rstn,
               stopn_in, trdyn_in, l_dma_acr_wr, l_dma_bcr_wr,
               l_dma_csr_wr, l_dma_dat_in[31..0])

    WITH (SUBSYSTEM_ID, SUBSYSTEM_VEND_ID, DEVICE_ID,
         DEVICE_VEND_ID, CLASS_CODE, REVISION_ID, BAR0_RW_BITS,
         TARGET_DEVICE)

    RETURNS (framen_out, l_ackn,
            l_adr[30-BAR0_RW_BITS..0], l_clk, l_csn,
            l_dat_out[31..0], l_rdn, l_reset, l_wrn, stopn_out,
            trdyn_out, ad[31..0], cben[3..0], devseln, intan,
            irdyn, par, perrn, reqn, serrn; l_dma_csr_out[6..0],
            l_dma_acr_out[31..0], l_dma_bcr[16..0],
            l_dma_isr_out[4..0], l_ben[3..0]);
    
```

## パラメータ

BAR0\_RW\_BITSとTARGET\_DEVICEを除くpci\_aのパラメータは、リード・オンリとなっているPCIバス・コンフィギュレーション・レジスタに設定されます。これらのレジスタは、デバイス・アイデンティフィケーション（ID）レジスタと呼ばれています。デバイスIDレジスタの詳細については、18ページの「コンフィギュレーション・レジスタ」を参照してください。

BAR0\_RW\_BITSのパラメータはBAR0に対してインスタンス化されるリード/ライトのビット数をコントロールします。PCIの仕様によると、このBAR0に対してインスタンス化されるリード/ライトのビット数はBAR0によってリザーブされているメモリ・アドレスの範囲をコントロールするようになっています。BAR0\_RW\_BITSのパラメータの値は、1から12の範囲となっている必要があります。TARGET\_DEVICEのパラメータを設定することによって、特定のデバイスやパッケージに対してデザインがもっとも最適化されるようになり、ターゲット・デバイスによってタイミングの規格が確実に守られるようになります。最新のサポート・デバイスとパッケージについては、pci\_aに添付されているreadme.htmのファイルで確認してください。表6はpci\_aファンクションの各パラメータを解説したものです。

パラメータ名	フォーマット	デフォルト値	説明
BAR0_RW_BITS	10進	12	BARアドレス・スペースのサイズ
TARGET_DEVICE	記号	"EPF10K30RC240"	デバイスの選択
CLASS_CODE	24ビットHex	H"FF0000"	クラス・コード・レジスタ
DEVICE_ID	16ビットHex	H"0001"	デバイスIDレジスタ
DEVICE_VEND_ID	16ビットHex	H"1172"	デバイス・ベンダIDレジスタ
REVISION_ID	8ビットHex	H"02"	リビジョンIDレジスタ
SUBSYSTEM_ID	16ビットHex	H"0000"	サブシステムIDレジスタ
SUBSYSTEM_VEND_ID	16ビットHex	H"0000"	サブシステム・ベンダIDレジスタ


## 機能説明

pci\_aは3つの主要な機能ブロックによって構成されています。

- あらかじめ定義された64バイトのPCIバス・コンフィギュレーション・レジスタ・スペースとマスタ・コントロール・ロジック。
- ターゲット・デコードとレジスタ・リード/ライト信号を含むPCIバス・ターゲット・インタフェース・コントロール・ロジック。
- 64バイト (16 DWORD) のRAMバッファ、および4個のレジスタを内蔵したエンベデッドDMAコントロール・エンジンと、マスタ/ターゲット・アクセス用のPCIバス・アービトレーションとリード/ライト・コントロール機能を含むローカル側とのインタフェースとDMAコントロール・ロジック。

図2はpci\_aのブロック図を示したものです。

図2 pci\_aのブロック図



## サステインド・トライ・ステート信号の動作

PCIの仕様では、絶えず異なるバス・エージェントによってサンプルされるが、1度に1つのエージェント（信号源）によってドライブされている信号をサステインド・トライ・ステート信号として定義しています。例えば、`framen`は複数の異なるPCIのバス・ターゲットによって絶えずサンプルされていますが（トランザクションの開始を検出するため）、1度に1つのPCIバス・マスタによってドライブされます。

PCIの仕様では、サステインド・トライ・ステート信号をトライ・ステート状態にする前に1クロックの期間にこれらの信号をインアクティブにドライブする必要があると規定されています。また、マスタ・デバイスがリード動作時にアドレスをアサートした後で`ad[31..0]`をリリースするのと同じように、サステインド・トライ・ステート信号をリリースする場合にも、他のデバイスがその信号をドライブする前に、1つのフル・クロック・サイクルでトライ・ステート状態にする必要があると規定されています。

PCIの仕様では、他のバス・エージェントがトライ・ステートになっているサステインド・トライ・ステート信号をドライブできるようにするためのクロック・サイクルを、ターン・アラウンド・サイクルとして定義しています。このターン・アラウンド・サイクルはバス上における信号の衝突を避けるために使用されます。

## マスタ・デバイス信号と信号のアサート

図3は、`pci_a`とPCIバスをインタフェースするPCI準拠のマスタ・デバイス信号を示したものです。各信号は機能的にグループ化され、信号の方向はPCIバス上で`pci_a`がマスタとして動作することを想定して図示されています。


`pci_a`のマスタ・シーケンスは、PCIバス上でマスタになることを要求する`reqn`のアサートから開始されます。アービタ（通常はPCIのホスト・ブリッジ）から`gntn`が受信され、バス・アイドルが検出された後で、`pci_a`は`framen`をアサートして、`ad[31..0]`にPCIアドレスを、また`cben[3..0]`にバス・コマンドを1クロック・サイクルの期間ドライブして、アドレス・フェーズを開始します。

`pci_a`がバス上にデータを送出できるようになると、`pci_a`は`irdyn`をアサートします。このとき、`pci_a`のマスタ・ロジックは、ターゲット・デバイスによってドライブされている制御信号をモニタします（トランザクションのアドレス・フェーズ期間では、PCIバス上に現れるアドレスとコマンド信号をデコードすることによって、ターゲット・デバイスが決定されます）。ターゲット・デバイスは以下に示すいずれかの状態を表示するため、`devseln`、`trdyn`、`stopn`の各制御信号をドライブします。

- データ・トランザクションがデコードされ、許可された状態。
- ターゲット・デバイスでデータ・オペレーションの準備が整っている状態（`trdyn`と`irdyn`の双方がアクティブの場合は、送信デバイスから受信デバイスへDWORDのデータがクロックに同期して送出される）。

- マスタ・デバイスが処理中のトランザクションを停止しなければならない状態。

図3 pci\_aマスタ・デバイス信号



### ターゲット・デバイス信号と信号のアサート

図4は、pci\_aとPCIバスをインタフェースするPCI準拠のターゲット・デバイスの信号を示したものです。各信号は機能別にグループ化されており、信号の方向はPCIバス上でpci\_aがターゲットとして動作する場合を想定したものとなっています。

pci\_aのターゲット・シーケンスは、マスタ・デバイスがframenをアサートし、PCIバス上にターゲットのアドレスとコマンド信号をドライブすることによって開始されます。ターゲット・デバイスはPCIバス上のアドレスをデコードし、devselnをアサートすることによって、マスタに対してトランザクションが許可されていることを通知します。次に、マスタはirdynをアサートして、以下に示す状態にあることをターゲット・デバイスに通知します。


- リード・オペレーションの場合は、マスタ・デバイスがデータ・トランザクションを完了する状態。
- ライト・オペレーションの場合は、有効なデータがad[31..0]にある状態。



15ページの「マスタ・デバイス信号と信号のアサート」で述べられたように、pci\_aが選択されたターゲット・デバイスとして動作する場合は、devseln、trdyn、stopnの各制御信号がpci\_aによってドライブされます。

pci\_aがターゲット・デバイスとして動作する場合は、シングル・サイクルのアクセスだけがサポートされます。したがって、pci\_aはstopnとtrdynを同時にアクティブにドライブします。そして、irdyn信号がアクティブになったことが検知されると、送信デバイスから受信デバイスにデータ・ワードがクロックに同期して送出されます。

図 4 pci\_aのターゲット・デバイス信号



### パリティ信号の動作

すべてのバス・サイクルにはパリティが含まれています。ad[31..0]バス上での転送を行う各デバイスは、マスタ・デバイスの出力するアドレスに含まれるpar信号をドライブしなければなりません。また、PCIバス上のパリティは偶数となっており、ad[31..0]、cben[3..0]、parの1の総数が偶数となる必要があります。パリティ・チェックを必要としないシステムもありますが、エージェントのPCIコマンド・レジスタにより、パリティ・チェックをイネーブルにすることが可能です。アドレスのパリティ・エラーはsermnに出力され、データのパリティ・エラーはpernmに出力されます。parのビットはad[31..0]より1クロック・サイクル遅れて表示され、パリティ・エラー信号はparのビットに対してさらに1クロック・サイクル遅れて出力されます。したがって、パリティ・エラー信号はアドレスやデータに対して2クロック・サイクル遅れて出力されることになります。

## PCIバス・コマンド

表7はpci\_aでサポートされているPCIバス・コマンドを示したものです。

cben[3..0]の値	バス・コマンド・サイクル	ターゲット・サポート	マスタ・サポート
0110	メモリ・リード	√	√
0111	メモリ・ライト	√	√
1010	コンフィギュレーション・リード	√	
1011	コンフィギュレーション・ライト	√	

pci\_aはメモリ・リード/ライトやコンフィギュレーション・リード/ライトのコマンドをサポートしています。pci\_aがマスタ・デバイスとして動作するときは、pci\_aが標準的なメモリ・リード/ライト動作を実行します。また、ターゲットとして動作するときは、pci\_aが標準的なメモリ・リードおよびライト・トランザクションにตอบสนองします。さらに、pci\_aはコンフィギュレーション・リードおよびライトの動作にもตอบสนองします。

## コンフィギュレーション・レジスタ

PCIバスの各論理デバイスには、コンフィギュレーション・レジスタを実現するためにリザーブされている64ワードのコンフィギュレーション DWORDのブロックが含まれています。最初の16ワード分のDWORDのフォーマットには、PCI SIGのPCI仕様準拠チェックリスト Revision 2.1により、タイプ1とタイプ0の2つのヘッダ・タイプが定義されています。ヘッダ・タイプ-1はPCI-PCIブリッジ用であり、ヘッダ・タイプ-0はpci\_aを含む他のすべてのデバイスで使用されます。

表8は、定義済みの64バイト分のコンフィギュレーション・レジスタ・スペースを示したものです。この範囲内にあるレジスタはデバイスを確定したり、PCIバスの制御、PCIバス・ステータスを表示するときに使用されます。塗りつぶされている部分は、pci\_aがサポートしているレジスタです。

表 8 PCIバスのコンフィギュレーション・レジスタ				
アドレス	バイト			
	3	2	1	0
00H	デバイスID		ベンダID	
04H	ステータス・レジスタ		コマンド・レジスタ	
08H	クラス・コード			リビジョンID
0CH	BIST	ヘッダ・タイプ	レイテンシ・タイム	キャッシュ・ライン・サイズ
10H	ベース・アドレス・レジスタ0			
14H	ベース・アドレス・レジスタ1			
18H	ベース・アドレス・レジスタ2			
1CH	ベース・アドレス・レジスタ3			
20H	ベース・アドレス・レジスタ4			
24H	ベース・アドレス・レジスタ5			
28H	カード・バスCISポインタ			
2CH	サブシステムID		サブシステム・ベンダID	
30H	拡張ROMベース・アドレス・レジスタ			
34H	予約			
38H	予約			
3CH	最大レイテンシ	最小グラント	インタラプト・ピン	インタラプト・ライン

表 9 は、pci\_a がサポートしているコンフィギュレーション・レジスタのアドレス・マップを示したものです。リード/ライトは、他のPCIバスのエージェントから見た動作状態で示されています。pci\_a を MAX+PLUS II でデザイン内にインスタンス化するときパラメータをセットすることによって、複数のリード・オンリ・レジスタを設定することができます。例えば、MAX+PLUS II で DEVICE\_ID パラメータを書き換えることによって、デバイスIDレジスタのデフォルト値を変更することができます。PCIバスがリセットされる時、指定したデフォルト値がレジスタのスタートに応じて定義されます。

表 9 pci_a がサポートするコンフィギュレーション・レジスタのアドレス・マップ (1/2)					
アドレス・オフセット (16進)	予約範囲 (16進)	使用バイト / 予約	リード/ライト	ニーモニック	レジスタ名
00	00-01	2/2	リード	ven_id	ベンダID
02	02-03	2/2	リード	dev_id	デバイスID
04	04-05	2/2	リード/ライト	cmd	コマンド
06	06-07	2/2	リード/ライト	status	ステータス
08	08-08	1/1	リード	rev_id	リビジョンID

表9 pci\_aがサポートするコンフィギュレーション・レジスタのアドレス・マップ (2/2)

アドレス・オフセット (16進)	予約範囲 (16進)	使用バイト/予約	リード/ライト	ニーモニック	レジスタ名
09	09-0B	3/3	リード	class	クラス・コード
0D	0D-0D	1/1	リード/ライト	lat_tmr	レイテンシ・タイマ
0E	0E-0E	1/1	リード	header	ヘッダ・タイプ
10	10-13	4/4	リード/ライト	bar0	ベース・アドレス・レジスタ0
2C	2C-2D	2/2	リード	sub_ven_id	サブシステム・ベンダID
2E	2E-2F	2/2	リード	sub_id	サブシステムID
3C	3C-3C	1/1	リード/ライト	int_ln	インタラプト・ライン
3D	3D-3D	1/1	リード	int_pin	インタラプト・ピン
3E	3E-3E	1/1	リード	min_gnt	最小グラント
3F	3F-3F	1/1	リード	max_lat	最大レイテンシ

### ベンダIDレジスタ (オフセット = 00 Hex)

ベンダIDレジスタはデバイスの製造メーカ (pci\_aはアルテラ) を定義するための16ビットのリード・オンリ・レジスタです。このレジスタの値はPCI SIGにより指定されています。このレジスタのデフォルト値はアルテラのベンダIDで、1172 (hex) となっています。DEVICE\_VENDパラメータを設定することで (表6を参照してください)、ベンダIDレジスタの値をPCI SIGが指定した別のベンダID値に変更することも可能です。表10を参照してください。

表10 ベンダIDレジスタのフォーマット

データ・ビット	ニーモニック	リード/ライト	定義
15..0	ven_id	リード	PCIベンダID

### デバイスIDレジスタ (オフセット = 02 Hex)

デバイスIDレジスタはデバイスのタイプを定義するための16ビットのリード・オンリのレジスタです。このレジスタの値は製造メーカによって決定されています。(pci\_aのデバイスIDレジスタの値はアルテラが指定) デバイスIDレジスタのデフォルト値は0001 (hex) ですが、DEVICE\_IDパラメータの設定により、このデバイスIDレジスタの値を変更することも可能です (13ページの表6を参照してください)。

## コマンド・レジスタ（オフセット = 04 Hex）

コマンド・レジスタは、pci\_aのPCIバス・アクセスに対する応答やアクセスをコントロールするための16ビットのリード/ライト・レジスタです。表11を参照してください。

データ・ビット	ニームニック	リード/ライト	定義
0	未使用	-	-
1	mem_ena	リード/ライト	メモリ・アクセス・イネーブル。このビットがHighになると、pci_aがイネーブルとなり、pci_aがターゲットとしてPCIバス・メモリ・アクセスに回答できるようになる。DMAレジスタはメモリ・ターゲット・アクセスによりセットされるため、pci_aにDMA転送を実行させる場合は、初期化動作の中でmem_enaのビットをセットする必要がある。
2	mstr_ena	リード/ライト	マスタ・イネーブル。このビットがHighになると、pci_aがPCIバスのマスタの権利を獲得できるようになる。pci_aにDMA転送を実行させるためには、初期化動作の一部としてmstr_enaのビットをセットする必要がある。
5..3	未使用	-	-
6	perr_ena	リード/ライト	パリティ・エラー・イネーブル。このビットがHighになると、pci_aがperrn出力からパリティ・エラーを通知できるようになる。
7	未使用	-	-
8	serr_ena	-	システム・エラー・イネーブル。このビットがHighになると、pci_aはserrn出力からアドレス・パリティ・エラーを通知できるようになる。ただし、システム・エラー信号を通知するときには、perr_enaビットもHighにする必要がある。
15..9	未使用	-	-

## ステータス・レジスタ（オフセット = 06 Hex）

ステータス・レジスタはバス関連イベントのステータスを表示するための16ビット・レジスタです。ステータス・レジスタへのリード・トランザクションは標準的な動作ですが、ライト・トランザクションは通常のライト・トランザクションと異なり、ステータス・レジスタのビットをクリアすることはできません。ステータス・レジスタのビットは、このビットにロジック-1を書き込むことによってクリアされます。4000 (hex) をステータス・レジスタに書き込むことによって14ビット目がクリアされ、残りのビットは元の値を保持します。ステータス・レジスタのデフォルト値は0400 (hex) です。表12を参照してください。

表12 ステータス・レジスタのフォーマット

データ・ビット	ニーマニック	リード/ライト	定義
7..0	未使用	-	-
8	dat_par_rep	リード/ライト	データ・パリティをレポートするビット。このビットがHighになると、pci_aがマスタ・デバイスとしてリード・トランザクション中にperrnをアサートしているか、または、ライト・トランザクション中に、ターゲット・デバイスによってperrnがアサートされていることが示される。perr_enaのビット（コマンド・レジスタの6ビット目）がHighになるときだけ、このビットもHighになる。
10..9	devsel_tim	リード	デバイス・セレクト・タイミング。このビットはdevseln出力を通じてpci_aのターゲット・アクセス・タイミングを表示する。pci_aは低速ターゲット・デバイスとして設計されている。
11	未使用	-	-
12	tar_abrt	リード/ライト	ターゲット・アボート。このビットがHighになると、処理中のターゲット・デバイスのトランザクションが終了させられたことが示される。
13	mstr_abrt	リード/ライト	マスタ・アボート。このビットがHighになると、処理中のマスタ・デバイスのトランザクションが終了させられたことが示される。
14	serr_set	リード/ライト	システム・エラーを通知するビット。このビットがHighになると、pci_aがserrm出力をアクティブにドライブして、アドレス・フェーズ・パリティ・エラーが発生したことが示される。
15	det_par_err	リード/ライト	パリティ・エラー検出。このビットがHighになると、pci_aがアドレスかデータ・パリティ・エラーのいずれかを検出したことが示される。perr_enaにより、パリティ・エラーの通知がディセーブルされた場合でも、pci_aはこのdet_par_errビットをセットする。

### リビジョンIDレジスタ (オフセット = 08 Hex)

リビジョンIDレジスタはデバイスのリビジョンを示す8ビットのリード・オンリ・レジスタです。このレジスタの値は製造者によって指定されます (pci\_aはアルテラが指定)。したがって、pci\_aのリビジョン番号がリビジョンIDレジスタのデフォルト値として設定されます。表13を参照してください。また、REVISION\_IDパラメータを設定することにより、リビジョンIDレジスタのデフォルト値を変更することも可能です (表6を参照してください)。

データ・ビット	ニーモニック	リード/ライト	定義
7..0	rev_id	リード	PCIリビジョンID

### クラス・コード・レジスタ (オフセット = 09 Hex)

クラス・コード・レジスタは24ビットのリード・オンリ・レジスタで、ベース・クラス、サブ・クラス、プログラミング・インタフェースの3つのサブ・レジスタに分割されています。この詳細についてはPCIローカル・バス仕様書 Revision 2.1を参照してください。表14はこのレジスタのフォーマットを示したものです。クラス・コード・レジスタのデフォルト値はFF0000 (hex) ですが、CLASS\_CODEパラメータを設定することにより、この値を変更することもできます (表6を参照してください)。

データ・ビット	ニーモニック	リード/ライト	定義
23..0	class	リード	クラス・コード

### レイテンシ・タイム・レジスタ (オフセット = 0D Hex)

レイテンシ・タイム・レジスタは8ビットのレジスタで、このうち0、1、2の各ビットがGNDになっています。このレジスタには、pci\_aがPCIバスでマスタの状態を保持するために必要とするPCIバス・クロック・サイクルの最大時間が設定されます。トランザクションの開始後、pci\_aはクロックの立ち上がりエッジごとにこのレイテンシ・タイムをディクリメントします。レイテンシ・タイム・レジスタのデフォルト値は00 (hex) です。表15を参照してください。

データ・ビット	ニーモニック	リード/ライト	定義
2..0	lat_tmr	リード	レイテンシ・タイム・レジスタ
7..3	lat_tmr	リード/ライト	レイテンシ・タイム・レジスタ

## ヘッダ・タイプ・レジスタ (オフセット = 0E Hex)

ヘッダ・タイプ・レジスタは、pci\_aをシングル・ファンクション・デバイスとして定義するとき使用される8ビットのリード・オンリ・レジスタです。ヘッダ・タイプ・レジスタのデフォルト値は00(hex)です。表16を参照してください。

表16 ヘッダ・タイプ・レジスタのフォーマット			
データ・ビット	ニーモニック	リード/ライト	定義
7..0	header	リード	PCIヘッダ・タイプ

## ベース・アドレス・レジスタ-0 (オフセット = 10 Hex)

BAR0\_RW\_BITSのパラメータの設定値に応じて、ベース・アドレス・レジスタ-0 (BAR0) が12ビットから1ビットの範囲のレジスタで構成されます。このBAR0\_RW\_BITSのパラメータの値はpci\_aファンクションをインスタンス化するとき設定することができ、これによってpci\_aのターゲット・スペースが決定されます。このプロセスはPCIローカル・バス仕様書 Revision 2.1にしたがって行われます。このPCIの仕様には、リード/ライト・レジスタとして構成されるビット数が、BARによってリザーブされるメモリ・アドレス・スペースの容量を定義すると述べられています。電源投入時にソフトウェアにより、BARへすべて1を書き込み、その後各値を読み出すことで、1個のデバイスに要求されるアドレス・スペースを決定することが可能です。要求されるアドレス・スペースを決定するとき、pci\_aはすべての下位ビットを0に戻します。要求されるアドレス・スペースの容量は、一般的にBAR0\_RW\_BITSのパラメータの値の関数となります。BAR0\_RW\_BITS = nの場合、リザーブされるアドレス・スペースは、 $2^{(32-n)}$ となります。例えば、BAR0\_RW\_BITS = 4の場合は、リザーブされるアドレス・スペースが $2^{(32-4)}$ 、すなわち256Mバイトとなります。表17を参照してください。

表17 ベース・アドレス・レジスタのフォーマット (1/2)			
データ・ビット	ニーモニック	リード/ライト	定義
0	mem_ind	リード	メモリ・インディケータ。このビットはレジスタがI/Oデコーダになっているか、あるいはメモリ・アドレス・デコーダになっているかを示す。pci_aではこのビットがGNDになっており、メモリ・アドレス・デコーダとなっていることを示す。
2..1	mem_type	リード	メモリ・タイプ。これらのビットはpci_aのメモリ・アドレス・スペースに実現されるメモリのタイプを表示する。pci_aでは、これらのビットがGNDになっており、メモリ・ブロックを32ビットのアドレス・スペースの任意の位置に配置できることを示す。



データ・ビット	ニーモニック	リード/ライト	定義
3	pre_fetch	リード	メモリ・プリフェッチ可能。BAR0によって定義されたメモリ・ブロックに対して、ホスト・ブリッジによるプリフェッチが可能かどうかを表示するビット。pci_aでは、アドレス・スペースのプリフェッチは不可能になっており、このビットからはLowがリードされる。
31-BAR0_RW_BITS	未使用	-	-
31..(32-BAR0_RW_BITS)	bar0	リード/ライト	ベース・アドレス・レジスタ-0

### サブシステム・ベンダIDレジスタ (オフセット = 2C Hex)

サブシステム・ベンダIDレジスタは16ビットのリード・オンリ・レジスタであり、異なるベンダによって設計されたカード上に同じ機能のデバイスが実装されている場合に、そのアドイン・カードを識別するために使用されます。このレジスタの値はPCI SIGによって指定されています。表18を参照してください。サブシステム・ベンダIDレジスタのデフォルト値は0000 (hex) ですが、SUBSYSTEM\_VEND\_IDパラメータの設定により、デフォルト値を変更することが可能です (表6を併せて参照してください)。

データ・ビット	ニーモニック	リード/ライト	定義
15..0	sub_vend_id	リード	PCIサブシステム/ベンダID

### サブシステムIDレジスタ (オフセット = 2E Hex)

サブシステムIDレジスタはサブシステムを識別するためのもので、このレジスタの値はサブシステム・ベンダ (設計者) により定義されます。表19を参照してください。サブシステムIDレジスタのデフォルト値は0000 (hex) ですが、SUBSYSTEM\_IDパラメータの設定により、デフォルト値を変更することが可能です (表6を併せて参照してください)。

データ・ビット	ニーモニック	リード/ライト	定義
15..0	sub_id	リード	PCIサブシステムID

### インタラプト・ライン・レジスタ (オフセット = 3C Hex)

インタラプト・ライン・レジスタは8ビットのレジスタによって構成されており、intan出力が接続されるシステム・インタラプト・リクエスト・ライン (システム・インタラプト・コントローラ) を表示します。インタラプト・ライン・レジスタの内容は電源の立ち上げ時にシステム・ソフトウェア

によって書き込まれ、そのデフォルト値はFF ( hex ) です。表20を参照してください。

表20 インタラプト・ライン・レジスタのフォーマット			
データ・ビット	ニーモニック	リード/ライト	定義
7..0	int_ln	リード/ライト	インタラプト・ライン・レジスタ

### インタラプト・ピン・レジスタ ( オフセット = 3D Hex )

インタラプト・ピン・レジスタは8ビットのリード・オンリ・レジスタで構成され、ここにpci\_aのPCIバスのインタラプト・リクエスト・ラインとなるintanが定義されます。インタラプト・ピン・レジスタのデフォルト値は01 ( hex ) です。表21を参照してください。

表21 インタラプト・ピン・レジスタのフォーマット			
データ・ビット	ニーモニック	リード/ライト	定義
7..0	int_pin	リード	インタラプト・ピン・レジスタ

### 最小グラント・レジスタ ( オフセット = 3E Hex )

最小グラント・レジスタは8ビットのリード・オンリ・レジスタで構成され、ここにpci\_aがPCIバス上でマスタ状態を保持する時間が定義され、このレジスタにセットされる時間は要求されるバースト期間を表し、その値は250ns単位でインクリメントされます。pci\_aは4μsecの期間を必要とします。最小グラント・レジスタのデフォルト値は10 ( hex ) です。表22を参照してください。

表22 最小グラント・レジスタのフォーマット			
データ・ビット	ニーモニック	リード/ライト	定義
7..0	min_gnt	リード	最小グラント・レジスタ

### 最大レイテンシ・レジスタ ( オフセット = 3F Hex )

最大レイテンシ・レジスタは8ビットのリード・オンリ・レジスタで、ここにpci\_aがPCIバスにアクセスするときの周波数が定義されます。pci\_aは最大レイテンシに対して特に強い要求を持っていないため、最大レイテンシ・レジスタの値は00 ( hex ) に設定されます。表23を参照してください。

表23 最大レイテンシ・レジスタのフォーマット			
データ・ビット	ニーモニック	リード/ライト	定義
7..0	max_lat	リード	最大レイテンシ・レジスタ

## PCIバス・ トランズアク ション

このセクションでは、pci\_aのPCIバス・トランズアクションについて解説します。このセクションにある図を参照する場合は、以下のことが考慮される必要があります。

- PCIバスに対するpci\_aのすべてのDMAアクセスは、4バイトまたは32ビット転送です。このため、すべてのバイト・イネーブルがデータ転送期間中にアクティブになります。pci\_aが外部ターゲット・ライト・アクセスを実行するときの転送バイト幅は選択可能です。
- 図5から図16では、pci\_aによってドライブされていないPCIバス信号がトライ・ステート状態になっていますが、サステインド・トライ・ステート信号がPCIバス上のエージェントによってドライブされていないときは、これらの信号がプルアップ・レジスタの存在により、実際にはHighレベルとなっています。

pci\_aがPCIバスをアクセスする場合、3種類のトランズアクションが存在します。

- ターゲット
- コンフィギュレーション
- マスタ

### ターゲット・トランズアクション

すべてのターゲット転送を開始させるためのイベントのシーケンスは、全く同一です。マスタがPCIバス上でマスタの権利を獲得した後、ターゲット・リードまたはライトの動作が開始されます。マスタ・デバイスはframenをアサートし、ad[31..0]バス上にアドレスを、またcben[3..0]にコマンドを送出します。pci\_aは、framenがアサートされたときに、最初のクロック・エッジでアドレスとコマンド信号をラッチし、アドレスのデコードを開始します。

### ターゲット・リード・トランズアクション

pci\_aは2種類のターゲット・リード・トランズアクションをサポートしています。

- 内部ターゲット・リード - 内部DMAレジスタからのターゲット・リード・トランズアクション
- 外部ターゲット・リード - ローカル側のターゲット・メモリ・スペースからのターゲット・リード・トランズアクション

この2つのターゲット・リード・トランズアクションのイベント・シーケンスは同一ですが、タイミングは異なります。(詳細は29ページの「外部ターゲット・リード・トランズアクション」を参照してください。)ローカル側のターゲット・メモリ・スペースからのターゲット・リード・トランズアクションでは、pci\_aがローカル側から供給されるデータを待つ必要があるため、より長い時間が必要になります。

内部ターゲット・リード・トランザクション

アドレス・フェーズ（クロック-4）の終了直後に、マスタはframenをディassert、irdynをassertして、以下のことを表示します。

- トランザクションがシングル・データ・フェーズであること
- pci\_aがad[31..0]バスに送出したデータを、マスタ・デバイスがリードできる状態にあること

pci\_aがアドレスをラッチした後、マスタ・デバイスがクロック-5でad[31..0]バスをトライ・ステート状態にします。pci\_aはクロック-6の始まりでad[31..0]バスをドライブすることができます。マスタがバースト・アクセスを実行する場合は、framenとirdynの双方が継続してassertされます。ただし、pci\_aはターゲット・バーストをサポートしていないため、stopnをassertしてマスタにディスコネクトを通知します。この場合、マスタは1クロック・サイクルの期間、framenをディassert、irdynをassertして、トランザクションを終了させます。

図5では、pci\_aがクロック-7でdevselnをassertし、トランザクションを許可したことをマスタに通知しています。devselnはマスタ・デバイスによりクロック-8の立ち上がりエッジでサンプルされ、これはPCIの仕様で定義される低速デコードになります。図5はpci\_aの内部ターゲット・リード・トランザクションのタイミングを示したものです。

図5 内部ターゲット・リード・トランザクション




図5で示したように、pci\_aはクロック-8でtrdynとstopnをアサートすることでad[31..0]バス上に有効データがあることを示し、ディスコネクトを要求します。データはクロック-8で転送され、irdynとtrdynがアクティブの場合、これらがマスタ・デバイスによりクロック-9の立ち上がりエッジでラッチされます。PCI仕様書では、バースト転送をサポートしていないターゲットがバースト転送を要求された場合に、最初のデータ・フェーズの期間にディスコネクトを発行しなければならないと規定されています。このPCIの仕様に準拠させるため、pci\_aは常にstopnとtrdynを同時にアサートします。

マスタはクロック-5でアドレス・パリティのparをアクティブにし、pci\_aはクロック-9でデータ・パリティであるparをアクティブにします。ターゲット・リード・トランザクションでは、マスタ・デバイスがpernmをドライブしてデータ・パリティ・エラーを表示します。

クロック-9でデータはすでにサンプルされているため、pci\_aがad[31..0]バスをリリースし、マスタがcben[3..0]をリリースします。devseln、trdyn、stopnの各信号はクロック-9でHighレベルにドライブされ、1クロック後にpci\_aによってリリースされます。このようにして、サステインド・トライ・ステート信号をリリースする前に1クロック・サイクルの期間、Highレベルにドライブするという要求が満足されています。

#### 外部ターゲット・リード・トランザクション

外部ターゲット・リード・トランザクションのイベント・シーケンスは、内部ターゲット・リード・トランザクションと同様です。ただし、ローカル側へのDMAアクセスは他のローカル側へのアクセスよりも重要な動作として取り扱われるため、外部ターゲット・リード・トランザクションはDMAがアイドル・ステートになっている状態のときだけに実行されます。また、DMAがアイドル・ステートでないときにpci\_aが外部ターゲット・リード・トランザクションを受信した場合は、pci\_aがリトライ信号を発行します。

pci\_aは、ローカル側がデータを供給できるようになるまで待つ必要があるため、ローカル側のターゲット・メモリ・スペースからのターゲット・リード・トランザクション（外部ターゲット・リード）には、より長い時間が必要になります。ローカル側のロジックがl\_csnとl\_rdnがアサートされた1クロック後にデータを供給できない場合は、l\_holdnをLowにしてデータの転送を停止させることが可能です。この場合、データがl\_dat\_in[31..0]のバス上に提供されるまで、l\_holdn信号がLowレベルにドライブされることとなります。



PCIの仕様では、ターゲット・トランザクションの最初のデータ・フェーズは16クロック・サイクル以内に完了する必要があると規定されています。したがって、l\_holdnを長い期間にわたってアサートした場合でも、ローカル・デバイスがこのPCI仕様に違反しないようになっている必要があります。

図6は、pci\_aの外部ターゲット・リード・トランザクションのタイミングを示したものです。

図6 外部ターゲット・リード・トランザクション





図7は、l\_holdnをアサートして、追加のウェイト・ステートをローカル側に挿入した場合の外部ターゲット・リード・トランザクションを示したものです。ここで、l\_csnとl\_rdnがアサートされたときにローカル側がすぐにデータを供給できないため、ローカル側のロジックがクロック-8でl\_holdnを2クロック・サイクルの期間アサートしています。そして、ローカル側はクロック-10でデータをl\_dat\_in[31..0]のバス上に送出し、l\_holdnをディアサートしています。pci\_aはクロック-11の立ち上がりエッジでデータをラッチし、l\_rdnをディアサートしています。l\_csnはその1クロック後にディアサートされます。pci\_aはローカル側からのデータをラッチした1クロック後（クロック-12）にデータをPCIバス上にドライブします。l\_holdnはレジスタを通るようになっていないため、ローカル側はl\_holdnをドライブする場合に要求される $t_{SU}$ のタイミング（MAX+PLUS IIのタイミング・アナライザから提供される）を守る必要があります。



レイテンシの超過を防ぐため、PCIの仕様では、framenがアサートされてから、PCIのターゲット・デバイスが16クロック以内に最初のデータ・トランザクションを完了することが規定されています（ローカル側のロジックもこのPCIの仕様に適合している必要があります）。このため、l\_holdnを10クロック・サイクル以上にわたってアクティブにすることはできません。

図7 l\_holdnをアサートしたときの外部ターゲット・リード・トランズアクション



### ターゲット・ライト・トランズアクション

pci\_aは2種類のターゲット・ライト・トランズアクションをサポートしています。

- 内部ターゲット・ライト - 内部DMAレジスタへのターゲット・ライト
- 外部ターゲット・ライト - ローカル側のターゲット・メモリ・スペースへのターゲット・ライト

この2つのターゲット・ライト・トランズアクションのイベント・シーケンスは同一ですが、タイミングは異なります。

#### 内部ターゲット・ライト・トランズアクション

アドレス・フェーズの直後、マスタはframenをディアサート、irdynをアサートして以下のことを表示します。

- トランズアクションがシングル・データ・フェーズであること
- マスタ・デバイスがターゲット・デバイスで受信するデータを、ad[31..0]バスにライトできる状態にあること

マスタ・デバイス側でデータ・フェーズを開始する準備ができていない場合は、irdynが遅延し、irdynがアクティブになるクロック・サイクルまでframenがディアサートされません。マスタがバースト転送を実行する場合は、framenとirdynの双方が継続してアサートされます。ただし、pci\_aはターゲット・バースト転送をサポートしていないため、stopnをアサートし


でマスタに対してディスコネクトを通知します。マスタは1クロック・サイクルの期間、*framen*をディassert、*irdyn*をassertして、トランザクションを終了させます。

図8は内部ターゲット・ライト・トランザクションの標準的なタイミング波形を示したものです。アドレス・フェーズはクロック-4で開始され、データ・フェーズはクロック-5で開始されています。*pci\_a*がクロック-8で*devseln*をassertして、トランザクションを要求しています。クロック-9の立ち上がりエッジで、*irdyn*と*trdyn*の双方がassertされているため、データがマスタ・デバイスから*pci\_a*に転送されます。この図では、*pci\_a*は*trdyn*をassertすると同時に*stopn*もassertして、データをさらに受信できないことを通知しています。*pci\_a*は常に*stopn*と*trdyn*を同時にassertして、各ターゲット・トランザクションに1回のみデータのフェーズが発生するようにしています。

マスタ・デバイスはアドレス・ビットのパリティをクロック-5でアクティブにドライブし、クロック-6でデータ・ビットのパリティをアクティブにします。パリティ・エラーが発生した場合は、*pci\_a*が1クロック後に*perrn*をドライブします。

クロック-9では、データがすでにサンプリングされた状態となっているため、*pci\_a*が*ad[31..0]*と*cben[3..0]*バスをリリースします。マスタ・デバイスはその1クロック後に*par*をリリースします。*pci\_a*は*devseln*、*trdyn*、*stopn*をクロック-9でHighにドライブし、1クロック後にこれらの信号をリリースします。

図8 内部ターゲット・ライト・トランザクション






## 外部ターゲット・ライト・トランザクション

外部ターゲット・ライト・トランザクションのイベント・シーケンスは、内部ターゲット・ライト・トランザクションと同一ですが、タイミングは異なります。


外部ターゲット・ライト・トランザクションを高速で完了できるようにするため、pci\_aにはシングル・アドレスとシングル・データ・ホールディング・レジスタが提供されています。外部ターゲット・ライト・アクセスが行われているとき、pci\_aはアドレスとデータを内部ホールディング・レジスタにストアし、PCIバスへの転送を終了させます。そして、pci\_aは\_l\_csn信号をアサートしてローカル側にデータ転送がペンディングになっていることを通知します。そして、その1クロック後（クロック-10）に\_l\_wrnがアサートされ、データが\_l\_dat\_out[31..0]のバス上にドライブされて、バイト・イネーブルが\_l\_ben[3..0]バスにドライブされます。図9は外部ターゲット・ライト・トランザクションのタイミングを示したものです。

図9 外部ターゲット・ライト・トランザクション



外部ターゲット・リード・トランザクションの場合と同じように、ローカル側のロジックが\_l\_dat\_out[31..0]バスから32ビットのデータを受信できない場合は、\_l\_holdnをアサートしてデータの転送を遅延させることができます。34ページの図10は、\_l\_holdnをアサートすることによって、ローカル側でデータ転送が可能になるまで時間を延長させた場合の外部ターゲット・ライト・トランザクションのタイミング波形を示しています。

pci\_aが、l\_csnをLowにドライブすると、その1クロック後にl\_wrnがLowにドライブされます。ローカル側のロジックはライト・データを受信できないため、クロック-10でl\_holdnをアサートします。


 クロック-8でl\_csnがアサートされていて、l\_rdnがアサートされていない状態になっていれば、ローカル側はローカル・ターゲット・データ転送がライト・サイクルであることを検出することができます。

pci\_aは、l\_holdnのアサートを検出できるため、l\_holdnがディアサートされるまで、l\_dat\_out[31..0]バス上のdata0 (D0)、l\_csn、l\_wrnを継続してドライブします。ローカル側のアプリケーションはデータ・サイクルの期間を延長させるため、クロック-10までl\_holdnをアサートしておく必要があります。

ローカル側のロジックはクロック-13でデータをラッチしています。l\_wrnはl\_holdnがディアサートされた1クロック後までアサートされ、l\_wrnがディアサートされた1クロック後にl\_csnがディアサートされています。

pci\_aファンクションはデータがローカル側に提供される前にPCIバス上のデータ転送を完了させます。外部ターゲット・ライト・トランザクションの実行時に、PCIバスの性能に影響を与えることなく、l\_holdnを複数の長いクロック・サイクルにわたってアクティブにすることができます。ただし、l\_holdnはできるだけ迅速にディアサートしておくことが適切な処理方法となります。そうでないと、pci\_aが有効なデータを保持しているときにPCIのエージェントがpci\_aを再度アクセスした場合に、pci\_aがリトライを発行することになります。

図10 l\_holdnを使用した外部ターゲット・ライト・トランザクション




## コンフィギュレーション・トランザクション

コンフィギュレーション・トランザクションは、ホスト-PCI間のブリッジやPCI-to-PCIのブリッジによって実行されます。コンフィギュレーション・トランザクションのアドレス・フェーズでは、PCIブリッジがアクセス要求をしているPCIバスのエージェントのidssel信号をドライブします。PCIバスのエージェントがコンフィギュレーション・コマンドをデコードし、idsselがHighレベルになっていることを検出した場合、そのエージェントはdevselnをアサートしてコンフィギュレーション・アクセスを要求します。

## PCIコンフィギュレーション・リード・トランザクション

図11は、pci\_aコンフィギュレーション・リード・トランザクションのタイミングを示したものです。このプロトコルは、コンフィギュレーション・トランザクションのアドレス・フェーズの期間にidssel信号がアクティブになる点を除いて、27ページの「ターゲット・リード・トランザクション」のプロトコルと同様になります。


図11 コンフィギュレーション・リード・トランザクション



## PCIコンフィギュレーション・ライト・トランザクション

図12はpci\_aコンフィギュレーション・ライト・トランザクションのタイミングを示したものです。このプロトコルは、コンフィギュレーション・トランザクションのアドレス・フェーズの期間にidssel信号がアクティブになる点を除いて、31ページの「ターゲット・ライト・トランザクション」のプロトコルと同様になります。

図12 コンフィギュレーション・ライト・トランズアクション



### マスタ・トランズアクション

pci\_aのマスタ・トランズアクションは、DMAエンジンによってコントロールされます。pci\_aのマスタ・トランズアクションは、ユーザがDMAレジスタに適切な値をロードした後開始されます（DMAレジスタ・ローディングに関する詳細は、55ページの「一般的なプログラミング・ガイドライン」を参照してください）。pci\_aはローカル側がDMA動作の開始可能を表示するl\_reqがアサートされるのを待ちます。

DMAリード（PCIからローカル側へ）のトランズアクションでは、pci\_aがすぐにreqnをアサートして、PCIバスのマスタの権利を獲得します。アービタがgntnをアサートした後、pci\_aがframenをアサートし、ad[31..0]にアドレスを、cben[3..0]バスにコマンドをドライブして、アドレス・フェーズを開始します。

DMAライト(ローカル側からPCIへ)のトランズアクションでは、pci\_aがローカル側から最初の16 DWORDを読み出し、これを内部のRAMバッファにストアします。この時点で、DMAはregnをアサートしてPCIバスのマスタの権利を獲得します。アービタがgntnをアサートした後で、pci\_aはアドレス・フェーズを開始します。

### マスタ・リード・トランズアクション

pci\_aは以下の2種類のマスタ・リード・トランズアクションをサポートしています。

- シングル・サイクル・マスタ・リード
- マスタ・バースト・リード

### シングル・サイクル・マスタ・リード・トランズアクション

マスタ・リード・トランズアクションでは、データがPCI側からローカル側へ転送されます。pci\_aがPCIバスのマスタの権利を獲得した場合、pci\_aがframenをアサートすることによって、マスタ・リード・トランズアクションの開始が表示されます。

マスタ・リード・トランズアクションが開始された後、framenがアクティブとなってアドレス・デコードが開始されると、ターゲット・デバイスはクロック・エッジでアドレスとコマンドをラッチします。pci\_aはクロック-5までデータをリードできる状態にならないため、クロック-5までframenがディアサートされず、irdynはアサートされません。

選択されたターゲット・デバイスは、クロック-3でdevselnをアサートします。devselnはクロック-4の立ち上がりエッジでpci\_aによってサンプリングされます。これは、高速デコード・ターゲット・デバイスの動作ということになります。


ターゲット・デバイスはデータを送出できる状態になっていることを示すため、クロック-4でtrdynのアサートとad[31..0]へのデータのドライブを同時に行います。データ・フェーズはirdynとtrdynが共にアクティブのときにクロック-5で開始され、クロック-6の立ち上がりエッジでpci\_aにデータがラッチされ、データ・フェーズが終了します。

pci\_aはクロック-3でparをアクティブにし、アドレスとコマンド・ビットのパリティを表示します。選択されたターゲットは、クロック-6でparをアクティブにし、データとバイト・イネーブル・ビットのパリティを表示します。

pci\_aはクロック-3でad[31..0]をリリースし、cben[3..0]バスをクロック-6で、par信号をクロック-4で、それぞれリリースします。

図13は、pci\_aマスタ・リード・トランズアクションのタイミングを示したものです。この図は、pci\_aがすでにPCIバス上のマスタの権利を獲得している状態を想定したものとなっています。

図13 シングル・サイクル・マスタ・リード・トランザクション



#### マスタ・バースト・リード・トランザクション

マスタ・バースト・リード・トランザクションのアドレス・フェーズ用プロトコルは、37ページの「シングル・サイクル・マスタ・リード・トランザクション」と同一です。ただし、このプロトコルはアドレス・フェーズ後に実行される追加のリード・トランザクションに応じて変化します。


マスタ・バースト・リード・トランザクションが開始された後、選択されたターゲット・デバイスはクロック-3でdevselnをアサートし、pci\_aはクロック-5の立ち上がりエッジでdevselnをサンプリングします。この例は、高速デコード・ターゲットの場合を想定しています。次に、ターゲット・デバイスはクロック-4でtrdynをドライブし、ad[31..0]バスをアクティブにすることによって、pci\_aにデータの送信が可能であることを通知します。

pci\_aはクロック-3でparをアクティブにし、アドレスとコマンド・ビットのパリティを表示します。クロック-6で、ターゲット・デバイスはparをアクティブにドライブし、最初のデータ・フェーズ（データ-0）のパリティを表示します。同様に、ターゲット・デバイスは、クロック-7、-8、-9でもparをアクティブにし、2、3、4番目のデータ・フェーズのパリティを表示します。

図14は、4つの連続したクロック・サイクルでデータ・フェーズが発生する16バイトのデータ・トランザクションを示したものです。データ・フェーズはクロック-5で開始され、クロック-8で終了しており、pci\_aがframenをリリースするクロック-8が最終のデータ・フェーズの開始であることが表示されます。

データがリードされた状態になっているため、クロック-9でpci\_aがirdynをリリースするときに、ターゲット・デバイスがdevseln、trdyn、ad[31..0]バスを同時にリリースします。

図14 マスタ・バースト・リード・トランザクション



### マスタ・ライト・トランザクション

pci\_aは以下の2種類のマスタ・ライト・トランザクションをサポートしています。

- シングル・サイクル・マスタ・ライト
- マスタ・バースト・ライト

#### シングル・サイクル・マスタ・ライト・トランザクション

マスタ・ライト・トランザクションでは、データがローカル側からPCI側へ転送されます。pci\_aがPCIバスのマスタの権利を獲得した場合、pci\_aはframenをアサートして、マスタ・デバイスのライト・トランザクションの開始を表示します。

マスタ・デバイス・ライト・トランザクションが開始された後、framenがアクティブとなりアドレス・デコードが開始されるクロック・エッジで、ターゲット・デバイスがアドレスとコマンドをラッチします。pci\_aのマスタ・デバイス・ライト・トランザクションからのデータはクロック-5まで確定しないため、クロック-5までの期間にframenはディアサートされず、irdynはアサートされません。

選択されたターゲット・デバイスは、クロック-4でdevselnをアサートし、クロック-5でpci\_aにサンプリングされます。これは、中速のデコード・ターゲット・デバイスの動作ということになります。


ターゲット・デバイスはクロック-5でtrdynをアクティブにドライブし、データを受信できる状態になったことを表示します。次に、pci\_aはクロック-5の立ち上がりでad[31..0]バスにデータをドライブし、同時にirdynをアサートします。irdynとtrdynが共にアクティブであれば、クロック-5でデータ・フェーズが開始されます。そして、クロック-6の立ち上がりエッジで、データが選択されたターゲット・デバイスにラッチされ、データ・フェーズが終了します。

pci\_aはクロック-3でparをアクティブにし、アドレスとコマンド・ビットのパリティを表示します。また、クロック-6でparをアクティブにドライブし、データとバイト・イネーブル・ビットのパリティを表示します。

データ・フェーズが終了しているため、pci\_aはクロック-6でad[31..0]バスとcben[3..0]をリリースします。その1クロック後に、pci\_aはparをリリースし、ターゲット・デバイスがdevselnとtrdynをリリースします。また、サステインド・トライ・ステート信号はリリースされる前の1クロックの期間にHighにドライブされる必要があるため、pci\_aがirdynをクロック-7でリリースする前に、クロック-6でirdynをHighレベルにドライブしています。

図15は、pci\_aマスタ・ライト・トランザクションのタイミングを示したものです。この図は、pci\_aがPCIバス上のマスタの権利を獲得している状態を想定したものとなっています。

図15 シングル・サイクル・マスタ・ライト・トランザクション





## マスタ・バースト・ライト・トランズアクション

マスタ・バースト・ライト・トランズアクションにおけるアドレス・フェーズからデータ・フェーズ-1までのプロトコルは、39ページに述べた「シングル・サイクル・マスタ・ライト・トランズアクション」と同一です。ただし、データ・フェーズ-2以降のプロトコルは、実行される追加のライト・トランズアクションに応じて変化します。

マスタ・バースト・ライト・トランズアクションが開始された後、選択されたターゲット・デバイスがクロック-4でdevselnをアサートし、pci\_aがクロック-5の立ち上がりエッジでdevselnをサンプリングします。この例は中速デコードのターゲットを想定したものとなっています。次に、ターゲット・デバイスはクロック-5でtrdynをドライブし、マスタ・デバイスに対してデータの受信が可能になっていることを通知します。


図16は、マスタ・バースト・ライト・トランズアクションの例を示したものです。この例では、irdynとtrdynが共にアクティブのとき、クロック-5、-6、-7、-9でデータ・フェーズが発生しています。

pci\_aの内部データ・パスのパイプラインにおけるデータの同期化を確実にを行うため、クロック-8でマスタ・バースト・ライト・トランズアクションにウェイト・ステートが挿入されています。バースト・ライト・トランズアクションで、ターゲット・デバイスがウェイト・ステートを挿入しない場合は、pci\_aがバースト・トランズアクション全体に対してウェイト・ステートを1つだけ挿入します。ただし、ターゲットがバースト・ライト・トランズアクション中にウェイト・ステートを挿入した場合でも、pci\_aは追加のウェイト・ステートを挿入します。pci\_aがクロック-9でframenのデアサートとirdynのアサートを同時に行うと、最終データが転送されます。

pci\_aはクロック-3でpar信号をアクティブにドライブし、アドレス・ビットのパリティを表示し、クロック-6でデータ・ビットのパリティを表示します。

図16は、16バイト・データ転送を行った場合を想定したpci\_aのバースト・ライト・トランズアクションのタイミングを示したものです。

図16 マスタ・バースト・ライト・トランズアクション



## DMA動作

このセクションでは、DMAエンジンの詳細を以下のサブ・セクションごとに解説します。

- ターゲット・アドレス・スペース
- 内部ターゲット・レジスタのメモリ・マップ
- DMAレジスタ
- DMAトランズアクション
- ローカル側からのDMA転送のイニシャライズ
- 一般的なホスト・プログラミング・ガイドライン

## ターゲット・アドレス・スペース

pci\_aのメモリ・マップ・ターゲット・レジスタ（内部および外部）の内容は、PCIバスを通してBAR0メモリ・スペースにリードまたはライトされません。BAR0のメモリ・スペースに対するアクセスは、32ビットの転送となります。表24は、pci\_aのメモリ・スペース・アドレス・マップを示したものです。pci\_aのBAR0のアドレス・スペースは、2つの同じサイズの領域（下位および上位）に分割された1Mバイトから2Gバイトの連続したアドレスとなっています。それぞれの領域はBAR0にリザーブされているトータルなアドレス・スペースの半分を使用します。下位の領域（内部ターゲット・アドレス・スペース）にはpci\_aのDMAコントロール・レジスタが含まれ、上位の領域（外部ターゲット・アドレス・スペース）には、ユーザ定義用のメモリ・スペースが含まれます。

メモリ・スペース	ブロック・サイズ (DWORDs)	アドレス・オフセット 注(1)	使用ワード	リード/ライト	概要
BAR0	予約された領域の半分	00000h-7FFFFh	4 バイト	リード/ライト	DMAレジスタ
BAR0	予約された領域の半分	80000h-FFFFFFh	全部	リード/ライト	512Kバイトから2Gバイトまでの範囲のユーザ定義によるメモリ・スペース

注：

(1) これらの値は、BAR0\_RW\_BITSパラメータを12に設定した場合のものとなっています。

## 内部ターゲット・レジスタのメモリ・マップ

pci\_aの内部ターゲット・アドレス・スペースは、DMAコントロール/ステータス・レジスタ、DMAアドレス・カウンタ・レジスタ、DMAバイト・カウンタ・レジスタ、インタラプト・ステータス・レジスタを含むDMAレジスタとして使用されます。表25はpci\_aのDMAレジスタのメモリ・マップを示したものです。

予約範囲 注(1)	使用バイト/ 予約バイト数	リード/ライト	ニーモニック	デフォルト・ステート (Hex)	レジスタ名
00000h-00003h	8/32	リード/ライト	dma_csr	00000000	DMAコントロール/ステータス
00004h-00007h	32/32	リード/ライト	dma_acr	00000000	DMAアドレス・カウンタ
00008h-0000Bh	17/32	リード/ライト	dma_bcr	00000000	DMAバイト・カウンタ
0000Ch-0000Fh	8/32	リード	dma_isr	00000000	DMAインタラプト・ステータス

注：

(1) これらの値は、BAR0\_RW\_BITSパラメータを12に設定した場合のものとなっています。

## DMAレジスタ

このセクションではDMAレジスタについて解説します。PCIバスがリセットされたときの、各ストレージ・エレメントのステータスが、デフォルト・ステータスとして定義されています。pci\_aには以下に示すDMAレジスタが内蔵されています。

- コントロール/ステータス
- アドレス・カウンタ
- バイト・カウンタ
- インタラプト・ステータス

### コントロール/ステータス・レジスタ (オフセット = 00000 Hex)

DMAコントロール/ステータス・レジスタ(dma\_csr)は、pci\_aのDMAエンジンの構成、pci\_aのDMA動作のコントロール、処理中のデータ転送のステータスを表示するためのものです。表26を参照してください。

表26 DMAコントロール/ステータス・レジスタのフォーマット (1/2)

データ・ビット	モニタック	リード/ライト	定義
0	int_ena	リード/ライト	PCIインタラプト・イネーブル。err_pendまたはdma_tcビットがdma_isrからHighレベルにドライブされるか、l_irqn信号がアクティブのとき、このビットがintan出力をイネーブルにする。
1	flush	ライト	フラッシュ・バッファ。この値がHighに設定されると、dma_tcとad_loaded (インタラプト・ステータス・レジスタの3ビット目と4ビット目) がリセットされ、内部のEABのRAMキュー内のすべてのバイトが無効になる。flushビットは自分自身でリセットするため、常に0がリードされる。dma_onビットがセットされるDMA転送の実行中には、flushビットをセットすることはできない。
2	l_rst	リード/ライト	ローカル・リセット。このビットは、ローカル側のアドオン・ロジックに対するソフトウェア・リセットとして用意されている (10ページの“ローカル側の信号”を参照)。pci_aのl_reset出力は、l_rstのビットがHighである限りアクティブとなる (l_reset出力はPCIバス・リセットでもアクティブになる)。
3	write	リード/ライト	メモリ・リード/ライト。pci_a DMA転送の方向を決定するビット。このビットがHighであれば、データはPCIバス (PCIバス・ライト) からローカル・メモリに転送される。Lowであれば、データはローカル・デバイスからPCIバス (PCIバス・リード) に転送される。
4	dma_ena	リード/ライト	DMAイネーブル。このビットがHighであれば、PCIバス動作がインタラプトなどによるペンディングで停止されない限り、pci_aはローカル側(l_req)からのDMAリクエストにตอบสนองすることができる。
5	tci_dis	リード/ライト	転送完了インタラプト・ディセーブル。このビットがHighになると、tci_disがPCIバス・インタラプトの発生からdma_tc (DMAインタラプト・ステータス・レジスタの3ビット目) をディセーブルにする。

データ・ビット	ニモニック	リード/ライト	定 義
6	dma_on	リード	DMAオン。このビットがHighになると、pci_aがローカル側から要求されたときに、PCIバス上のマスタの権利を要求することができる状態 (reqn) となっていることを示す。アドレスがロードされると (ad_loaded)、dma_onビットはHighとなり、DMAがイネーブルになって、ペンディング・エラーがないことが表示される。DMA転送のシーケンスは、このdma_onビットがセットされて開始される。通常の状態 (DMAがイネーブルにされ、エラー・ペンディングがない状態) では、DMAアドレス・カウンタ・レジスタに対するライト・トランザクションが発生したときに、dma_onビットがセットされる。このdma_onのビットはローカル側からのライト・トランザクション、またはターゲット・アクセスが発生したときにセットされる。
31..7	未使用	-	-

### アドレス・カウンタ・レジスタ (オフセット = 00004 Hex)

DMAアドレス・カウンタ・レジスタ(dma\_acr)は32ビット・レジスタで、30ビットのカウンタ (31から2ビット目まで) とGNDに接続された2ビット (1から0ビット目まで) によって構成されています。このdma\_acrには処理されているメモリ転送のPCIバス・アドレスが含まれ、PCIバス上のデータ転送ごとにカウンタがインクリメントされます。pci\_aにより開始されたPCIバスのメモリ転送は、DWORDで指定された境界で開始される必要があります。メモリ転送中にl\_dma\_acr\_out[]ポートを介してdma\_acrをリードすることによって、処理の状況をモニタすることができます。表27を参照してください。

データ・ビット	名 称	リード/ライト	定 義
1..0	dma_acr	リード	GNDに接続されるビット
31..2	dma_acr	リード/ライト	30ビット・カウンタ

### バイト・カウンタ・レジスタ (オフセット = 00008 Hex)

DMAバイト・カウンタ・レジスタ(dma\_bcr)は17ビット・レジスタで、15ビット・カウンタ (16ビットから2ビット目まで) とGNDに接続されている2ビット (1と0ビット目) によって構成されています。このdma\_bcrはpci\_aにより開始されたメモリ転送用のバイト・カウントを保持し、PCIバス上での各データ転送後、4バイトごとにディクリメントされます。pci\_aによって開始されたPCIバス上のメモリ転送は、DWORDで指定されたバイト数となっている必要があります。dma\_bcrはメモリ転送中にリード可能となっており、l\_dma\_bcr\_out[] のポートを介して処理状況のモニタに利用することができます。表28を参照してください。

データ・ビット	名称	リード/ライト	定義
1..0	byte_cntr	リード	GNDに接続されるビット
16..2	byte_cntr	リード/ライト	15ビット・カウンタ
31..17	未使用	-	-

インタラプト・ステータス・レジスタ (オフセット = 0000C Hex)

DMAインタラプト・ステータス・レジスタ (dma\_isr) は、インタラプトを処理するデバイスにすべてのインタラプト・ソース・ステータス信号を供給します。表29を参照してください。

データ・ビット	ニックネーム	リード/ライト	定義
0	int_pend	リード	pci_aはインタラプトがペンディングになっていることを表示するとき、このint_pendを自動的にアサートする。pci_aからのインタラプト信号には、err_pend、dma_tc、int_irqの3つの場合がある。
1	err_pend	リード	このビットがHighになっていると、pci_aによって開始されたPCIバス・メモリ転送でエラーが発生したことが表示され、またインタラプトを処理するデバイスがPCIコンフィギュレーション・ステータス・レジスタをリードし、適切なビットをクリアしなければならないことが表示される。PCIステータス・レジスタ・ビット (mstr_abrt、tar_abrt、det_par_err) のいずれかが、err_pendをアサートする。44ページの「コントロール/ステータス・レジスタ (オフセット = 00000 Hex)」を参照。
2	int_irq	リード	このビットがHighであれば、ローカル側がインタラプトをリクエストしており、_irqnがアサートされていることを示す。
3	dma_tc	リード	このビットがHighであれば、pci_aによって開始されたDMA転送が完了したことが示される。pci_aによってこのdma_tcビットがセットされると、インタラプトがint_enaビット (dma_csrのビット-0) によってイネーブルされていてtci_disビット (dma_csrのビット-5) によってディセーブルされない限り、intan出力にインタラプトが発生する。このビットは以下の3つの方法のいずれかでリセットされる。dma_isrへのリード・トランザクション；flushビット (dma_csrのビット-1) をセットするdma_csrへのライト・トランザクション；ローカル側からのdma_acrへのライト。
4	ad_loaded	リード	このビットがHighになれば、dma_acrを経由してアドレスがロードされたことが表示される。このビットは、以下の3つの方法のいずれかでクリアされる。DMAオペレーションが終了してdma_tcビットがセットされたとき；flushビットがセットされたとき；rstn入力がPCIバスからアサートされたとき。ad_loadedビットはdma_acrレジスタのdma_onビットをセットするため、これがDMA動作を開始させるトリガとなる。dma_acrへのライト動作が実行されるとき、pci_aによってこのビットが自動的にセットされる。このため、dma_acrは、DMAの動作がDMAレジスタにロードされる最後にライトされる必要がある。
31..5	未使用	-	-

## DMAトランズアクション

pci\_aは、マスタ・デバイスとしてシステム・メモリ（通常はホスト・ブリッジを経由）またはバースト・ターゲット・データ転送機能を持っている他のPCIバス・エージェントに対するDMAリードおよびライト・トランズアクションを実行します。

メモリからローカル側へのDMAリード・トランズアクションは、次の2つの異なる転送で構成されています。

- PCIバスからRAMバッファへのPCIバス・バースト・リード
- DWORDと同数のローカル側への転送

pci\_aから実行されるすべてのDMAリード・トランズアクションには、メモリ・リード・コマンドが使用されます。

同様に、pci\_aからのDMAライト・トランズアクションは、次の2つの異なる転送で構成されています。

- ローカル側からRAMバッファへの1から16 DWORDの転送
- RAMバッファからPCIエージェントへのPCIバースト・ライト

pci\_aから実行されるすべてのDMA（PCIバス）ライト・トランズアクションには、メモリ・ライト・コマンドが使用されます。

## PCIバスのDMAリード・トランズアクションと信号のシーケンス

PCIバス内部のDMAリード・トランズアクションでは、データがシステム・メモリからローカル側のバッファに転送されます。すなわち、PCIバスのDMAリードは以下の動作で構成されます。


- マスタ・デバイスであるpci\_aが、PCIのエージェントからデータをリードしてpci\_aのRAMバッファに転送する。
- pci\_aのRAMバッファのデータをローカル側の周辺デバイスにライトする。

PCIバスDMAリード・トランズアクションにおける信号のシーケンスを以下に示します。

1. ホストはDMAレジスタに適切な値をライトし、DMAリード転送をセットアップします。dma\_onのビットがセットされたときに、実際のDMA転送のシーケンスが開始されます。通常の場合（DMAがイネーブルになっていて、エラーがペンドイングされていない状態）では、DMAアドレス・カウンタ・レジスタに対するライト・トランズアクションが発生したときに、dma\_onのビットがセットされます。
2. ローカル側の周辺デバイスがl\_reqをアサートし、DMA転送を要求します。

3. pci\_aはPCIバスのマスタの権利を獲得する前に、reqnをアサートして、gntnがアクティブになるのを待ちます。
4. pci\_aはPCIバス・システム・メモリから16 DWORDまでをリードし、pci\_aのRAMバッファにそのデータをロードします。
5. PCI転送が終了した場合は、pci\_aがローカル側の周辺デバイスに対してl\_acknとl\_wrnをアサートして、16 DWORDまでの転送を行います。pci\_aはデータがライトされるローカル側アドレス・ロケーションを持っていないため、ローカル側のDMA転送中にローカル側でアドレスを生成しなければなりません。図17では、pci\_a側からアドレスが生成されていません。
6. pci\_aはl\_dat\_out[31..0]上にpci\_aのRAMバッファからのデータをライトします。最後のデータ・ワードがライトされると、pci\_aはl\_acknとl\_wrnをディセーブルします。
7. dma\_bcrのカウントが終了すると（規定されたデータ・バイト数が転送されたとき）、pci\_aがdma\_isrレジスタのdma\_tcのビットをセットし、intanをアサートし、インタラプトがイネーブルとなって、tci\_dis=0の状態となります。それ以外の場合は、dma\_bcrが無効になるか、またはDMAエラーが発生するまで、ステップ-2から-5までの処理が繰り返されます。図17を参照してください。

図17 PCIバスDMAリード・トランスアクション





### PCIバスDMAライト・トランズアクションと信号のシーケンス


PCIバス内部のDMAライト・トランズアクションでは、データがローカル側からシステム・メモリに転送されます。PCIバス上のDMAライトは、以下の動作で構成されます。

- ローカル側からpci\_aのRAMバッファへデータを転送する
- マスタであるpci\_aが、pci\_aのRAMバッファからデータをPCIバス・エージェントにライトする

PCIバスDMAライト・トランズアクションの信号シーケンスを以下に示します。

1. ホストまたはローカル側がDMAレジスタに適切な値をライトして、DMAライト転送をセットアップします。dma\_onビットがセットされたときに、実際のDMA転送シーケンスが開始されます。通常の条件（DMAがイネーブルになり、エラーがベンディングされていない状態）では、DMAアドレス・カウンタ・レジスタに対するライト・トランズアクションが発生したときに、dma\_onビットがセットされます。
2. ローカル側周辺デバイスがl\_reqをアサートし、DMA転送を要求します。
3. pci\_aがl\_acknとl\_rdnをアサートし、DMAリクエストに応答します。そして、ローカル側の周辺デバイスから16 DWORDまでのデータをラッチします。
4. pci\_aはpci\_a RAMバッファのl\_dat\_in[31..0]からデータをリードします。pci\_aは、DMA転送の最後のDWORDがリードされたとき、あるいはRAMバッファがフル状態の場合に、l\_acknとl\_rdnをディセーブルします。
5. pci\_aはPCIバスのマスタの権利を獲得する前に、reqnをアサートして、gntnがアクティブになるのを待ちます。
6. pci\_aはRAMバッファからPCIバス・ターゲット・デバイスへの16 DWORDまでの転送を行います。
7. dma\_bcrのカウントが終了すると（規定されたデータ・バイト数が転送されたとき）、pci\_aがdma\_isrレジスタのdma\_tcのビットをセットし、intanをアサートし、インタラプトがイネーブルとなって、tci\_dis=0の状態となります。それ以外の場合はdma\_bcrが無効になるか、またはDMAエラーが発生するまで、ステップ-2から-5までの処理が繰り返されます。図18を参照してください。

図18 PCIバスDMAライト・トランズアクション



### ローカル側からのDMA転送のイニシャライズ

pci\_aファンクションのバージョン2.0では、ホストとローカル側の双方がDMAリード・トランズアクションを実行できるようになっています。このセクションでは、ローカル側がマスタ転送を開始させるときにDMAレジスタをどのようにセットアップするかを解説します。ホストがDMAを開始させる場合の方法については、55ページの「一般的なホスト・プログラミング・ガイドライン」をご覧ください。

pci\_aのDMAエンジンは64バイトのRAMバッファと4個プログラマブル・レジスタを持っており、pci\_aがPCIバスのマスタの権利を獲得するときのコントロール・チャンネルとなっています。

コンフィギュレーション・スペース・レジスタが適切に設定された後、ホストまたはローカル側のロジックがpci\_aのDMAレジスタに書き込みを行うことで、バーストDMA転送が開始されます。このセクションは以下の2つの項目に分割されています。

- DMAリード・トランズアクションに対するpci\_aのイニシャライズ
- DMAライト・トランズアクションに対するpci\_aのイニシャライズ

## DMAリード・トランズアクションに対するpci\_aのイニシャライズ

DMAリード・サイクルをイニシャライズするときは、ローカル側のロジックが、dma\_csr、dma\_bcr、およびdma\_acrの各レジスタに対してシーケンシャルに書き込みを行います。ローカル側のロジックによるdma\_acrに対する書き込みが行われた後、dma\_isrレジスタのad\_loadedのビットがセットされます。DMAがイネーブルとなっていて（dma\_csrの4ビット目）、ペンディングになっているエラーがなければ（dma\_isrの1ビット目）、ad\_loadedのビットがdma\_csrレジスタのdma\_onのビットをセットします。このdma\_onのビットがセットされると、pci\_aはPCIバスのマスタの権利を要求し、DMAリード・トランズアクションを開始する前に、ローカル側のデバイスがl\_reqをアサートするのを待ちます。この場合、dma\_bcrとdma\_csrのレジスタに適切な値が設定された後、最後にdma\_acrへの書き込みが行われているかをチェックすることが重要です。表30を参照してください。


アドレス (16進)	レジスタ名	データ (16進)	定義
BAR0: 0.0000	dma_csr	0000.0031	dma_csrの値がインタラプトとDMAエンジンをイネーブルにし、DMAターミナル・カウント・インタラプトをディセーブルする。
BAR0: 0.0008	dma_bcr	00084	このレジスタに書き込まれた値がDMA転送のデータ・サイズ（バイト数）を示す。この値はDWORDの倍数となっている必要がある。
BAR0: 0.0004	dma_acr	00400000	PCIバスの転送が開始される位置を示すアドレス。このアドレスは各データ転送の完了後に自動的にアップデートされる。

52ページの図19はローカル側のDMAリード・トランズアクションのタイミング波形を示したものです。この例では、ローカル側のロジックが00400000（hex）のアドレスから開始されるシステム・メモリから33 DWORD（132バイト）のリードを要求しています。図19では、以下の信号のシーケンスが示されています。

1. ローカル側のロジックがクロック-1でl\_reqをアサートし、転送が開始できることを示します。l\_reqのアサートは、ローカル側がDMA転送を開始できる状態になるまで遅延させることができます。
2. クロック-2で、ローカル側のロジックがl\_dma\_dat\_in[31..0]のバス上にデータを供給すると共に、l\_dma\_csr\_wrをアサートします。16進の31という値はDMAコントロール・アンド・ステータス・レジスタのビット-0、-4および-5がセットされ、DMAとインタラプトがイネーブルにされ、DMAターミナル・カウント・インタラプトがディセーブルにされていることを示しています。この場合、ビット-3がセットされず、DMAリード転送であることが示されています。

3. クロック-3で、ローカル側のロジックがl\_dma\_dat\_in[31..0]バスに dma\_bcrレジスタに対するデータを供給すると共に、l\_dma\_bcr\_wrをアサートします。16進の84の値は10進の132バイトを示しており、pci\_aが33 DWORDのリード動作を行うことを示しています。l\_dma\_csr\_out[6..0]の値はクロック-2で書き込まれる値に変更されるため、dma\_csrレジスタに対する書き込み動作はクロック-3で有効となります。
4. ローカル側のロジックはl\_dma\_dat\_in[31..0]バスにdma\_acrレジスタに対するデータを供給すると共に、l\_dma\_acr\_wrをアサートします。このトランザクションでは、dma\_acrレジスタに00400000 ( hex ) の値が書き込まれています。pci\_aは00400000 ( hex ) のアドレスからのリードを行うとします。
5. クロック-5では、dma\_bcrとdma\_acrのレジスタに対する書き込みが有効になります。図19では、l\_dma\_bcr\_out[16..0]とl\_dma\_acr\_out[31..0]のバス上の値が変化していることが示されています。また、図19では、l\_dma\_isr\_out[4..0]とl\_dma\_csr\_out[6..0]のバス上の値も変化していることが示されています。これは、ad\_loadedとdma\_onのビットがセットされていたためです。
6. l\_reqはすでにアサートされているため、pci\_aはreqn信号をクロック-7でアサートしてPCIバスのマスタの権利を獲得しようとします。図19を参照してください。

図19 ローカル側が開始したDMAリード・トランザクション



## DMAライト・トランズアクションに対するpci\_aのイニシャライズ

ローカル側のロジックからバースト・ライト・トランズアクションを行う場合のDMAレジスタの設定方法は、DMAリード・トランズアクションの場合と同じです。ローカル側のロジックは、dma\_csr、dma\_bcrおよびdma\_acrの各レジスタに対するシーケンシャルな書き込み動作を行います。ローカル側のロジックによるdma\_csr、dma\_bcr、dma\_acrの各レジスタに対する書き込みが行われた後、ad\_loadedのビット（dma\_isrレジスタの4ビット目）がセットされます。ad\_loadedのビットはdma\_onのビット（dma\_csrの4ビット目）をセットしてDMA動作の開始をトリガします。これによって、pci\_aはl\_acknをアサートし、ローカル側から16 DWORDのデータを読み込んでDMAライト動作を開始します。この場合、dma\_bcrとdma\_csrのレジスタに適切な値が設定された後で、最後にdma\_acrへの書き込みが行われているかをチェックすることが重要です。表31を参照してください。

アドレス (16進)	レジスタ名	データ (16進)	定義
BAR0: 0.0000	dma_csr	0000.0039	dma_csrの値がインタラプトをイネーブルにし、DMA動作がライト・トランズアクションであることを示すと共に、DMAエンジンをイネーブルにし、DMAターミナル・カウント・インタラプトをディセーブルする。
BAR0: 0.0008	dma_bcr	00084	このレジスタに書き込まれた値がDMA転送のデータ・サイズ（バイト数）を示す。この値はDWORD（4バイト）の倍数となっている必要がある。
BAR0: 0.0004	dma_acr	00400000	PCIバスの転送が開始される位置を示すアドレス。このアドレスは各データ転送の完了後に自動的にアップデートされる。


54ページの図20はローカル側のDMAレジスタ・ライト・トランズアクションのタイミング波形を示したものです。このタイミング図は下記の信号シーケンスを示しています。

1. ローカル側のロジックがクロック-1でl\_reqをアサートし、DMA転送の開始が可能であることを示します。l\_reqのアサートは、ローカル側がDMA転送を開始できる状態になるまで遅延させることができます。
2. クロック-2で、ローカル側のロジックがl\_dma\_dat\_in[31..0]のバス上にデータを供給すると共に、l\_dma\_csr\_wrをアサートします。dma\_csrレジスタには16進の39という値が書き込まれていますが、この値はインタラプトをイネーブルにし、DMAターミナル・カウント・インタラプトをディセーブルし、DMAエンジンをイネーブルにしてライト・サイクルを要求しています。
3. クロック-3で、ローカル側のロジックがl\_dma\_dat\_in[31..0]バスに

データを供給すると共に、l\_dma\_bcr\_wrをアサートします。この信号シーケンスでは、16進の84の値（132バイト）がdma\_bcrレジスタに書き込まれています。l\_dma\_csr\_out[6..0]の値はクロック-2で書き込まれる値に変更されるため、dma\_csrレジスタに対する書き込み動作はクロック-3で有効となります。

4. クロック-4で、ローカル側のロジックはl\_dma\_dat\_in[31..0]バスにデータを供給すると共に、l\_dma\_acr\_wrをアサートします。この信号シーケンスでは、dma\_acrレジスタに00400000（hex）の値が書き込まれています。pci\_alは00400000（hex）のアドレスへのPCIライト動作を開始します。
5. クロック-5では、dma\_bcrとdma\_acrのレジスタに対する書き込みが有効になります。図20では、l\_dma\_bcr\_out[16..0]とl\_dma\_acr\_out[31..0]のバス上の値が変化していることが示されています。また、図20では、l\_dma\_isr\_out[4..0]とl\_dma\_csr\_out[6..0]のバス上の値も変化していることが示されており、ad\_loadedとdma\_onのビットがセットされています。
6. pci\_alはl\_acknをアサートし、ローカル側からデータを受け取れる状態になっていることを示します。
7. クロック-9の立ち上がりエッジで、ローカル側のロジックがl\_dat\_in[31..0]バス上にバッファへ転送するデータの供給を開始します。

図20 ローカル側が開始したDMAライト・トランザクション



## 一般的なホスト・プログラミング・ガイドライン

DMA転送はホストおよびローカル側のロジックからも可能です。このセクションでは、DMAがホスト側によってコントロールされる場合の一般的なプログラミング・ガイドラインを次の4つのタスクに分類して解説します。

- pci\_aのイニシャライズ
- DMA動作
- インタラプト・サービス・オペレーション
- エラー・ビットのクリア

### pci\_aのイニシャライズ

pci\_aのイニシャライズは下記の方法で行えます。

1. pci\_aがサポートしているPCIバス・コンフィギュレーション・レジスタをコンフィギュレーションする。
2. dma\_csrレジスタをコンフィギュレーションする。表32を参照してください。

ステップ	アドレス (16進)	レジスタ名	データ (16進)	定義
1	04	PCI バス・コマンド / ステータス・レジスタ	0000.0146	PCIバス・コマンド・レジスタがこの値になると、メモリ転送、マスタ・オペレーション、データ・パリティ・エラー発生時におけるperrnのアサート、アドレス・パリティ・エラー発生時におけるserrnのアサートがそれぞれイネーブルになる。
2	BAR0: 0.0000		0000.0011	dma_csrがこの値になると、DMAエンジンとインタラプトの双方がイネーブルになる。

### DMA動作

DMA動作を開始させる場合は、下記の手順で行います。

1. dma\_bcrをロードする（データの次のブロックに対するバイト・カウンタが現在のブロックと同じ場合、このステップはオプションとして取り扱われます）。
2. dma\_acrをロードする（43ページの「内部ターゲット・レジスタのメモリ・マップ」を参照）。
3. ローカル側の周辺デバイスをコンフィギュレーションする。このステップでは、ローカル側に要求されるアドレス生成のプロセスをセットアップし、ローカル側でl\_reqをアサートできるようにします。ただし、イ

ンテリジェントなPCIのエージェント（マイクロプロセッサ等）がローカル側で動作する場合は、このステップが不要になります。表33を参照してください。

4. この時点で、バイト・カウントが完了するため、pci\_aファンクションがインタラプト・コントローラに対してPCIインタラプト(intan)を生成する。

ステップ	アドレス (16進)	レジスタ名	データ (16進)	定 義
1	BAR0: 0.0008	dma_bcr	ユーザ定義	DMA転送のデータ量(バイト数)。
2	BAR0: 0.0004	dma_acr	ユーザ定義	転送が開始されるPCIバス・アドレス。このアドレスは、データ転送毎に自動的にアップデートされる。
3	BAR0: 8.0000	外部ターゲット・レジスタ	ユーザ定義	このステップには、ローカル・アドレス生成のセットアップや、ローカル側からのL_reqのアサートが含まれる。

### インタラプト・サービス・オペレーション

インタラプト・サービス・オペレーションは下記の手順で実行します。

1. dma\_isrをリードする。
  - a. dma\_tcのビットがHighでerr\_pendビットがLowになっていれば、DMA動作が正常に行われ、pci\_aは次のDMA転送が可能な状態となり、55ページの「DMA動作」のステップ-1へ戻ることができます。
  - b. err\_pendのビットがHighになっていれば、DMA動作がエラーによって停止したことになり、57ページの「エラー・ビットのクリア」に記述されているステップ-2の処理を行う必要があります。ただし、ここで処理を継続する前にエラー・ビットをクリアする必要があります。表34を参照してください。

ステップ	アドレス (16進)	レジスタ名	データ (16進)	定 義
1	BAR0: 0.000C	dma_isr	ユーザ定義	このdma_isrレジスタの値が、DMA動作の状態と動作が終了した原因を表示する。



### エラー・ビットのクリア

エラー・ビットのクリアは下記の手順で実行します。

1. dma\_isrをリードし、err\_pendビットがアクティブになっていれば、ステップ-2へ移行する。
2. flushビットをアサートしてad\_loadedのビット ( dma\_isrの4 ビット目 ) をクリアし、dma\_csrをコンフィギュレーションする。
3. PCIバス・コンフィギュレーション・ステータス・レジスタをリードし、エラーがアサートされているかどうかを確認する ( 15、12または13ビット目 ) 。
4. pci\_aがサポートしているPCIステータス・レジスタをコンフィギュレーションし、対応するエラー・ビットのフィールドにロジック-1をライトする。ステータス・レジスタのビットに-1をライトすることで、そのビットをクリアすることができます。ステータス・レジスタをリードし、同じ値をライトすることによって、エラー状態をクリアすることができます。

## アプリケーション

pci\_aは、アドイン・カードのアプリケーションに最適なファンクションとなっています。図21は、pci\_aとローカル側のインテリジェント・ホストとの一般的な接続例を示したものです。この例では、ローカル側に対するアクセスに、ターゲットとDMAコントロール・ブロックが必要です。ローカル側のデータ・バスは、l\_holdn出力によってコントロールされる双方向バスとなっています。ホストは、ローカル・バスがアクセス中の場合に、l\_holdnをアサートします。また、PCIバス・アドレスはローカル側のアドレスと異なることがあるため、DMAアクセスの実行時にホストがローカル側のアドレスを生成する必要があります。

図21 シェアド・メモリ・バスを持つローカル側のインテリジェント・ホストとのインタフェース





図22はpci\_aとFIFOバッファとの一般的な接続例を示したものです。この例では、ローカル側へのアクセスに、ターゲットとDMAコントロール・ブロックが必要となっています。

この図のローカル側はDMAアクセス時に必要なアドレス信号やコントロール信号を生成する機能を持っていないため、DMAコントロール・ブロックがターゲット・アクセスを通じて得られるPCIバスからのコンフィギュレーション・データやコントロール・データを受け入れるようにしておくことができます。図22には、2つのコントロール・ブロック間で伝送される双方向信号による処理プロセスが示されています。

図22 FIFOバッファとのローカル側インタフェース



## PCI SIG プロトコル・ チェックリスト

表35から表42は、PCI SIGプロトコルに要求される項目をPCIの仕様準拠チェックリスト Revision 2.1に基いてリストしたものです。この表の中でYesの欄にチェック・マークがあれば、pci\_aがこの要求を満足していることを示しています。アルテラのFLEX 10Kに実現されるpci\_aファンクションに該当しないチェック項目はリストされていません。また、この表で"- "となっている項目はPCI SIGの要求には該当していないことを示しています。

表35 コンポーネント・コンフィギュレーション

CO#	要求内容	Yes	No
1	各PCIリソースは、セクション-6.1で定義されているように、64バイトの定義済みのヘッダと192バイトのデバイス定義領域を持った256バイトのテンプレートをベースにしたコンフィギュレーション・スペースを持っているか？	√	
2	デバイス内のすべてのファンクションは、ヘッダ内でベンダID、デバイスID、コマンド、ステータス、ヘッダ・タイプ、クラス・コード・フィールドをサポートしているか？	√	
3	コンフィギュレーション・スペースは、常時アクセス可能になっているか？	√	
4	リザーブされているレジスタまたはリード・オンリのビットへのライトが正常に完了したか、およびそのデータは放棄されるか？	√	
5	リザーブされているレジスタや未使用のレジスタやビットへのデータ・リードが問題なく完了し、0が返されるか？	√	
6	ベンダIDがPCI SIGによって割り当てられているか？	√	
7	ヘッダ・タイプ・フィールドは、有効なエンコーディングが可能か？	√	
8	マルチ・バイト・トランザクションで適切なレジスタがアクセスされるか？ レジスタはリトル・エンディアンになっているか？	√	
9	すべてのリード・オンリ・レジスタの値は、決められた範囲内となっているか？例えば、インタラプト・ピン・レジスタは0から4までの値をとらなければならない。	√	
10	クラス・コードはappendix Dで規定されたものに準拠しているか？	√	
11	コンフィギュレーション・レジスタの定義済みヘッダ部分は、バイト、ワード、DWORD単位でアクセス可能か？	√	
12	デバイスはマルチ・ファンクション・デバイスか？		√
13	デバイスがマルチ・ファンクション・タイプの場合、シングル・ファンクション・タイプに実現されたファンクションへのコンフィギュレーション・スペース・アクセスは無視されるか？		√

表36 コンポーネント・コンフィギュレーション・スペース一覧 (1/2)

ロケーション	名称	必須 / オプション	N/A	サポート
00h-01h	ベンダID	必須		√
02h-03h	デバイスID	必須		√
04h-05h	コマンド	必須		√

表36 コンポーネント・コンフィギュレーション・スペース一覧 (2/2)

ロケーション	名称	必須 / オプション	N/A	サポート
06h-07h	ステータス	必須		√
08h	リビジョンID	必須		√
09h-0Bh	クラス・コード	必須		√
0Ch	キャッシュ・ライン・サイズ	メモリ・ライトおよびインバリデート・サイクルを生成できるマスタ・デバイス / ファンクションに必須	√	
0Dh	レイテンシ・タイム	2つ以上のデータ・フェーズを継続するマスタ・デバイス / ファンクションに必須		√
0Eh	ヘッダ・タイプ	デバイスがマルチ・ファンクションの場合は、7ビット目を1にセットする		√
0F	BIST	オプション	√	
10h-13h	BAR0	オプション		√
14h-27h	BAR1-BAR5	オプション	√	
28h-2Bh	カードバスCISポインタ	オプション	√	
2Ch-2Dh	サブシステム・ベンダID	オプション		√
2Eh-2Fh	サブシステムID	オプション		√
30h-33h	拡張ROMベース・アドレス	拡張ROMを備えているデバイス / ファンクションに必須	√	
34h-3Bh	予約			
3Ch	インタラプト・ライン	インタラプト・ピンを使用するデバイス / ファンクションに必須		√
3Dh	インタラプト・ピン	インタラプト・ピンを使用するデバイス / ファンクションに必須		√
3Eh	Min_Gnt	オプション		√
3Fh	Max_Lat	オプション	√	

表37 デバイス・コントローラー一覧

ロケーション	必須 / オプション	Yes	No
DC1	コマンド・レジスタに0000hがロードされた場合、コンフィギュレーション・アクセスを除いて、デバイス / ファンクションがPCIバスから論理的に切り離されるか？ (ブート・コード・バス内のデバイスが排除されるか？)	√	
DC2	PCIのrstnがアサートされた後、デバイス / ファンクションがディセーブルされるか？ (ブート・コード内のデバイスが排除されるか？)	√	

Bit	名称	必須 / オプション	N/A	ターゲット	マスタ
0	I/Oスペース	I/Oスペースにマッピングされたレジスタを内蔵しているデバイス / ファンクションに必須	√		
1	メモリ・スペース	メモリ・スペース・アクセスに応答するデバイス / ファンクションに必須		√	
2	バス・マスタ	必須			√
3	スペシャル・サイクル	スペシャル・サイクルに応答できるデバイス / ファンクションに必須	√		
4	メモリ・ライトおよびインバリデート	メモリ・ライトおよびインバリデート・サイクルを生成するデバイス / ファンクションに必須	√		
5	VGAパレット・スヌープ	VGAパレットを参照するVGAやグラフィック・デバイス / ファンクションに必須	√		
6	パリティ・エラー・レスポンス	必須			√
7	ウェイト・サイクル・コントロール	オプション	√		
8	serrnイネーブル	serrnピンを持つデバイス / ファンクションに必須			√
9	高速バック・ツー・バック・イネーブル	異なるターゲット間で高速のバック・ツー・バック・サイクルをサポートするマスタ・デバイス / ファンクションに必須	√		
10..15	予約				

DS#	要求内容	Yes	No
1	ステータス・レジスタ内のすべてのリード / ライト・ビットは0にリセットされるか？	√	
2	リード / ライト・ビットは、デバイス / ファンクションによって排他的に1にセットされるか？	√	
3	PCIのrstn信号がアサートされたとき、リード / ライト・ビットは0にリセットされるか？	√	
4	このビットに1をライトすることにより、リード / ライト・ビットは0にリセットされるか？	√	

Bit	名称	必須 / オプション	N/A	ターゲット	マスタ
4..0	予約	必須			
5	66MHz対応	66MHz動作を保證するデバイスに必須	√		
6	UDFサポート	オプション	√		

Bit	名称	必須 / オプション	N/A	ターゲット	マスタ
7	高速バック・ツール・バック対応	オプション	√		
8	データ・パリティの検知	必須			√
10..9	DEVSELタイミング	必須		√	
11	ターゲット・アボートの通知	ターゲット・アボート対応のデバイス / ファンクションに必須	√		
12	ターゲット・アボートの受信	必須			√
13	マスタ・アボートの受信	必須			√
14	システム・エラーの通知	serrnのアサートが可能なデバイス / ファンクションに必須			√
15	パリティ・エラーの検知	セクション 3.7.2 で免除されていない限り必須			√

MP#	要求内容	Yes	No
1	すべてのサステインド・トライ・ステート信号が、トライ・ステートになる前に1クロックの期間、Highレベルにドライブされる。(セクション2.1)	√	
2	メモリ・ライト・インバリデート・サイクルのデータ・フェーズ中に、IUT (Interface Under Test) はすべてのバイト・イネーブルを常にアサートする。(セクション3.1.1)	√	
3	メモリ・ライト・インバリデート・サイクルにおいて、IUTはリニア・バースト・オーダリングを常に使用する。(セクション3.1.1)	—	
4	ライト・トランスアクションの期間にデータが有効の場合、IUTがirdynをドライブする。(セクション3.2.1)	√	
5	irdynとtrdynが共に同じクロックの立ち上がりエッジでアサートされるときのみ、IUTがデータを転送する。(セクション3.2.1)	√	
6	IUTがirdynをアサートした場合、処理中のデータ・フェーズが終了するまでframenの状態が保持される。(セクション3.2.1)	√	
7	IUTがirdynをアサートした場合、処理中のデータ・フェーズが終了するまでirdynの状態が保持される。(セクション3.2.1)	√	
8	IUTはリザーブされているバースト・オーダリング (ad[1..0] = "01") を使用しない。(セクション3.2.2)	√	
9	IUTはリザーブされているバースト・オーダリング (ad[1..0] = "11") を使用しない。(セクション3.2.2)	√	

表41 コンポーネント・マスタ・チェックリスト (2/3)			
MP#	要求内容	Yes	No
10	idselがアサートされず、ad[1..0]が"00"でない場合、IUTはコンフィギュレーション・コマンドを無視する。(セクション3.2.2)	√	
11	各アドレス、データ・フェーズ中、IUTのアドレス線は安定した値にドライブされる。(セクション3.2.4)	√	
12	IUTのcben[3..0]出力バッファは、データ・フェーズの最初のクロックからトランザクションの最後までイネーブル状態を保持する。(セクション3.3.1)	√	
13	データ・フェーズの期間中、IUTのcben[3..0]には有効なバイト・イネーブル情報が含まれている。(セクション3.3.1)	√	
14	irdynがアサートされないかぎり、IUTはframenをディアサートしない。(セクション3.3.3.1)	√	
15	framenがディアサートされた後、最低1クロックの間、IUTはirdynをディアサートしない。(セクション3.3.3.1)	√	
16	IUTがframenをディアサートした場合、同一トランザクション中でframenを再びアサートしない。(セクション3.3.3.1)	√	
17	ターゲットがdevselnをアサートした場合、IUTはマスタ・アポートで終了しない。	√	
18	framenのアサートが最初にサンプルされた後、5クロックまではIUTがマスタ・アポートを通知しない。(セクション3.3.3.1)	√	
19	リトライによって終了した場合、IUTは確実にオリジナル処理のためのアクセスを繰り返す。(セクション3.3.3.2.2)	√	
20	IUTはgntnがアサートされない限り、サイクルを開始しない。(セクション3.4.1)	√	
21	バスがアイドル状態でframenがネゲートされているとき、gntnのネゲーション後、IUTは1クロック以内にcben [3..0]とad [31..0]をトライ・ステート状態にする。(セクション3.4.3)	√	
22	バスがアイドル状態のとき、gntnのアサーション後、IUTは8クロック以内にcben[3..0]とad[31..0]をドライブする。(セクション3.4.3)	√	
23	全てのデータ・フェーズにおいて、IUTは8クロック以内にirdynをアサートする。(セクション3.5.2)	√	
24	IUTはリード・トランザクションでロック・オペレーションを開始する。(セクション3.6)	—	
25	ターゲット・アポートやマスタ・アポートによりアクセスが終了した場合は、IUTがLOCK#をリリースする。(セクション3.6)	—	
26	連続したロック・オペレーション中、IUTは最小の1アイドル・サイクルの期間にLOCK#をディアサートする。(セクション3.6)	—	
27	IUTはコンフィギュレーション・サイクルに、リニア・バースト・オーダリングを常時使用する。(セクション3.7.4)	√	
28	IUTは常に、cben[3..0]とad[31..0]がドライブされた1クロック以内にparをドライブする。(セクション3.8.1)	√	



表41 コンポーネント・マスタ・チェックリスト (3/3)			
MP#	要求内容	Yes	No
29	IUTはad[31..0]とcben[3..0]、parの1の総数が偶数になるように、parをドライブする。(セクション3.8.1)	√	
30	パリティ・エラーが検知されたデータの2クロック後に、IUTは常時、perrn(イネーブルされているとき)をアクティブにドライブする。(セクション3.8.2.1)	√	
31	パリティ・エラーが検知されたデータ・フェーズに対して、IUTは最低1クロックの期間、perrn(イネーブルされているとき)をドライブする。(セクション3.8.2.1)	√	
32	IUTはDUALコマンドに続くサイクルで、アサートされているframenを常に保持する。(セクション3.10.1)	—	
33	アドレスの上位32ビットがゼロの時、IUTはDUALサイクルを生成しない。(セクション3.10.1)	—	

表42 コンポーネント・ターゲット・チェックリスト (1/2)			
TP#	要求内容	Yes	No
1	すべてのサステインド・トライ・ステート信号は、トライ・ステートになる前に1クロックの期間、Highレベルにドライブされる。(セクション2.1)	√	
2	IUTはサイクルを要求してデータ・フェーズが終了するまで、perrnをレポートしない。(セクション2.2.5)	√	
3	IUTは予約されたコマンドを使用して他のコマンド動作を行わない。(セクション3.1.1)	—	
4	32ビット・アドレスラブルIUTは、DUALコマンドを予約コマンドとして取り扱う。(セクション3.1.1)	—	
5	IUTがtrdynをアサートした場合、データ・フェーズが終了するまでtrdynは変化しない。(セクション3.2.1)	√	
6	IUTがtrdynをアサートした場合、データ・フェーズが終了するまでdevselnは変化しない。(セクション3.2.1)	√	
7	IUTがtrdynをアサートした場合、データ・フェーズが終了するまでstopnは変化しない。(セクション3.2.1)	√	
8	IUTがstopnをアサートした場合、データ・フェーズが終了するまでstopnは変化しない。(セクション3.2.1)	√	
9	IUTがstopnをアサートした場合、データ・フェーズが終了するまでtrdynは変化しない。(セクション3.2.1)	√	
10	IUTがstopnをアサートした場合、データ・フェーズが終了するまでdevselnは変化しない。(セクション3.2.1)	√	
11	irdynとtrdynが共に同じクロックの立ち上がりエッジでアサートされるときのみ、IUTはデータを転送する。(セクション3.2.1)	√	
12	リード・サイクルでデータが有効なとき、IUTはtrdynをアサートする。(セクション3.2.1)	√	

表42 コンポーネント・ターゲット・チェックリスト (2/2)			
TP#	要求内容	Yes	No
13	バイト・イネーブルにより定義された全てのI/Oアクセスを終了できない場合は、IUTがターゲット・アボートを通知する。(セクション3.2.2)	—	
14	IUTは予約エンコーディングに回答しない。(セクション3.2.2)	✓	
15	idselがアサートされず、ad[31..0] = "00" でないとき、IUTはコンフィギュレーション・コマンドを無視する。(セクション3.2.2)	✓	
16	予約されたバースト・モードが検知されたとき、IUTは最初のデータ・フェーズの後で常にディスコネクトを行う。(セクション3.2.2)	—	
17	各アドレスとデータ・フェーズ中、IUTのad[31..0]線は安定した値にドライブされる。(セクション3.2.4)	✓	
18	IUTのcben[3..0]出力バッファは、データ・フェーズの最初のクロックからトランズアクションの最後までイネーブル状態を保持する。(セクション3.3.1)	✓	
19	ターンアラウンド・サイクル中のリード時に、IUTはtrdynをアサートしない。(セクション3.3.1)	✓	
20	IUTは最後のデータ・フェーズに続くクロックで、trdyn、stopn、devselnをディアサートする。(セクション3.3.3.2)	✓	
21	バーストがリソースのバウンダリを超える場合は、IUTがディスコネクトを発行する。(セクション3.3.3.2)	—	
22	IUTは、framenがディアサートされた直後のサイクルでstopnをディアサートする。(セクション3.3.3.2.1)	✓	
23	IUTがstopnをアサートしていた場合、IUTはframenがネゲートされるまでstopnをディアサートしない。(セクション3.3.3.2.1)	✓	
24	IUTはターゲット・アボートを通知する前にtrdynをディアサートする。(セクション3.3.3.2.1)	—	
25	IUTはstopnをディアサートせず、トランズアクションを継続する。(セクション3.3.3.2.1)	✓	
26	IUTは16クロック・サイクル以内に、最初のデータ・フェーズを完了する。(セクション3.5.1.1)	✓	
27	IUTは常に最小16バイトのロックを行う。(セクション3.6)	—	
28	IUTはどの応答よりも先にdevselnを発行する。(セクション3.7.1)	✓	
29	IUTによってdevselnがアサートされた場合、ターゲット・アボートの通知を除き、IUTは最後のデータ・フェーズが完了するまで、devselnをディアサートしない。(セクション3.7.1)	✓	
30	IUTはスペシャル・サイクルには応答しない。(セクション3.7.2)	✓	
31	IUTはcben[3..0]とad[31..0]がドライブされている1クロック以内にparをドライブする。(セクション3.8.1)	✓	
32	IUTは常にad[31..0]とcben[3..0]、parの1の総数が偶数になるように、parをドライブする。(セクション3.8.1)	✓	

# PCI SIG テスト・ベンチ 一覧

表43から表60までに示す項目は、PCI仕様準拠チェックリスト Revision 2.1によるPCI SIGテスト・ベンチ・シナリオに対応したものとなっています。Yes欄のチェック・マークは、pci\_aが仕様準拠していることを表しています。リストに記載していないアルテラのFLEX 10Kに実現されるpci\_aファンクションに該当しない項目は、リストされていません。

#	要求内容	Yes	No
1	高速メモリ・スレーブに対するライト後のデータ転送。	√	
2	高速メモリ・スレーブからのリード後のデータ転送。	√	
3	中速メモリ・スレーブに対するライト後のデータ転送。	√	
4	中速メモリ・スレーブからのリード後のデータ転送。	√	
5	低速メモリ・スレーブに対するライト後のデータ転送。	√	
6	低速メモリ・スレーブからのリード後のデータ転送。	√	
7	サブトラクティブ・メモリ・スレーブに対するライト後のデータ転送。	√	
8	サブトラクティブ・メモリ・スレーブからのリード後のデータ転送。	√	
9	サブトラクティブ・メモリ・スレーブより遅いメモリ・スレーブに対するライト後のマスタ・アポート・ビットのセット。	√	
10	サブトラクティブ・メモリ・スレーブより遅いメモリ・スレーブからのリード後のマスタ・アポート・ビットのセット。	√	

#	要求内容	Yes	No
1	高速メモリ・スレーブに対するライト後のターゲット・アポート・ビットのセット。	√	
2	IUTはライト・トランザクションを繰り返さない。	√	
3	高速メモリ・スレーブからのリード後のIUTターゲット・アポート・ビットのセット。	√	
4	IUTはリード・トランザクションを繰り返さない。	√	
5	中速メモリ・スレーブに対するライト後のターゲット・アポート・ビットのセット。	√	
6	IUTはライト・トランザクションを繰り返さない。	√	
7	中速メモリ・スレーブからのリード後のIUTターゲット・アポート・ビットのセット。	√	
8	IUTはリード・トランザクションを繰り返さない。	√	
9	低速メモリ・スレーブに対するライト後のターゲット・アポート・ビットのセット。	√	
10	IUTはライト・トランザクションを繰り返さない。	√	
11	低速メモリ・スレーブからのリード後のIUTターゲット・アポート・ビットのセット。	√	
12	IUTはリード・トランザクションを繰り返さない。	√	
13	サブトラクティブ・メモリ・スレーブに対するライト後のターゲット・アポート・ビットのセット。	√	

表44 テスト・シナリオ：1.2 PCIバス・ターゲット・アボート・サイクル (2/2)			
#	要求内容	Yes	No
14	IUTはライト・トランズアクションを繰り返さない。	√	
15	サブラクティブ・メモリ・スレーブからのリード後のIUTターゲット・アボート・ビットのセット。	√	
16	IUTはリード・トランズアクションを繰り返さない。	√	

表45 テスト・シナリオ：1.3 PCIバス・ターゲット・リトライ・サイクル			
#	要求内容	Yes	No
1	高速メモリ・スレーブに対するライト後のデータ転送。	√	
2	高速メモリ・スレーブからのリード後のデータ転送。	√	
3	中速メモリ・スレーブに対するライト後のデータ転送。	√	
4	中速メモリ・スレーブからのリード後のデータ転送。	√	
5	低速メモリ・スレーブに対するライト後のデータ転送。	√	
6	低速メモリ・スレーブからのリード後のデータ転送。	√	
7	サブラクティブ・メモリ・スレーブに対するライト後のデータ転送。	√	
8	サブラクティブ・メモリ・スレーブからのリード後のデータ転送。	√	

表46 テスト・シナリオ：1.4 PCIバス・シグナル・データ・フェーズ・リトライ・サイクル			
#	要求内容	Yes	No
1	高速メモリ・スレーブに対するライト後のデータ転送。	√	
2	高速メモリ・スレーブからのリード後のデータ転送。	√	
3	中速メモリ・スレーブに対するライト後のデータ転送。	√	
4	中速メモリ・スレーブからのリード後のデータ転送。	√	
5	低速メモリ・スレーブに対するライト後のデータ転送。	√	
6	低速メモリ・スレーブからのリード後のデータ転送。	√	
7	サブラクティブ・メモリ・スレーブに対するライト後のデータ転送。	√	
8	サブラクティブ・メモリ・スレーブからのリード後のデータ転送。	√	

表47 テスト・シナリオ：1.5 PCIバス・シングル・データ・フェーズ・ディスコネクト・サイクル (1/2)			
#	要求内容	Yes	No
1	高速メモリ・スレーブに対するライト後のターゲット・アボート・ビットのセット。	√	
2	IUTはライト・トランズアクションを繰り返さない。	√	
3	高速メモリ・スレーブからのリード後のIUTターゲット・アボート・ビットのセット。	√	

表47 テスト・シナリオ：1.5 PCIバス・シングル・データ・フェーズ・ディスコネクト・サイクル (2/2)			
#	要求内容	Yes	No
4	IUTはリード・トランズアクションを繰り返さない。	√	
5	中速メモリ・スレーブに対するライト後のターゲット・アポート・ビットのセット。	√	
6	IUTはライト・トランズアクションを繰り返さない。	√	
7	中速メモリ・スレーブからのリード後のIUTターゲット・アポート・ビットのセット。	√	
8	IUTはリード・トランズアクションを繰り返さない。	√	
9	低速メモリ・スレーブに対するライト後のターゲット・アポート・ビットのセット。	√	
10	IUTはライト・トランズアクションを繰り返さない。	√	
11	低速メモリ・スレーブからのリード後のIUTターゲット・アポート・ビットのセット。	√	
12	IUTはリード・トランズアクションを繰り返さない。	√	
13	サブトラクティブ・メモリ・スレーブに対するライト後のターゲット・アポート・ビットのセット。	√	
14	IUTはライト・トランズアクションを繰り返さない。	√	
15	サブトラクティブ・メモリ・スレーブからのリード後のIUTターゲット・アポート・ビットのセット。	√	
16	IUTはリード・トランズアクションを繰り返さない。	√	

表48 テスト・シナリオ：1.6 PCIバス・マルチ・データ・フェーズ・リトライ・サイクル			
#	要求内容	Yes	No
1	高速メモリ・スレーブに対するライト後のデータ転送。	√	
2	高速メモリ・スレーブからのリード後のデータ転送。	√	
3	中速メモリ・スレーブに対するライト後のデータ転送。	√	
4	中速メモリ・スレーブからのリード後のデータ転送。	√	
5	低速メモリ・スレーブに対するライト後のデータ転送。	√	
6	低速メモリ・スレーブからのリード後のデータ転送。	√	
7	サブトラクティブ・メモリ・スレーブに対するライト後のデータ転送。	√	
8	サブトラクティブ・メモリ・スレーブからのリード後のデータ転送。	√	

表49 テスト・シナリオ：1.7 PCIバス・マルチ・データ・フェーズ・ディスコネクト・サイクル (1/2)			
#	要求内容	Yes	No
1	高速メモリ・スレーブに対するライト後のデータ転送。	√	
2	高速メモリ・スレーブからのリード後のデータ転送。	√	
3	中速メモリ・スレーブに対するライト後のデータ転送。	√	
4	中速メモリ・スレーブからのリード後のデータ転送。	√	

表49 テスト・シナリオ：1.7 PCIバス・マルチ・データ・フェーズ・ディスコネクト・サイクル (2/2)			
#	要求内容	Yes	No
5	低速メモリ・スレーブに対するライト後のデータ転送。	✓	
6	低速メモリ・スレーブからのリード後のデータ転送。	✓	
7	サブトラクティブ・メモリ・スレーブに対するライト後のデータ転送。	✓	
8	サブトラクティブ・メモリ・スレーブからのリード後のデータ転送。	✓	

表50 テスト・シナリオ：1.8 PCIバス・マルチ・データ・フェーズおよびtrdynサイクル (1/2)			
#	要求内容	Yes	No
1	trdynが2つ目のクロックの立ち上がりでリリースされ、framen後の3つ目の立ち上がりクロックでアサートされたとき、データがプライマリ・ターゲットに対してライトされたことを確認する。	✓	
2	trdynが2つ目のクロックの立ち上がりでリリースされ、framen後の3つ目の立ち上がりクロックでアサートされたとき、データがプライマリ・ターゲットからリードされたことを確認する。	✓	
3	trdynが3つ目のクロックの立ち上がりでリリースされ、framen後の4つ目の立ち上がりクロックでアサートされたとき、データがプライマリ・ターゲットにライトされたことを確認する。	✓	
4	trdynが3つ目のクロックの立ち上がりでリリースされ、framen後の4つ目の立ち上がりクロックでアサートされたとき、データがプライマリ・ターゲットからリードされたことを確認する。	✓	
5	trdynが3つ目のクロックの立ち上がりでリリースされ、framen後の5つ目の立ち上がりクロックでアサートされたとき、データがプライマリ・ターゲットにライトされたことを確認する。	✓	
6	trdynが3つ目のクロックの立ち上がりでリリースされ、framen後の5つ目の立ち上がりクロックでアサートされたとき、データがプライマリ・ターゲットからリードされたことを確認する。	✓	
7	trdynが4つ目のクロックの立ち上がりでリリースされ、framen後の6つ目の立ち上がりクロックでアサートされたとき、データがプライマリ・ターゲットにライトされたことを確認する。	✓	
8	trdynが4つ目のクロックの立ち上がりでリリースされ、framen後の6つ目の立ち上がりクロックでアサートされたとき、データがプライマリ・ターゲットからリードされたことを確認する。	✓	
9	trdynが1クロック・サイクルの期間リリースされ、framenの後、1クロック・サイクルの期間アサートされたとき、データがプライマリ・ターゲットにライトされたことを確認する。	✓	
10	trdynが1クロック・サイクルの期間リリースされ、framenの後、1クロック・サイクルの期間アサートされたとき、データがプライマリ・ターゲットからリードされたことを確認する。	✓	

表50 テスト・シナリオ：1.8 PCIバス・マルチ・データ・フェーズおよびtrdynサイクル (2/2)			
#	要求内容	Yes	No
11	trdynが2クロック・サイクルの期間リリースされ、framenの後、2クロック・サイクルの期間アサートされたとき、データがプライマリ・ターゲットにライトされたことを確認する。	√	
12	trdynが2クロック・サイクルの期間リリースされ、framenの後、2クロック・サイクルの期間アサートされたとき、データがプライマリ・ターゲットからリードされたことを確認する。	√	

表51 テスト・シナリオ：1.9 PCIバス・データ・パリティ・エラー・シングル・サイクル			
#	要求内容	Yes	No
1	プライマリ・ターゲットがIUTメモリ・ライトでpernnをアサートしたとき、IUTがデータ・パリティ・エラー検知ビットをセットしたことを確認する。	√	
2	IUTメモリ・リードの最初のデータ・フェーズ（奇数パリティ）後に、pernnが2クロックの期間にわたってアクティブになることを確認する。	√	
3	奇数パリティがIUTメモリ・リードで検知されたとき、IUTによってパリティ・エラー検知ビットがセットされることを確認する。	√	

表52 テスト・シナリオ：1.10 PCIバス・データ・パリティ・エラー・マルチ・データ・フェーズ・サイクル			
#	要求内容	Yes	No
1	プライマリ・ターゲットがIUTマルチ・データ・フェーズ・メモリ・ライトでpernnをアサートしたとき、IUTによってパリティ・エラー検知ビットがセットされることを確認する。	√	
2	IUTのマルチ・データ・フェーズ・メモリ・リードで最初のデータ・フェーズで（奇数パリティが検知された場合）pernnが2クロック期間にわたってアクティブになることを確認する。	√	
3	パリティが奇数のとき、IUTがパリティ・エラー検知ビットをセットすることを確認する。	√	

表53 テスト・シナリオ：1.11 PCIバス・マスタ・タイムアウト			
#	要求内容	Yes	No
1	4個のデータ・フェーズが終了する前にメモリ・ライト・トランザクションが終了する。	√	
2	4個のデータ・フェーズが終了する前にメモリ・リード・トランザクションが終了する。	√	

表54 テスト・シナリオ：1.13 PCIバス・マスタ・パーキング			
#	要求内容	Yes	No
1	IUTはgntnの8PCIクロック以内にad[31..0]を安定した値でドライブする。	√	
2	IUTはgntnの8PCIクロック以内にcben[3..0]を安定した値でドライブする。	√	
3	IUTはad[31..0]をドライブした1クロック後に、parをドライブする。	√	
4	IUTはgntnがリリースされたとき、ad[31..0]、cben[3..0]、parをそれぞれドライブ・ステートにする。	√	

表55 テスト・シナリオ：1.14 PCIバス・マスタ・アービトレーション			
#	要求内容	Yes	No
1	gntnのディアサートとframenのアサートが同時に行われたとき、IUTはトランザクションを終了する。	√	

表56 テスト・シナリオ：2.5 ターゲットの予約コマンド無視			
#	要求内容	Yes	No
1	IUTは予約コマンドに応答しない。	√	
2	イニシエータが、各転送処理でマスタ・アポートを検知する。	√	
3	IUTは64ビット・サイクル（デュアル・アドレス）に応答しない。	√	

表57 テスト・シナリオ：2.6 ターゲットのコンフィギュレーション・サイクル受信			
#	要求内容	Yes	No
1	IUTはすべてのタイプ-0のコンフィギュレーション・サイクル、リード/ライト・サイクルに対して、適切に応答する。	√	
2	IUTはidselがインアクティブのとき、タイプ-0のコンフィギュレーション・サイクルに応答しない。	√	

表58 テスト・シナリオ：2.8 アドレス/データ・パリティ・エラー時における、ターゲットのコンフィギュレーション・サイクル受信			
#	要求内容	Yes	No
1	コンフィギュレーション・リード/ライト・サイクル中、IUTはsermnを経由してアドレス・パリティ・エラーをレポートする。	√	
2	コンフィギュレーション・ライト・サイクル中、IUTはpermを通じてデータ・パリティ・エラーをレポートする。	√	



表59 テスト・シナリオ：2.9 ターゲットのメモリ・サイクル受信			
#	要求内容	Yes	No
1	IUTはシングル・メモリ・リード/ライト・サイクルを正常に終了させる。	√	

表60 テスト・シナリオ：2.10 アドレス/データ・パリティ・エラー時におけるターゲットによるメモリ・サイクル受信			
#	要求内容	Yes	No
1	すべてのメモリ・リード/ライト・サイクルの期間中、IUTはserrnを経由してアドレス・パリティ・エラーをレポートする。	√	
2	すべてのメモリ・ライト・サイクルの期間中、IUTはperrnを通じてデータ・パリティ・エラーをレポートする。	√	

## 参考資料

このpci\_aファンクションに関連した参考資料は以下の通りです。

- PCI Special Interest Group. *PCI Local Bus Specification. Revision 2.1*. Portland, Oregon: PCI Special Interest Group, June 1995.
- PCI Special Interest Group. *PCI Compliance Checklist. Revision 2.1*. Portland, Oregon: PCI Special Interest Group, June 1995.
- Altera Corporation. *1996 Data Book*. San Jose, California: Altera Corporation, June 1996.
- Institute of Electrical and Electronics Engineers, Inc. *IEEE Standard VHDL Language Reference Manual (ANSI/IEEE Std 1076-1993)*. New York: Institute of Electrical and Electronics Engineers, Inc., June 1994.

Altera, FLEX, FLEX 10K, EPF10K130V, MegaCore, OpenCore, MAX, MAX+PLUS, MAX+PLUS IIIは、Altera Corporationの米国および該当各国におけるtrademarkまたはservice markです。この資料に記載されているその他の製品名などは該当各社のtrademarkです。Altera warrants performance of its semiconductor products to current specifications in accordance with Altera standard warranty, but reserves the right to make changes to any products and services at any time without notice. Altera assumes no responsibility or liability arising out of the application or use of any information, product, or service described herein except as expressly agreed to in writing by Altera Corporation. Altera customers are advised to obtain the latest version of device specifications before relying on any published information and before placing orders for products or services.



Copyright© 1998 Altera Corporation. All rights reserved.

I.S. EN ISO 9001

---

**ALTERA**®

日本アルテラ株式会社

〒163-0436  
東京都新宿区西新宿2-1-1  
新宿三井ビル私書箱261号  
TEL. 03-3340-9480 FAX. 03-3340-9487  
<http://www.altera.com/japan/>

本社 **Altera Corporation**

101 Innovation Drive,  
San Jose, CA 95134  
TEL : (408) 544-7000  
<http://www.altera.com>

この資料に記載された内容は予告なく変更されることがあります。最新の情報は、アルテラのウェブ・サイト (<http://www.altera.com>) でご確認ください。この資料はアルテラが発行した英文のデータシートを日本語化したものであり、アルテラが保証する規格、仕様は英文オリジナルのものであります。