‰ Múź5Túź5źź ŕ;   `ź Í 4 €˙˙˙˙ ˙˙˙˙  1|  °#|˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙ @$|COMPONENT_DIR P$|clib p$|COMPONENT_EXT €$|vmh °$|VALID_PROPERTIES ŇĐ$|LOC,PL_OFFSET,PLD,PLPLD,PL_CARRYIN,PL_CHOP,PL_PARTITION,LOWPWR,PWRDEFAULT,PWR,OPT,LOGIC_OPT,FBLOC,MRINPUT,PAD_SYMBOL,PAD_NET,MINIMIZE,UIM_OPT,FOE_OPT,CLOCK_OPT,REG_OPT,DENSITY_OPT,FAST,F,H,PRELOAD_OPT,AUX,INIT  ŕ#|POWER_PORT `$|VCC   !|GROUND_PORT °!|GND  p"|POWER_NET €"|VDD;VCC  #|GROUND_NET  #|GND đ/|FPGA Ŕ!|hiper;hyperpld;xepld  "|PL20V8 (°"|pal20v8;gal20v8;g20v8;p20v8;p20v8r;20v8  "|PL22V10 &@#|pal22v10;gal22v10;p22v10;g22v10;22v10  1|MAX_SHARED_BEFORE_SPLITTING Ŕ1|12 @(‰functional units )‰logic ¨@މ@˙˙˙˙ @˙˙˙˙“@˙˙˙˙Ľ@˙˙˙˙ş@˙˙˙˙Ř@˙˙˙˙ @,‰ ŕ,‰ .‰ €!‰ 0"‰ p>‰ >‰ Đ?‰ đ?‰ 3‰ °3‰ Đ3‰ đ3‰ 4‰ 04‰ P4‰ p4‰ 4‰ °4‰ Đ4‰ đ4‰ 5‰ 05‰ P5‰ p5‰ 5‰ °5‰ Đ5‰ đ5‰ 6‰ 06‰ P6‰ p6‰ 6‰! °6‰" Đ6‰# 0:‰ ' @=‰ ' €?‰) @3‰ '  ;‰) Đ2‰ ' P:‰) @G‰ ' ŔH‰ ' pN‰ ' C‰ ' ŔD‰ ' ĐF‰ ' ŕH‰ ' `L‰ ' N‰ ' PC‰ ' `E‰ ŔA‰$ €C‰% đC‰& E‰' PL‰( €[‰)  [‰* ŕ\‰+ `]‰,  R‰- ŔR‰. ŕR‰/ S‰0  S‰1 @S‰2 `S‰3 €S‰4  S‰5 ŔS‰6 ŕS‰7 T‰8  T‰9 @T‰: ŔT‰; ŕT‰< U‰=  U‰> @U‰? `U‰@ @V‰A `V‰B €V‰C  V‰D ŔV‰E W‰F  W‰G  Y‰ ' \‰ ' đ^‰) €X‰ ' @\‰) đQ‰) 0Y‰ ' _‰ ' X‰ ' đc‰ ' pe‰ ' đf‰ ' ph‰ ' đi‰ ' pk‰ ' đl‰! ' pn‰" ' ŕa‰# ŕe‰io pads Ŕg‰ i‰   j‰   k‰  °l‰  o‰  pa‰ Pt‰ ŕt‰ w‰ w‰  x‰  °x‰  @y‰  Pz‰ ŕz‰  p{‰  |‰  |‰   }‰  °}‰ @~‰ Đ~‰ `‰ đ‰ €q‰  r‰  pt‰   v‰$  w‰% @x‰& pz‰' `Ÿ‰( `’‰) đ’‰*  ”‰+ 0–‰, Ŕ™‰- Pš‰. ŕš‰/ p›‰0 œ‰1 ŕ‰3 pž‰4 pŸ‰5 ‘‰6 ‘‰7 €’‰8 p“‰9 ”‰: Ŕ”‰; @–‰< Ж‰= `—‰>  ˜‰? °˜‰@ Ŕš‰foe pads ž‰  Ÿ‰  p–‰fast clocks И‰  ž‰   ’‰   Ÿ‰interconnect array ࡉ Ł‰  0Ľ‰  pĄ‰  @Ľ‰   ť‰   ź‰  @ž‰  @ż‰  p´‰ pľ‰ pś‰ pˇ‰ @ş‰ °ť‰  ˝‰  `ž‰  Ŕż‰  `˛‰ `ł‰  ´‰  ś‰  ˇ‰  `ş‰  Đť‰  0˝‰  €ž‰  ࿉ €˛‰ ´‰  ś‰ °ˇ‰ €ş‰  𝉠 `˝‰  ż‰  pą‰ ( ł‰ (  ľ‰ ( ˇ‰ (  ş‰ (  ź‰ ( 0ż‰ (  ˛‰ ( @ľ‰ (  ˇ‰ ( Ŕş‰ ( Ŕź‰ ( `ż‰ ( Ŕ˛‰ ( @ˇ‰ ( ຉ ( ༉ ( €ż‰ ( ಉ ( ľ‰ ( Ŕš‰ ( ˝‰ (  ż‰ ( ł‰ ( °ľ‰ ( ้ ( ˝‰ ( ą‰ ( Ŕ´‰ ľ‰ 𜉠ş‰ °ž‰ °Ě‰ Đ̉ @Ή `Ή ŕ‰ É  É @É `É €Ă‰  Ă‰ ŔÉ ŕÉ ĉ  ĉ @ĉ `ĉ €Ä‰  Ä‰ Ŕĉ ŕĉ ʼn  ʼn @ʼn `ʼn €Ĺ‰ đʼn Ɖ 0Ɖ! PƉ" pƉ# Ć‰ °Ć‰ ĐƉ đƉ lj 0lj Plj plj Ç‰ °Ç‰ Đlj đlj ȉ 0ȉ Pȉ pȉ Č‰ °Č‰ Đȉ đȉ ɉ 0ɉ Pɉ pɉ ʉ  ʉ @ʉ `ʉ €Ę‰  Ę‰ Ŕʉ 0ˉ Ŕˉ ŕˉ! ̉"  ̉# Pډfast set reset đۉ  €p:ˆ˙˙˙˙ä˙˙˙˙9, ć  đ:ˆPICASSO ;ˆ953644VQ Іˆfunctional units đ†ˆlogic ¨ ‰@ @@‘˘@Łˇ@¸Ő@Ö € ‡ˆj‘@’—˜ă @  PˆˆFB1 ŕˆˆpins for 1th fu_logic ‰ˆInput pins for 0th logic.  ‰ˆIAPT0 0‰ˆ Ä!˙˙˙˙"$˙˙˙˙%&˙˙˙˙'(˙˙˙˙)*˙˙˙˙+,˙˙˙˙-.˙˙˙˙/0˙˙˙˙12˙˙˙˙34˙˙˙˙56˙˙˙˙78˙˙˙˙9:˙˙˙˙;<˙˙˙˙=>˙˙˙˙?@˙˙˙˙AB˙˙˙˙CD˙˙˙˙EF˙˙˙˙GH˙˙˙˙IJ˙˙˙˙KL˙˙˙˙MN˙˙˙˙OP˙˙˙˙QR˙˙˙˙ST˙˙˙˙UV˙˙˙˙WX˙˙˙˙YZ˙˙˙˙[\˙˙˙˙]^˙˙˙˙_`˙˙˙˙ab˙˙˙˙cd˙˙˙˙ef˙˙˙˙gh˙˙˙˙i 2 37 37 31 F5 MC0107 I/O AD6(AS6) 6 38 38 32 G6 MC0106 I/O AD7(AS7) 10 39 39 33 G7 MC0105 I/O/ p‰ˆIAPT1 €‰ˆ ŕ‰ˆIAPT2 đ‰ˆ ŒˆIAPT3  Œˆ °šˆIAPT4 Ŕšˆ œˆIAPT5 œˆ  œˆIAPT6 €œˆ ŕˆIAPT7 đˆ žˆIAPT8 žˆ ’ˆIAPT9  ’ˆ °’ˆIAPT10 Ŕ’ˆ ВˆIAPT11 ŕ’ˆ đ’ˆIAPT12 “ˆ “ˆIAPT13  “ˆ 0“ˆIAPT14 @“ˆ P“ˆIAPT15 `“ˆ p“ˆIAPT16 €“ˆ “ˆIAPT17  “ˆ °“ˆIAPT18 Ŕ“ˆ ГˆIAPT19 ŕ“ˆ đ“ˆIAPT20 ”ˆ ”ˆIAPT21  ”ˆ 0”ˆIAPT22 @”ˆ P”ˆIAPT23 `”ˆ p”ˆIAPT24 €”ˆ ”ˆIAPT25  ”ˆ P•ˆIAPT26 `•ˆ p•ˆIAPT27 €•ˆ •ˆIAPT28  •ˆ p–ˆIAPT29 –ˆ  –ˆIAPT30 °–ˆ Ŕ–ˆIAPT31 Жˆ ŕ–ˆIAPT32 đ–ˆ —ˆIAPT33 —ˆ!  —ˆIAPT34 0—ˆ" @—ˆIAPT35 P—ˆ# 80Ľˆ $)$#k $n `˜ˆOutput pins for 0th logic. €˜ˆOAPT0 ›ˆ ' ô°{l˙˙˙˙mo˙˙˙˙pq˙˙˙˙rs˙˙˙˙tu˙˙˙˙vw˙˙˙˙xy˙˙˙˙z{˙˙˙˙|}˙˙˙˙~˙˙˙˙€˙˙˙˙‚ƒ˙˙˙˙„…˙˙˙˙†‡˙˙˙˙ˆ‰˙˙˙˙Š‹˙˙˙˙Œ˙˙˙˙Ž˙˙˙˙F˙˙˙˙GH˙˙˙˙IJ˙˙˙˙K ŕ›ˆOAPT1 žˆ ' ŸˆOAPT2 P’ˆ) šˆOAPT3 0ˆ '  žˆOAPT4 p’ˆ) ŕ‘ˆOAPT5 °›ˆ ' ЛˆOAPT6 šˆ) ŞˆOAPT7 đŤˆ ' ŹˆOAPT8 °­ˆ ' ˘ˆOAPT9 đŁˆ ' ¤ˆOAPT10 Ľˆ ' °ĽˆOAPT11 ¨ˆ ' @¨ˆOAPT12 ੈ ' ވOAPT13 €Ťˆ '  ŤˆOAPT14 Đ­ˆ ' đ­ˆOAPT15 pĄˆ ' ĄˆOAPT16 Łˆ ' 0ŁˆOAPT17  Ľˆ pĽˆbitmaps for 0th ffb logic. ĐŚˆHf“1”•$– –xř ~P¨ˆ˙đ ˙đ ˙đ ˙đ ˙đ ˙đ ˙đ ˙đ ˙đ ˙đ ˙đ ˙đ ˙đ ˙đ ˙đ ˙đ ˙đ ˙đ Шˆ $@Ťˆ@@@@ P­ˆFB2 €Žˆpins for 2th fu_logic  ŽˆInput pins for 1th logic. ŔŽˆIAPT0 ĐŽˆ$ ĸşš˙˙˙˙›˙˙˙˙žŸ˙˙˙˙ Ą˙˙˙˙˘Ł˙˙˙˙¤Ľ˙˙˙˙Ś§˙˙˙˙¨Š˙˙˙˙ŞŤ˙˙˙˙Ź­˙˙˙˙ŽŻ˙˙˙˙°ą˙˙˙˙˛ł˙˙˙˙´ľ˙˙˙˙śˇ˙˙˙˙¸š˙˙˙˙şť˙˙˙˙ź˝˙˙˙˙žż˙˙˙˙ŔÁ˙˙˙˙ÂĂ˙˙˙˙ÄĹ˙˙˙˙ĆÇ˙˙˙˙ČÉ˙˙˙˙ĘË˙˙˙˙ĚÍ˙˙˙˙ÎĎ˙˙˙˙ĐŃ˙˙˙˙ŇÓ˙˙˙˙ÔŐ˙˙˙˙Ö×˙˙˙˙ŘŮ˙˙˙˙ÚŰ˙˙˙˙ÜÝ˙˙˙˙Ţß˙˙˙˙ŕá˙˙˙˙â2˙˙˙˙˙˙˙˙4˙˙˙˙˙˙˙˙6˙˙˙˙˙˙˙˙8˙˙˙˙˙˙˙˙:˙˙˙˙˙˙˙˙ ŻˆIAPT1  Żˆ% PĄˆIAPT2 `Ąˆ& ˘ˆIAPT3  ˘ˆ' ĐŁˆIAPT4 ࣈ( ŔĽˆIAPT5 ĐĽˆ) ༈IAPT6 đĽˆ* ŔłˆIAPT7 Đłˆ+ ೈIAPT8 đłˆ, đˇˆIAPT9 ¸ˆ- ¸ˆIAPT10  ¸ˆ. 0¸ˆIAPT11 @¸ˆ/ P¸ˆIAPT12 `¸ˆ0 p¸ˆIAPT13 €¸ˆ1 ¸ˆIAPT14  ¸ˆ2 °¸ˆIAPT15 Ŕ¸ˆ3 иˆIAPT16 จ4 đ¸ˆIAPT17 šˆ5 šˆIAPT18  šˆ6 0šˆIAPT19 @šˆ7 PšˆIAPT20  šˆ8 °šˆIAPT21 Ŕšˆ9 ĐšˆIAPT22 ่: đšˆIAPT23 şˆ; şˆIAPT24  şˆ< 0şˆIAPT25 @şˆ= PşˆIAPT26 `şˆ> pşˆIAPT27 €şˆ? şˆIAPT28  şˆ@ °şˆIAPT29 ŔşˆA ĐşˆIAPT30 ຈB đşˆIAPT31 ťˆC ťˆIAPT32  ťˆD 0ťˆIAPT33 @ťˆE PťˆIAPT34 `ťˆF pťˆIAPT35 €ťˆG 8ˈ™$)$œä $ç °ťˆOutput pins for 1th logic. ĐťˆOAPT0 0˝ˆ ' ô üĺ˙˙˙˙ćč˙˙˙˙éę˙˙˙˙ëě˙˙˙˙íî˙˙˙˙ďđ˙˙˙˙ńň˙˙˙˙óô˙˙˙˙őö˙˙˙˙÷ř˙˙˙˙ůú˙˙˙˙űü˙˙˙˙ýţ˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙ ż˙˙˙˙ŔÁ˙˙˙˙ÂĂ˙˙˙˙Ä €˝ˆOAPT1 ྈ ' PżˆOAPT2 ่) p˛ˆOAPT3 ´ˆ ' ĐľˆOAPT4 °ˇˆ) ŔźˆOAPT5 żˆ)  żˆOAPT6 ˛ˆ '  łˆOAPT7 Đśˆ ' đśˆOAPT8 Đźˆ ' ŔÈOAPT9 `Lj ' €ÇˆOAPT10 ŕȈ ' ɈOAPT11 `ʈ ' €ĘˆOAPT12 ŕˈ ' ̈OAPT13 `͈ ' €ÍˆOAPT14 È ' 0ÈOAPT15 đƈ! ' LjOAPT16 Ɉ" ' 0ɈOAPT17 ˈ# Pˈbitmaps for 1th ffb logic. ̈Hf 1 $ – ś ~Íˆ˙đ ˙đ ˙đ ˙đ ˙đ ˙đ ˙đ ˙đ ˙đ ˙đ ˙đ ˙đ ˙đ ˙đ ˙đ ˙đ ˙đ ˙đ @Έ $Đˆ@@@@ @Èio pads @ĐÈP@Ž €ÄˆIO_PADS ňArray_of_pin_array_headers PňArray_of_io_pads_Input pňPIN40 €Ćˆ ĨÄ˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙ ˙˙˙˙!"˙˙˙˙#$˙˙˙˙%&˙˙˙˙'(˙˙˙˙)*˙˙˙˙+,˙˙˙˙-.˙˙˙˙/0˙˙˙˙12˙˙˙˙˙˙˙˙3˙˙˙˙45˙˙˙˙67˙˙˙˙89˙˙˙˙:;˙˙˙˙<=˙˙˙˙>?˙˙˙˙@A˙˙˙˙BC˙˙˙˙DE˙˙˙˙FG˙˙˙˙HI˙˙˙˙JK˙˙˙˙LM˙˙˙˙NO˙˙˙˙˙˙˙˙ď đ !ń "ň #ó $ô˙˙˙˙˙˙˙˙˙˙˙˙ő %ö &÷'ř(ů +ú˙˙˙˙˙˙˙˙˙˙˙˙ű*ü ,ý a A{°Rb ŔƈPIN41 Ȉ  `ȈPIN42 @Ɉ  ŔɈPIN2 @ʈ  ŔˆPIN3 Ćˆ  ŕшPIN5 `҈  p҈PIN6 đ҈ `ՈPIN7 ŕՈ đՈPIN8 pֈ ؈PIN12 و  وPIN13  Ůˆ °ŮˆPIN14 0ڈ  @ڈPIN16 Ŕڈ  ۈPIN18 €Űˆ  ŰˆPIN. đ܈PIN39 p݈ €ÝˆPIN38 ވ  ވPIN37 Ţˆ   ŢˆPIN32  ߈  0߈PIN31 °ßˆ  Ŕ߈PIN30 pш  €ŃˆPIN29 €Ňˆ ŇˆPIN28 pӈ ŕӈPIN27 °Ôˆ ŔԈPIN23 @Ո PՈPIN22 ֈ ֈPIN21 đֈ  ׈PIN20 €×ˆ  ×ˆPIN19  ؈  0؈PIN. 80÷ˆ'$)Q($)T PوArray_of_io_pads_Output pوPIN40 Pڈ$ ÄPq%R˙˙˙˙SU˙˙˙˙VW˙˙˙˙XY˙˙˙˙Z[˙˙˙˙\]˙˙˙˙^_˙˙˙˙`a˙˙˙˙bc˙˙˙˙de˙˙˙˙fg˙˙˙˙hi˙˙˙˙jk˙˙˙˙lm˙˙˙˙no˙˙˙˙˙˙˙˙p˙˙˙˙qr˙˙˙˙st˙˙˙˙uv˙˙˙˙wx˙˙˙˙yz˙˙˙˙{|˙˙˙˙}~˙˙˙˙€˙˙˙˙‚˙˙˙˙ƒ„˙˙˙˙…†˙˙˙˙‡ˆ˙˙˙˙‰Š˙˙˙˙‹Œ˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙ý˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙ ˙˙˙˙˙˙˙˙ ˙˙˙˙˙˙˙˙ ˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙ ÚˆPIN41 Đۈ% €ÜˆPIN42 Ýˆ& °ŢˆPIN2 Đ߈' `čˆPIN3 ŕčˆ( ęˆPIN5 ëˆ) PëˆPIN6 Ŕíˆ* PăˆPIN7  äˆ+ °äˆPIN8 0ĺˆ, ůˆPIN12 úˆ-  úˆPIN13  úˆ. °úˆPIN14 0űˆ/ @űˆPIN16 Ŕűˆ0 ĐűˆPIN18 Püˆ1 `üˆPIN. ŕüˆPIN39 `ýˆ3 pýˆPIN38 đýˆ4 ţˆPIN37 €ţˆ5 ţˆPIN32 ˙ˆ6  ˙ˆPIN31  ˙ˆ7 °˙ˆPIN30 pńˆ8 €ńˆPIN29 ňˆ9 ňˆPIN28 ňˆ:  ňˆPIN27  óˆ; 0óˆPIN23 °óˆ< ŔóˆPIN22 @ôˆ= PôˆPIN21 Đôˆ> ŕôˆPIN20 `őˆ? pőˆPIN19  öˆ@ °öˆPIN. p÷ˆArray_of_config_bitmaps @řˆ `řˆ °řˆfoe pads @Ŕřˆ’“šŸ@  0ůˆFOE_PADS `ůˆArray_of_pin_array_headers  ůˆArray_of_foe_pads_Input ŔůˆPIN36 Ŕúˆ  Hđűˆ•˙˙˙˙–˜˙˙˙˙™ űˆPIN34 ŕűˆ  80˙ˆ”)$—›*$ üˆArray_of_foe_pads_Output °üˆPIN36 H ţˆœ˙˙˙˙˙˙˙˙ž˙˙˙˙˙˙˙˙ °ýˆPIN34 p˙ˆArray_of_config_bitmaps @ńˆĄ Pńˆ  ńˆfast clocks @°ńˆ¤ĽŽ´@ľ @ňˆFAST_CLOCKS pňˆArray_of_pin_array_headers °ňˆArray_of_fast_clocks_Input ĐňˆPIN43 Đóˆ  l0úˆ§˙˙˙˙¨Ş˙˙˙˙ŤŹ˙˙˙˙­ ôˆPIN44 đôˆ  PőˆPIN1 Ŕöˆ  8ĐöˆŚ)$ŠŻ*$ą űˆArray_of_fast_clocks_Output PűˆPIN43 l0öˆ°˙˙˙˙˙˙˙˙˛˙˙˙˙˙˙˙˙ł˙˙˙˙˙˙˙˙ ŔýˆPIN44 óˆPIN1 ÷ˆArray_of_config_bitmaps @Đůˆś ŕúˆ `űˆinterconnect array @Љšş?Ň@Ó P‰INTERCONNECT_ARRAY ‰Array_of_pin_array_headers #°‰Input pins for interconnect array. ŕ‰FBWL_0 Đ ‰ @ (w%ź˙˙˙˙˝ż˙˙˙˙ŔÁ˙˙˙˙ÂĂ˙˙˙˙ÄĹ˙˙˙˙ĆÇ˙˙˙˙ČÉ˙˙˙˙ĘË˙˙˙˙ĚÍ˙˙˙˙ÎĎ˙˙˙˙ĐŃ˙˙˙˙ŇÓ˙˙˙˙ÔŐ˙˙˙˙Ö×˙˙˙˙ŘŮ˙˙˙˙ÚŰ˙˙˙˙ÜÝ˙˙˙˙Ţß˙˙˙˙ŕá˙˙˙˙âă˙˙˙˙äĺ˙˙˙˙ćç˙˙˙˙čé˙˙˙˙ęë˙˙˙˙ěí˙˙˙˙îď˙˙˙˙đń˙˙˙˙ňó˙˙˙˙ôő˙˙˙˙ö÷˙˙˙˙řů˙˙˙˙úű˙˙˙˙üý˙˙˙˙ţ˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙ ˙˙˙˙  ˙˙˙˙  ˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙ !˙˙˙˙˙˙˙˙"˙˙˙˙#$˙˙˙˙%&˙˙˙˙'(˙˙˙˙)*˙˙˙˙+,˙˙˙˙-.˙˙˙˙/0˙˙˙˙12˙˙˙˙34˙˙˙˙56˙˙˙˙78˙˙˙˙9:˙˙˙˙;<˙˙˙˙=>˙˙˙˙˙˙˙˙|˙˙˙˙˙˙˙˙~˙˙˙˙˙˙˙˙€˙˙˙˙˙˙˙˙‚˙˙˙˙˙˙˙˙„˙˙˙˙˙˙˙˙†˙˙˙˙˙˙˙˙ˆ˙˙˙˙˙˙˙˙Š˙˙˙˙˙˙˙˙Œ˙˙˙˙˙˙˙˙Ž˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙’˙˙˙˙˙˙˙˙”˙˙˙˙˙˙˙˙–˙˙˙˙˙˙˙˙  ‰FBWL_1  ‰  ` ‰FBWL_2 P ‰  Đ ‰FBWL_3 Ŕ ‰  `‰FBWL_4 P‰  ŕ‰FBWL_5 Љ  ŕ‰FBWL_6 Љ  °‰FBWL_7  ‰  °‰FBWL_8 ŕ ‰  @‰FBWL_9 p‰ €‰FBWL_10 p‰ €‰FBWL_11 p‰ €‰FBWL_12 p‰ €‰FBWL_13 p‰ €‰FBWL_14 p‰  €‰FBWL_15 p‰  €‰FBWL_16 p‰  €‰FBWL_17 €‰  ‰FBWL_18 ŕ‰ đ‰FBWL_19 ŕ‰  đ‰FBWL_20 ŕ‰  đ‰FBWL_21 ŕ‰  đ‰FBWL_22 ‰   ‰FBWL_23 ‰  ‰FBWL_24 ‰   ‰FBWL_25 ‰  ‰FBWL_26 ‰   ‰FBWL_27 ‰ ‰FBWL_28 p‰ €‰FBWL_29 ‰ ‰FBWL_30 p‰ €‰FBWL_31 °‰ Ŕ‰FBWL_32  ‰  0‰FBWL_33 °‰  Ŕ‰FBWL_34  ‰  0‰FBWL_35 °‰  Ŕ‰PIN40  ‰ ( 0‰PIN41 ‰ (  ‰PIN42  ‰ ( 0‰PIN2 ‰ (  ‰PIN3 Љ ( ŕ‰PIN5 @‰ ( P‰PIN6 Љ ( ŕ‰PIN7 @‰ ( P‰PIN8 Љ ( ŕ‰PIN12 @‰ ( ‰PIN13 p‰ ( €‰PIN14 °‰ ( Ŕ‰PIN16 đ‰ ( ‰PIN18 ‰ ( ‰PIN. `‰PIN39 đ‰ ( ‰PIN38 °‰ ( Ŕ‰PIN37 °‰ ( Ŕ‰PIN32 ‰ ( ‰PIN31  ‰ ( 0‰PIN30 ‰ (  ‰PIN29  ‰ ( 0‰PIN28 ‰ (  ‰PIN27 Љ ( ‰PIN23 `‰ ( ‰PIN22 °‰ ( Ŕ‰PIN21 @‰ ( P‰PIN20 °‰ ( Ŕ‰PIN19 ‰ (  ‰PIN. 8pl‰ť$PBž@$PHC $Ŕ‰Output pins for interconnect array. đ‰IAPT_0 @‰ @ p‚%A˙˙˙˙BD˙˙˙˙EF˙˙˙˙GH˙˙˙˙IJ˙˙˙˙KL˙˙˙˙MN˙˙˙˙OP˙˙˙˙QR˙˙˙˙ST˙˙˙˙UV˙˙˙˙WX˙˙˙˙YZ˙˙˙˙[\˙˙˙˙]^˙˙˙˙_`˙˙˙˙ab˙˙˙˙cd˙˙˙˙ef˙˙˙˙gh˙˙˙˙ij˙˙˙˙kl˙˙˙˙mn˙˙˙˙op˙˙˙˙qr˙˙˙˙st˙˙˙˙uv˙˙˙˙wx˙˙˙˙yz˙˙˙˙{|˙˙˙˙}~˙˙˙˙€˙˙˙˙‚˙˙˙˙ƒ„˙˙˙˙…†˙˙˙˙‡ˆ˙˙˙˙‰Š˙˙˙˙‹Œ˙˙˙˙Ž˙˙˙˙˙˙˙˙‘’˙˙˙˙“”˙˙˙˙•–˙˙˙˙—˜˙˙˙˙™š˙˙˙˙›œ˙˙˙˙ž˙˙˙˙Ÿ ˙˙˙˙Ą˘˙˙˙˙Ł¤˙˙˙˙ĽŚ˙˙˙˙§¨˙˙˙˙ŠŞ˙˙˙˙ŤŹ˙˙˙˙­Ž˙˙˙˙Ż°˙˙˙˙ą˛˙˙˙˙ł´˙˙˙˙ľś˙˙˙˙ˇ¸˙˙˙˙šş˙˙˙˙ťź˙˙˙˙˝ž˙˙˙˙żŔ˙˙˙˙ÁÂ˙˙˙˙ĂÄ˙˙˙˙ĹĆ˙˙˙˙ÇČ˙˙˙˙ÉĘ˙˙˙˙ËĚ˙˙˙˙ÍÎ˙˙˙˙ĎĐ˙˙˙˙Ń  ‰IAPT_1 0‰ ŕ‰IAPT_2 đ‰ @‰IAPT_3 P‰ 0(‰IAPT_4 )‰ P*‰IAPT_5 `*‰ *‰IAPT_6  *‰  M‰IAPT_7 °M‰ ŔM‰IAPT_8 ĐM‰ €c‰IAPT_9 c‰  c‰IAPT_10 °c‰ Ŕc‰IAPT_11 Đc‰ ŕc‰IAPT_12 d‰  d‰IAPT_13 0d‰ @d‰IAPT_14 Pd‰ `d‰IAPT_15 pd‰ €d‰IAPT_16 d‰  d‰IAPT_17 °d‰ Ŕd‰IAPT_18 Đd‰ ŕd‰IAPT_19 đd‰ e‰IAPT_20 e‰  e‰IAPT_21 0e‰ @e‰IAPT_22 Pe‰ `e‰IAPT_23 e‰  e‰IAPT_24 °e‰ Ŕe‰IAPT_25 Đe‰ đe‰IAPT_26 f‰ f‰IAPT_27  f‰ 0f‰IAPT_28 @f‰ Pf‰IAPT_29 `f‰ pf‰IAPT_30 €f‰ f‰IAPT_31  f‰ °f‰IAPT_32 Ŕf‰ Đf‰IAPT_33 ŕf‰! g‰IAPT_34  g‰" 0g‰IAPT_35 @g‰# Pg‰IAPT_36 `g‰ pg‰IAPT_37 €g‰ g‰IAPT_38  g‰ °g‰IAPT_39 Đg‰ ŕg‰IAPT_40 đg‰ h‰IAPT_41 h‰  h‰IAPT_42 0h‰ @h‰IAPT_43 Ph‰ `h‰IAPT_44 h‰  h‰IAPT_45 °h‰ Ŕh‰IAPT_46 Đh‰ ŕh‰IAPT_47 đh‰ i‰IAPT_48  i‰ 0i‰IAPT_49 @i‰ Pi‰IAPT_50 `i‰ pi‰IAPT_51 €i‰ i‰IAPT_52  i‰ °i‰IAPT_53 Ŕi‰ Đi‰IAPT_54 ŕi‰ j‰IAPT_55 0j‰ @j‰IAPT_56 Pj‰ `j‰IAPT_57 pj‰ €j‰IAPT_58 j‰  j‰IAPT_59 °j‰ Ŕj‰IAPT_60 Đj‰ ŕj‰IAPT_61 đj‰ k‰IAPT_62 k‰ 0k‰IAPT_63 @k‰ Pk‰IAPT_64 `k‰ k‰IAPT_65  k‰ °k‰IAPT_66 Ŕk‰ Đk‰IAPT_67 ŕk‰ đk‰IAPT_68 l‰ l‰IAPT_69  l‰! 0l‰IAPT_70 @l‰" Pl‰IAPT_71 `l‰# Ŕl‰Interconnect bitmap @m‰$HÔ h@Á‰ Ŕ‰fast set reset @0̉×ŘÝá@â  Ě‰FAST_SET_RESET ͉Array_of_pin_array_headers 0͉Array_of_fast_set_reset_Input P͉PIN33 Đ͉  $ŕ͉Ú˙˙˙˙Ű 8pωŮ)$ÜŢ*$ŕ €Î‰Array_of_fast_set_reset_Output  Î‰PIN33 $°Î‰ß˙˙˙˙˙˙˙˙ ĐωArray_of_config_bitmaps @`͉㠰͉ ΉArray of physical pins °Ů‰PIN35 Xŕĺ€˙˙˙˙˙˙˙˙˙˙˙˙)ç č é ę ë@˙˙˙˙˙˙˙˙˙˙˙˙ě í !î "ď #đ $ń˙˙˙˙˙˙˙˙˙˙˙˙ň %ó &ô'ő(ö +÷˙˙˙˙˙˙˙˙˙˙˙˙ř*ů ,ú ű ü@˙˙˙˙˙˙˙˙˙˙˙˙ý ţ ˙   €˙˙˙˙˙˙˙˙˙˙˙˙                  ˙˙˙˙˙˙˙˙˙˙˙˙€˙˙˙˙˙˙˙˙˙˙˙˙@˙˙˙˙˙˙˙˙˙˙˙˙ €˙˙˙˙˙˙˙˙˙˙˙˙ ADSTB 30 1 1 39 D7 MC0100 I/O TSTen- 32 2 2 40 D6 MC0000 I/O TS2 28 3 3 41 C7 MC0001 I/O TS3 24 4 4 42 C6 MC0003 I/O TS0 20 5 5 43 B7 MC0002 I/O/Fclk0 . ŕىPIN19  ډPIN20 ŕډPIN21 PۉPIN22 ܉PIN17 ܉PIN23 ŕ܉PIN27 P݉PIN28 0ˆPIN29 @ˆPIN30 PˆPIN10 `c‰PIN31 pc‰PIN32 ŕl‰PIN33 Pm‰PIN34 `m‰PIN37 pm‰PIN24 €m‰PIN36 m‰PIN38  m‰PIN39 °m‰PIN18 Ŕm‰PIN25 Đm‰PIN16 ŕm‰PIN14 đm‰PIN13 n‰PIN12 n‰PIN8  n‰PIN26 0n‰PIN7 @n‰PIN6 Pn‰PIN5 `n‰PIN3 n‰PIN1  n‰PIN2 °n‰PIN44 Ŕn‰PIN42 Đn‰PIN43 ŕn‰PIN41 đn‰PIN40 o‰PIN9  o‰PIN15 0o‰PIN4 @o‰PIN11 Po‰ °‰XC9536-5-VQ44 H@Š‡ ˙˙˙˙˙˙˙˙ u˙˙˙˙˙˙˙˙ d€‹‡ú˙˙˙˙0 ˙˙˙˙H %˙˙˙˙ t \đ‹‡€Œp@ PŒ‡j_cnt `Œ‡instances p‡ p‡nets @€‡ Ŕ‡components Œpƒ‡˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙ ˙˙˙˙˙˙˙˙˙˙˙˙ „‡des-name °„‡j_cnt đŔ!˙˙˙˙"˙˙˙˙†0˙˙˙˙˙˙˙˙€~#˙˙˙˙$˙˙˙˙€@˙˙˙˙˙˙˙˙¸,˙˙˙˙-˙˙˙˙†@˙˙˙˙˙˙˙˙‡.˙˙˙˙/˙˙˙˙€@˙˙˙˙˙˙˙˙š6˙˙˙˙7˙˙˙˙†@˙˙˙˙˙˙˙˙ˆ8˙˙˙˙9˙˙˙˙€@˙˙˙˙˙˙˙˙ş@˙˙˙˙A˙˙˙˙†@˙˙˙˙˙˙˙˙‰B˙˙˙˙C˙˙˙˙€@˙˙˙˙˙˙˙˙ łJ˙˙˙˙K˙˙˙˙†@˙˙˙˙˙˙˙˙ŠL˙˙˙˙M˙˙˙˙ €@˙˙˙˙˙˙˙˙ ´T˙˙˙˙U˙˙˙˙ †@˙˙˙˙˙˙˙˙ ‹V˙˙˙˙W˙˙˙˙ €@˙˙˙˙˙˙˙˙ ľ^˙˙˙˙_˙˙˙˙ †@˙˙˙˙˙˙˙˙ Œ`˙˙˙˙a˙˙˙˙€@˙˙˙˙˙˙˙˙śh˙˙˙˙i˙˙˙˙†@˙˙˙˙˙˙˙˙j˙˙˙˙k˙˙˙˙€@˙˙˙˙˙˙˙˙ťr˙˙˙˙s˙˙˙˙†@˙˙˙˙˙˙˙˙Ž˙˙˙˙ladding part specific VENTRY for the placer. ::VENTRY_XXL85PLACER= xxlplnewplacer(PL_GLOBS*), xxlpl;; ::VENTRY_SPLACESUPP= xxl Š‡$Net00001_ 0Š‡FCLKIO_0 ੇ$Net00013_ đŠ‡J_CNT_OUT<0> @H&˙˙˙˙ …˙˙˙˙ '˙˙˙˙˙˙˙˙0˙˙˙˙ …˙˙˙˙ 1˙˙˙˙€˙˙˙˙:˙˙˙˙ …˙˙˙˙  ;˙˙˙˙˙˙˙˙D˙˙˙˙ …˙˙˙˙ E˙˙˙˙ ‚˙˙˙˙N˙˙˙˙ …˙˙˙˙ O˙˙˙˙ ƒ˙˙˙˙X˙˙˙˙ …˙˙˙˙ Y˙˙˙˙ „˙˙˙˙b˙˙˙˙ …˙˙˙˙ 4 c˙˙˙˙…˙˙˙˙l˙˙˙˙ …˙˙˙˙  I/Om˙˙˙˙†˙˙˙˙ Pއ$Net00013_ ે€(* Ť‡) Ť‡ Ź‡+ Ź‡ 0­‡$Net00013_.PIN @­‡$Net00013__PIN_BUF_ Ż‡$Net00014_ @Ż‡J_CNT_OUT<1> ே$Net00014_ ĐĽ‡€24 `Ł‡3 pŁ‡ đĽ‡5 Ś‡ €§‡$Net00014_.PIN §‡$Net00014__PIN_BUF_ đ§‡$Net00015_ ¨‡J_CNT_OUT<2> @Ž‡$Net00015_ ˘‡€<> Ż‡= Ż‡ °˘‡? Ŕ˘‡ €Bˆ$Net00015_.PIN Bˆ$Net00015__PIN_BUF_ đBˆ$Net00016_ CˆJ_CNT_OUT<3> 0Dˆ$Net00016_ Eˆ€FH ŕDˆG đDˆ °EˆI ŔEˆ đEˆ$Net00016_.PIN Fˆ$Net00016__PIN_BUF_ `Fˆ$Net00017_ pFˆJ_CNT_OUT<4> 0Hˆ$Net00017_ Iˆ€PR ŕHˆQ đHˆ °IˆS ŔIˆ đIˆ$Net00017_.PIN Jˆ$Net00017__PIN_BUF_ `Jˆ$Net00018_ pJˆJ_CNT_OUT<5> €Jˆ$Net00018_ PLˆ€Z\ 0Kˆ[ @Kˆ pLˆ] €Lˆ °Lˆ$Net00018_.PIN ŔLˆ$Net00018__PIN_BUF_ Mˆ$Net00019_ 0MˆJ_CNT_OUT<6> @Mˆ$Net00019_  Nˆ€df đMˆe Nˆ ŔNˆg ĐNˆ Oˆ$Net00019_.PIN Oˆ$Net00019__PIN_BUF_ pOˆ$Net00020_ €OˆJ_CNT_OUT<7> Oˆ$Net00020_ Bˆ€np PAˆo `Aˆ  Bˆq 0Bˆ `Bˆ$Net00020_.PIN °Bˆ$Net00020__PIN_BUF_ ŞCˆ @@Nˆvyxw˙˙˙˙˛z}|{˙˙˙˙ˇ  DˆFB1 H€Fˆ˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙ ĐFˆ ˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙ H`Gˆ ŕNˆFB2 H Oˆ˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙ @Hˆ˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙ HJˆ @FˆPIN43 ĐGˆPIN22 HˆPIN21 ĐHˆPIN20 PIˆPIN19  JˆPIN18 PJˆPIN16 KˆPIN14 €KˆPIN13 °KˆPIN22 ŕLˆPIN21 MˆPIN20 pMˆPIN19  MˆPIN18 ĐMˆPIN16 POˆPIN14  AˆPIN13 4Ś‡˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙’˙˙˙˙• °§‡$Net00013_ Ŕ§‡J_CNT_OUT<0>.Q @ Ź‡‘–—š›žŸ˘ŁŚ§ŞŤŽŻ েJ_CNT_OUT<0> ¨‡J_CNT_OUT<0> @°Ź‡“”˜™œ Ą¤Ľ¨ŠŹ­°ą 0¨‡$Net00014_ @¨‡J_CNT_OUT<1>.Q `¨‡J_CNT_OUT<1> p¨‡J_CNT_OUT<1> ¨‡$Net00015_  ¨‡J_CNT_OUT<2>.Q Ш‡J_CNT_OUT<2> ਇJ_CNT_OUT<2> Š‡$Net00016_ @Š‡J_CNT_OUT<3>.Q pŠ‡J_CNT_OUT<3> €Š‡J_CNT_OUT<3> °Š‡$Net00017_ ŔŠ‡J_CNT_OUT<4>.Q 0އJ_CNT_OUT<4> @އJ_CNT_OUT<4> Ş‡$Net00018_  Ş‡J_CNT_OUT<5>.Q °Ş‡J_CNT_OUT<5> ŔއJ_CNT_OUT<5> ĐŞ‡$Net00019_ ઇJ_CNT_OUT<6>.Q `Ź‡J_CNT_OUT<6>  Ź‡J_CNT_OUT<6> đŹ‡$Net00020_ ­‡J_CNT_OUT<7>.Q ­‡J_CNT_OUT<7> ­‡J_CNT_OUT<7> ‰˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙ ˙˙˙˙˙˙˙˙ ˙˙˙˙˙˙˙˙ ‰PIN19 @^ˆPIN18 P_ˆPIN16 `_ˆPIN14 €\ˆ˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙˙ ]ˆPIN22  ]ˆPIN21 0]ˆPIN20 @]ˆPIN13