

OrCAD Capture Training Guide



㈜베리티테크 EDA 사업부
서울특별시 서초구 양재동 114 덕산빌딩 3층 (우 135-746)
Tel : 02-2057-8815
FAX : 02-2057-8810
Web : <u>http://www.veritytech.co.kr</u>
Mail : <u>verity@veritytech.co.kr</u>





Capture Entry - Capture 개요

OrCAD Capture

- Capture 개요 -

- Spread-sheet 기반의 회로도면(Schematics) 설계도구.
- 약 99,000여 개의 부품을 내장하고 있다.
- 간편한 회로 / 부품설계 환경을 제공한다.
 - 유연한 부품 심볼 생성환경을 제공한다.
 - Wire, Bus, Junction(접점)등의 표현이 자동으로 이루어진다.
 - Macro를 지원하며, Bitmap Image Import가 가능하다.
 - 회로 구성요소의 문서화 지원(BOM / Cross Reference Report)
 - 한글서체를 지원한다.
- CIS(Component Information System)로 부품 라이브러리의 사용 및 관리의 부족한 부분을 내부/외부적으로 보완할 수 있다. (CIS Option)
- PSpice A/D와 연동하는 아날로그 / 디지털 회로시뮬레이션 인터페이스를 지원한다.
- Cadence NC-Desktop과 연동하는 VHDL / Verilog Debug 인터페이스를 지원한다.
- Cadence Allegro PCB Editor / OrCAD Layout과 연동하는 PCB Artwork 인터페이스를 지원한다.
- Cross Reference 출력을 지원한다.
- MS-Excel 또는 Crystal Report Format의 Report 출력을 지원한다.
- 다른 Tool에서의 작업을 위한 다양한 형식의 Netlist 출력을 지원한다. (PADS, PCAD, DXF, EDIF, VHDL, Verilog, 그 외 기타..)



Capture Entry - Capture의 개요

OrCAD Capture

- Capture를 이용한 작업흐름 -

- 새로운 프로젝트 생성
- 부품 배치 및 배선
- Part Reference 정의 (Annotate 또는 직접 지정)
- Design Rules Check (회로상의 오류 점검)
- (필요하면) Inter-Sheet Reference 추가
 - Inter-Sheet Reference : Port, Connector의 연결 정보
- (필요하면) Cross-Reference 출력
 - Cross-Reference : 회로 구성요소 Report
- 부품의 Symbol 및 속성 수정
- Netlist 출력 (PCB 또는 FPGA / PLD 또는 Spice)
- (필요하면) Back-annotate
 - PCB Tool에서 발생한 변경사항을 회로도면으로 반영하고자 할 때 사용
- Bill Of Materials Report 출력 (부품 명세서)



OrCAD Capture

- 새로운 프로젝트 생성 -

		•			-			-		
File	Design	Edit	View	Tools	Place	SI Analys	is	Macro	Accessor	ries
	<u>N</u> ew					•		Project	t	ī
	<u>O</u> pen					•		<u>D</u> esign	n	ŀ
	<u>C</u> lose							<u>L</u> ibrary	r	Ľ
Ξ	Save					Ctrl+S		<u>V</u> HDL	File	ł
	Check and	Save						V <u>e</u> rilog) File	L
	Save <u>A</u> s							<u>T</u> ext Fi	le	Ē

New Project	x
Name Sample Create a New Project Using Image: Analog or Mixed A/D Image: Analog or Mixed A/D Image: PC Board Wizard Image: Programmable Logic Wizard	OK Cancel Help Tip for New Users Schematic Wizard is the fastest way to create blank schematic project.
Location D:\Sample	Browse

<u>실행 : 메뉴 File -> New -> Project</u>

- <u>Project</u> : 전체 프로젝트 생성 (*.opj +. *.dsn)
- Design : 도면 파일 생성 (*.dsn +. *.opj)
- Library : 부품 라이브러리 생성 (*.olb)
- VHDL/Verilog/Text : Text 입력창

Project Option

- Analog or Mixed A/D : Pspice 연동환경
- PC Board Wizard : PCB 작업환경
- Programmable Logic Wizard : FPGA / PLD 작업환경
- Schematic : 회로도면 작업환경 (PCB 작업 가능)
- Name / Location : 파일명 / 저장경로 (Pspice / Layout 작업 시 한글이름 사용 금지)



OrCAD Capture

cādence

CHANNEL PARTNER





- Capture 작업환경 -

작업창 기본 구성

Project Manager : 작업 전반에 걸친 작업내역(파일)을 보여주는 창 회로도면 편집창 : 회로도면 설계 작업창

Session Log : Event Log 기록창 -> (작업 실행 여부 및 오류 내역)



OrCAD Capture





작업환경
Project 설정 후 구성되며,
작업 유형에 따라 그에 맞는 Tool Bar 구성과 인터페이스가 자동으로 추가된다.
(ex: pspice, VHDL)

cādence

CHANNEL PARTNER





OrCAD Capture

cādence

CHANNEL PARTNER

- Capture 작업환경 -





OrCAD Capture

- Tool Bar -



- New, Open, Save, Print, Cut, Copy, Paste, Undo, Redo : 파일관리 및 작업용 기능 (MS-Windows 공통)
- MRU : 이미 배치한 부품의 목록 확인 / 배치
- Zoom in, out, all, region : 확대 / 축소
- Manage Tool : 도면관리용 기능
- Snap to Grid : 격자(Grid)자석 기능 사용(회색)
 또는 사용 하지 않음(붉은색)
- Area Select : 마우스 드래그시 객체 선택형식
- Drag Connected Objects : 배선 중 결선 여부
- Project Manager : 프로젝트 관리자 이동
- Help Topics : 도움말 호출



Analog or Mixed A/D Tool Bar

抗 🕄 🕌 🦃

Programmable Logic Wizard Tool Bar



Help

OrCAD Capture

- File Extension -

🗁 example1 _ 🗆 🗧
파일(E) 편집(E) 보기(V) 즐겨찾기(A) 도구(I) 도움말(H) 🦺
🌍 뒤로 🔻 💿 🕤 🏂 🔎 검색 🎼 폴더 💷 🕶
주소(D) 🛅 C:\#OrCAD_Data\#example1 💿 🔁 미용
파일 및 폴더 작업
기타위치
२२-४० जे कि 1KB
example1 파일 폴더 수정한 날짜: 2006년 9월 25일 오늘, 오후 3:31 example1.olb Orcad Capture Library File Type 0KB
1개체 아바이트 😏 내 컴퓨터

Capture에서 사용하거나, import / export 되는 모든 파일의 확장자

- <u>OPJ</u> 프로젝트 파일 (프로젝트 관리자)
- <u>DSN</u> 디자인 파일 (회로도면)
- <u>OLB</u> 라이브러리 파일 (부품 Symbol)
- UPD 속성의 일괄변경을 위한 파일
- DRC Design Rules Check 결과 파일
- BOM Bill Of Materials 출력 파일
- EXP 속성 출력파일
- MNL OrCAD Layout의 Netlist 파일
- SWP OrCAD Layout의 Back Annotate 파일
- VHD, VHO VHDL 파일
- EDF, EDN EDIF Netlist 파일
- XRF Cross Reference 파일
- DAT,NET,ASC 그 외 프로그램의 Netlist 파일



OrCAD Capture

- Tool Palette -



- Selection mode 설정 및 도면의 객체 선택
- Part library 불러오기
- Wire 배선작업
- Net Alias Wire에 이름 부여
- Bus Data line 배선
- Junction 접점
- Bus Entry bus에서의 복수 signal를 묶음
- Power, Ground Ground , Power의 library
- Hierarchical Block 계층구조의 Box를 설정
- Hierarchical Port 계층구조로 연결된 새로운 Schematic과 연결할 Port
- Hierarchical Pin 계층구조의 Box에 Pin배치 (Hierarchical Block을 선택해야 활성화 된다)
- Off-Page Connector 평면 구조에서 도면과 도면을 연결





OrCAD Capture

- Tool Palette - / Place Part





Part : Part List 에서 이름으로 부품을 검색 / 배치, 자동완성 되는 방법으로, 입력된 이름의 부품을 찾아낸다.

Add Library (기본 라이브러리 저장 경로)

• OrCAD (Release 16.x)

- Capture 전용 Libraries - X:/>OrCAD/OrCAD_16.x/tools/ Capture/library/*.olb
- Pspice Simulation Libraries

 X:/>OrCAD/OrCAD_16.x/tools/
 Capture/library/PSpice/*.olb

• Cadence SPB (Release 16.x)

- Capture 전용 Libraries - X:/>Cadence/SPB_16.x/tools/ Capture/library/*.olb
- Pspice Simulation Libraries - X:/>Cadence/SPB_16.x/tools/ Capture/library/PSpice/*.olb
- Part Search : Wildcard 문자(*, ?)를 이용한 부품 검색 기능.
 - 배치모드에서는 부품이 마우스포인터와 같이 움직이며,
 - 마우스 왼쪽 버튼 클릭 부품배치
 - 키보드 ESC 부품배치 종료(End Mode)





OrCAD Capture







OrCAD Capture

cādence

CHANNEL PARTNER

- Tool Palette - / Place Part (New mode)





OrCAD Capture

- Tool Palette - / Place Wire







cādence

CHANNEL PARTNER

• •	•	•	•	•		•	•	•	·	•	·	•	•	•	•	•	•	•	•	•	•	•	•	•	·
									D1	Ľ															
								-D	¥																
		·	·				R	Ď	13	Ė	3	-	~		•			÷	·		·	•		•	
	•															-									
																			-			÷			
		·	·	•	V1		·								•			•	•	•)	9	·	•	·
vo	FF	=		6	5				•			•		•		•	•				•	Ş	•	R1	•
VA FR	MI EG	?L }=	-	 	Ĩ.	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	Ţ	•	1	k
																								•	
· ·	•	•	•			•		•	•	•	•			•	•	•	•		•	•	•	•		•	
					- 0																				

Wire :

- 핀과 핀을 전기적으로 연결하기 위해 사용
- Place line, poly-line (전기적인 속성이 없는 객체)과 다르다.
- Wire가 정상적으로 핀에 결선되면, 핀 끝에 있는 사각형 박스가 사라진다
- 결선 시, Place Wire를 사용하지 않고, 핀 끝을·-맞붙여도 결선된 것으로 간주한다
- Wire를 대각선으로 그리고자 할 때는, Shift키와 함께 마우스 왼쪽버튼을 클릭한다





- Tool Palette - / Place Bus



signal[1..8] Bus: • 여러 개의 Wire묶음을 연결할 때 사용 **Place** • Wire와 직접 연결할 수 없으며, Bus Entry가 중간에 **/ Bus** 배치되어야 한다. (Bus Entry : 🔥 signa • Wire와 마찬가지로, Shift키를 사용하여 자유각으로 배선 가능하다. Bus Entry Note • Bus의 모서리를 자유각으로 그리지 않고, Bus Entry를 배치하면 연결되지 않은 것으로 간주된다.





OrCAD Capture





OrCAD Capture

- Tool Palette - / Net alias



Net alias : (Bus의 경우) signal[1..8] • Bus에 묶인 Wire의 대역폭을 정의한다 • SignalName+[width] 의 형식으로 사용한다 Place **/ Bus** • 이름 형식은 Wire의 형식과 서로 다르게 입력한다 (ex : Bus net alias는 wire에 배치할 수 없으며, Wire sidna net alias 또한 Bus에 배치할 수 없다.) • [Width]의 문법은 [x..y], [x:y], [x-y] 세가지 중 한 가지를 선택하여 사용한다 **Bus** Entry Sig1 sidnalð Sig[1..2] 🔆 Siq[1..2] Note 와 Offpage-Connector(📴) 들도 같은 방법으로 net name을 정의 한다. Port(





OrCAD Capture

- Tool Palette - / Ground Power

VCC_WAVE



- Power Symbol : 전원용의 심볼로 사용되며 Capture 내부적으로는 Net alias와 같은 의미로 사용된다.
- Port : 계층 구조 및 평면구조를 포괄하여 사용하며, 프로젝트내의 모든 Page의 Net과 연결하기 위한 목적으로 사용한다
- Offpage-Connector : Page와 Page의 연결에 사용



각 Symbol / Alias의 연결 가능 범위(여러 도면구조에서의 연결 가능 범위)Net alias<</td>Offpage-connect<</td>Port, Ground / PowerOne sheetPage - PageHierarchical Structure

- One sheet Fla
- Hierarchical Structure Flat Structure (Page - Page) One sheet



vçc

177



OrCAD Capture

- Tool Bar -

Ħ

- Snap to Grid 도면상의 객체를 Grid에 맞추거나 풀어주는 기능. 도면 작업 중에는 Grid가 풀린 상태에서의 작업은 권장하지 않는다. (📊)을 (📊) -> 이렇게 만들지 말 것 !!
- Most Recently Used(MRU) 이미 배치한 부품들의 이름을 기억하여, 보여주는 기능. 추가로, Instant Place Part의 기능도 갖고 있으므로, 간단한 이름의 부품(R, L, C 등)은 굳이 Place Part를 사용하지 않더라도, MRU를 사용하여 부품을 배치할 수 있다
- Area Select 객체 선택을 위해, 마우스를 드래그할 때, 객체 선택 방법을 지정
 - 드래그 영역 안에, 객체가 일부만 들어왔을 경우에도 해당 객체를 선택
 드래그 영역 안에, 객체가 모두 들어와야 해당 객체를 선택
 - Project Manager Project 관리자 창으로 이동하는 버튼
- **U? 13 D D BB** (
- Project Manager Tools Annotate, DRC, Netlist 등 회로 추가작업을 위한 기능모음, Project 관리자 창에서 활성화 된다





OrCAD Capture



<u>Flat Design - 평면구조</u>

- 둘 이상의 Schematic Page로 구성된 프로젝트
- 새로운 Page 생성은 Project 관리자 창에서 메뉴의 Design -> New Schematic Page 선택
- 페이지간 배선 연결에 Net alias를 사용할 수 없으며, 대신 Off-page Connector 또는 Port를 사용
- Annotate의 Intersheet Reference를 이용하여, Off-page Connector 또는 Port에 연결된 Page 정보를 기입할 수 있다



OrCAD Capture

cadence

CHANNEL PARTNER

- 도면구조 - / 계층구조



<u> Hierarchical Design - 계층구조</u>

- 둘 이상의 Schematic Folder로 구성되어 페이지간 상하 종속관계로 구성된 프로젝트
- 이 구조는 회로도의 특정 부분을 별도의 계층 도면으로 관리할 경우 사용되며, Project 관리자 창의 Schematic Folder 아래에 폴더가 추가되어 Root Schematic에서는 Block의 형태로 관리된다. 추가된 Folder 즉, Block은 경우에 따라, 라이브러리로 간주할 수도 있으며 이 때, Block의 핀은 라이브러리의 핀과 같은 용도로 사용된다.



OrCAD Capture

- 도면구조 - / 계층블록제작



Place Hierarchical Block		×
Reference: Block1		OK Cancel
	 Default 	User Properties
		<u>H</u> elp
Implementation Implementation <u>Type</u>		
Schematic View		*
Implementation na <u>m</u> e: HalfADD		
Path and filename		Prowee
		<u>D</u> IOWSE

- <u>Reference</u> : Block(부품)의 Reference를 입력한다. 일 반 부품의 Part Reference와 동일한 속성으로 간주되 므로, 이들과 중복되지 말아야 한다.
- <u>Implementation type</u> : Block type을 정의한다. Block 의 내부구조가 도면이면 Schematic view , PLD 소스코 드로 구성되어 있으면, VHDL을 선택한다.
- **Implementation name** : Block(부품)의 이름을 지정 한다. (Ex : d1n750,Q2n3904)
- <u>Path and Filename</u> : Block의 형식이 Spice netlist 또 는 소스코드일 경우, 원본의 저장경로를 지정한다.
- <u>Primitive</u> : Block의 단일소자 여부를 지정한다. (Default 권장)

Hierarchical Block

Herarchical Block은 회로도면에서는 부품과 동일한 속성으로 간주된다. 부품 제작과 유사한 방법으로 Block을 제작할 수 있으며, Block에는 Reference, Name, Pin 과 같은 구성요소를 배치 수정할 수 있다.













상위도면으로 이동한다. Ascend Hierarchy



OrCAD Capture

cādence

CHANNEL PARTNER

- 도면구조 - / 계층블록제작

Example - Root Schematic





OrCAD Capture

cādence

CHANNEL PARTNER

- 도면구조 - / 계층블록제작

Example - Sub Schematic





Capture Entry - 단축키 정리

OrCAD Capture

- 단축키 정리 -

Place		<u>객체 배치 / 편집</u>] [<u>도면 탐색 / 기타</u>	
Part	P	Mirror Horizontally	Н		Zoom In	Ι
Wire	W	Mirror Vertically	V		Zoom Out	0
Net alias	N	Rotate	R		세로이동	휠 이동
Bus	В	Edit Properties	Enter 또는		가로이동	Shift+휠
Junction	J		CTRL+E		Center to mouse	С
Bus Entry	E	Redraw	F5		Selection Filter	CTRL+I
Power	F	Repeat	F4		Ascend Hierarchy	Shift+A
Ground	G	End Command	ESC		Descend Hierarchy	Shift+D
No connect	X				앞 페이지 이동	F10
Text	т				다음 페이지 이동	Shift+F10
Poly line	Y				Pspice 실행	F11

<u>Note</u>

- Capture의 단축키 구성은 대부분 알파벳 한 글자로 이루어져 있으므로, 편리하게 사용할 수 있다.
- 복사 또는 이동 후, Repeat(F4) 명령을 수행하면, 직전에 행한 작업을 반복한다.
- C키를 누른 상태에서 마우스를 움직이면, 회로도면을 모든 방향으로 자유롭게 탐색할 수 있다.
- Selection Filter 기능을 이용하여, 원하는 객체(ex : 부품, 배선)들만 선택할 수 있다.



Capture Entry - 단축키 정리

- 단축키 정리 -







OrCAD Capture

CHANNEL PARTNER

- Preferences -

	Options	Window	Help							
-1115-	Preferences									

<u>Tab</u>

- Color / Print : 작업 도면에 사용되는 같은 바탕, 부품, 선 등의 객체 및 영역의 색상 지정
- Grid Display : 회로도면 편집 창과 부품 편집 창의 격자(Grid)를 설정한다.
 - Point snap to grid : 작업 중, 격자를 사용(체크) 또는 사용 안 함(체크해제)
 (회로도면 편집 창에서는 Point snap to grid를 체크 하는 것을 권장)
- Pan and Zoom : 도면작업 중, 마우스의 이동에 의한 도면 이동속도 와 확대/축소 비율 설정
- Select : 객체 선택을 위해 마우스를 드래그할 때의 선택 방법을 지정
- Miscellaneous
 - Auto Reference : 부품을 배치할 때 Part Reference를 자동으로 부여할 것인지 여부를 설정
 - Intertool Communication : Cross Probe라고 , Capture와 Layout, Pspice, PCB Editor 간 설계 정보 의 실시간 교환 여부를 설정





OrCAD Capture

- Preferences - / Colors/Print

Options Window Help
Preferences...







OrCAD Capture

- Preferences - / Grid Display

Options Window Help
Preferences...







Preferences × Text Editor **Board Simulation** Miscellaneous Pan and Zoom Colors/Print Grid Display Select -Schematic Page Editor Part and Symbol Editor Zoom Factor: Zoom Factor: 2 2 Auto Scroll Percent: Auto Scroll Percent: 5 5 확인 취소 도움말

- Preferences - / Pan and Zoom

OrCAD Capture

• Zoom Factor : 확대/축소 배율

 Auto Scroll Percent : 마우스 드래그 중 화면이동 비율(%)

cādence

CHANNEL PARTNER

Capture Entry - Tool Options

Options Window Help

Preferences...

- Preferences - / Select

Options Window Help



- Area Select : 마우스 드래그로 객체
 - 를 선택할 때, 범위에 따른 선택 방법 • Intersecting : 드래그 영역에 객체의 일부만 포함해도 그 객
 - 체를 선택
 - Fully Enclosed : 드래그 영역에 객체의 전체가 포함되어야 그 객체를 선택
- Maximum number of objects to display at high resolution while dragging : 과거 VESA방식 VGA를 위한 옵션으로 여러 개의 객체를 이 동할 때, 그림자 외곽선을 부품 단위 로 최대 몇 개까지 보여주는지를 설 정하는 것이며, 굳이 설정하지 않아 도 되는 옵션입니다. Default로 유지 해주세요.



OrCAD Capture

OrCAD Capture

cadence

CHANNEL PARTNER

- Preferences - / Miscellaneous



Options Window Help
Preferences...

- Fill Style, Line Style and width, Color : 선의 형태, 색상, 도형 의 속 채움(Solid/Empty/etc.) 설정
- Font : Sessiong Log의 글꼴 설정
- Clear Undo/Redo data on Save : 파일을 저장할 때, 저장이전 에 기록된 Undo 내역을 모두 제거
- Render True Type fonts with strokes : 화면축소로 폰트크기가 과도하게 작아질 경우 폰트를 임의의 형태로 조정
- Enable Auto Recovery : 오류 발생시, 자동 오류복구 설정 및, 복구시점 저장간격 설정
- Automatically Reference placed parts : Part Reference(부품번 호) 자동 부여 여부 설정
- Preserve reference on copy : 부품 복사 시, 부품번호를 자동 으로 증가(체크) 또는 부품번호 유지(체크해제)
- Enable Intertool Communication : Cross Probe, 프로그램간 상호 연동기능(Capture <-> Layout, Pspice, PCB Editor)
- Allow component move with connectivity changes : Pin / Net간 새로운 결선/편집 여부 설정



OrCAD Capture

- Preferences - / Text Editor

Options Window Help



- 내장 Editor 설정
- 구문강조(Syntax Highlighting)

cādence

CHANNEL PARTNER

- Font 설정
- Tab -> Space x 4 변환
- Etc.



- Design Template -

OrCAD Capture



<u>Tab</u>

- Font : 회로도면에 표시되는 Text 객체의 글꼴 설정
- Title Block : 도면 이름, 도면 순번, 제작자 등의 회로도면 정보를 미리 기입하여, 새 작업에서 표시한다
- Page size : 새 작업에서 사용할 회로도면의 용지크기 설정
- Grid Reference : 회로도면 외곽 격자의 간격, 개수, 단위 등의 설정
- Hierarchy : 계층구조 도면 및 부품의 단일화 설정
- SDT Compatibility : DOS 버전 OrCAD(예전 명칭 : SDT 386+)와의 호환 속성 Map 지정

<u>Note</u>

 Design Template의 설정은 현재 프로젝트에 즉시 적용되지 않고 설정 후, 새로운 프로젝트를 생성하는 시점부터 적용된다.




Decign Tomplato / Fonte	Options Window Help
- Design Template - / Ponts	Preferences
	Design Template
	Auto <u>b</u> ackup
Design Template	Auto <u>b</u> ackup
Fonts Title Block Page Size Grid Reference Hierarchy SDT Compatibility	
Arial 7 <u>A</u> lias Arial 7 Pin Na <u>m</u> e	
Arial 7 Bookmark Arial 7 Pin Number	┃ • Font: 회로도면에 표시되 └──□
Arial 7 Bor <u>d</u> er Text Arial 7 Po <u>r</u> t	는 또는 IEXL 색세의 물을 설정
Arial 7 Hierar <u>c</u> hical Block Arial 7 Po <u>w</u> er Text	EO
Arial 7 <u>N</u> et Name Arial 8 Property	
Arial 7 Off-Page Connector Courier New 7 T <u>e</u> xt	
Arial 7 Part Reference Arial 7 Title Block Text	
Arial 7 Part <u>V</u> alue	
확인 취소 도움말	

Capture Entry - Tool Options





OrCAD Capture

Capture Entry - Tool Options OrCAD Capture Window Help Options - Design Template - / Title Block Preferences... Design Template... Autobackup... x Design Template Title Block Page Size Grid Reference Hierarchy SDT Compatibility Fonts • Title Block : 회로 제작과 관련 Text 한 사항을 미리 입력해두면, Title: 다음에 작업할 새로운 프로젝 Organization Name: 트작업에서는 회로도면의 Organization Address 1: Title Block 항목에 입력된 내 Organization Address 2: 용이 자동으로 삽입된다. Organization Address 3: Organization Address 4: Document Number: CAGE Code: Revision: Symbol Library Name: C:\Cadence\SPB_16,6\tools\capture\lib Title Block Name: TitleBlock0 취소 확인 도움말 Title Block의 형태를 사용자 환경에 맞추어, 임의로 제작/지정하여 영구적으로 사용할 수 있다.



Capture Entry - Tool Options - Design Template - / Page Size × Design Template Title Block Page Size Grid Reference Hierarchy SDT Compatibility Fonts Units Inches Millimeters 도면의 치수 및 단위 설정 New Page Size Width Height A4 297.000 210,000 millimeters A3 420,000 297,000 millimeters A2 594,000 420,000 millimeters A1 841,000 594,000 millimeters 💿 A0 1189.000 841,000 millimeters 297,000 210,000 Custom millimeters 2,54 Pin-to-Pin Spacing: millimeters 확인 취소 도움말 핀 간격(Grid)간격 조정부분 - 도면 전체 확대/축소의 효과가 있으므로, 기본설정 그대로 유지하세요.

OrCAD Capture

Ор	tions	Window	Help	_
	<u>P</u> refe	rences		
	<u>D</u> esig	an Templat	e	
	Auto	<u>b</u> ackup		
	Auto	<u>b</u> ackup		

• Page Size : 회로도면 용지크 기를 변경한다. 새로운 프로젝 트부터 변경내역이 적용된다





Capture Entry -	Tool Options	OrCAD Capture
- Design Template - /	Grid Reference	Options Window Help Preferences Design Template Autobackup
 Design Template Fonts Title Block Page Size Grid Reference Horizontal Count: 5 Alphabetic Ascending Numeric Descending Width: 2,54 millimeter Border Visible Border Visible Title Block Visible Title Block Visible Displayed Printed 	erence Hierarchy SDT Compatibility Vertical Count: 4	 Grid Reference : 회로도면 외곽 격자의 간격, 개수, 단위 등의 설정 Displayed : 화면 표시 여부 Printed : 인쇄 여부 Count : 격자 개수 Width : 격자 간격



cādence

CHANNEL PARTNER











cādence

CHANNEL PARTNER

Capture Entry - Tool Options

- Schematic Page Properties -

<u>Tab</u>

- Page size : 새 작업에서 사용할 회로도면의 용지크기 설정
- Grid Reference : 회로도면 외곽 격자의 간격, 개수, 단위 등의 설정
- Miscellaneous : 페이지 정보 출력 (설정 Tab 아님)

OrCAD Capture



cādence

CHANNEL PARTNER

<u>Note</u>

 Schematic Page Properties는 Design Template의 일부분과 동일한 내용의 구성이지만, Design Template의 그것과는 달리, 현재 프로젝트에 즉시 적용되고, 새로 생성되는 다른 프로젝트에는 영향을 주지 않는다









Capture Entry - Tool Options

OrCAD Capture

Options Window Help Preferences... Design Template... Autobackup... Design Properties... Design Properties... Schematic Part Properties... Package Properties... Package Properties...

- Grid Reference : 회로도면 외곽 격자 의 간격, 개수, 단위 등의 설정
 - Displayed : 화면 표시 여부
 - Printed : 인쇄 여부
 - Count : 격자 개수
 - Width : 격자 간격

- Schematic Design Properties - / Grid Reference

Schematic Page Properties	×
Page Size Grid Reference Miscellaneous	
Horizontal	Vertical
Count:	Cou <u>n</u> t: 4
Alphabetic	⊚ Alpha <u>b</u> etic
Numeric Opescending	○ Numeric
Width: 2,54 millimeter	Width: 2,54 millimeter
Border Visible	Grid Reference Visible
✓ <u>D</u> isplayed ✓ <u>P</u> rinted	🔽 Displayed 🛛 🔽 Pr <u>i</u> nted
Title Block Visible	
☑ Displayed ☑ Printed	✓ ANSI grid references
L	
	확인 취소 도움말

VERITY TECHNOLOGY KOREA



Capture Entry - Tool Options	OrCAD Capture
- Schematic Design Properties - / Miscellaneous	Options Window Help Options Window Help Preferences Design Template
Schematic Page Properties Page Size Grid Reference Miscellaneous	Auto <u>b</u> ackup Design P <u>r</u> operties Schematic Page P <u>r</u> operties
Creation Time: Mon Jun 17 11:09:08 2013 Modification Time: Mon Jun 17 12:03:54 2013 Page Number: 1	Part Properties Package Properties Package Properties • 아래 항목의 작업중인 도면정보 표시 • 최초 생성날짜 • 최종 수정날짜 • 페이지 순번 (여러 페이지인 경우)
확인 취소 도움말	





OrCAD Capture

cādence

CHANNEL PARTNER





속성 편집 – 객체 분류 Tab

회로 내 객체의 속성별로 분류하여 Tab으로 표시







OrCAD Capture

속성 편집 - Pivot

Pivot으로 Table 배열 변경

Session Log 📴 bench_alle.	.*) 🛐 A* 🛛 BENC	H: A*			Session Log 🔝 be	ench_alle* 🛐 A*	BENCH : A*
New Column) Apply Dis	splay) Delete Property Filter	by: Orcad-Capture			New Row App	oly Display Delete Pro	perty Filter by: Orc
	Value	Reference	Designator	PCB Footprint			
1 ∃ BENCH : A : U1	6264	U1		dip20_3		Δ	
					Value	6264	
					Reference	U1	
I Parts λ Schemati	c Nets 🖌 Flat Nets 🖌 Pi	ins 🖌 Title Blocks <	1		Designator	r 00 0	
Beadu	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,				PCB Footprint	aip20_3	
loudy					Power Pins Visible		
					Primitive	YES	
					Source Library		
					Implementation Type	snone>	
				_	Implementation		
			Val		Implementation Path		
		Eiltore		24	Cost		
				J4			
		Sort Asc	ending				
		Sort Des	cending				
		Sort Des Pivot	cending				
		Sort Des Pivot Edit,	cending				
		Sort Des Pivot Edit Delete Pi	roperty				





OrCAD Capture

속성 편집 - Filter 구성

OrCAD 전용의 Property 및 연동되는 각 Tool을 위한 Property를 Filter로 분류







OrCAD Capture

속성 편집 - Filter 구성

Session Log 📴 bench_alle*	A* BEN	ICH : A*			
New Column Apply Display Delete Property Filter by: Orcad-Capture Velo					
	Value	Reference	Designator	PCB Footprint	
1 BENCH : A : U1	6264	U1		dip20_3	

Filter 추가







OrCAD Capture

속성 편집 - Column(또는 Row) 및 Filter 추가``







OrCAD Capture

속성 편집 - Instance, Occurrence 간 발생된 문제의 교정

Session Log sench_alle*	A* BEN	ICH : A*		
New Column Apply Displ	ay Delete Property Filte	er by: Orcad-Capture		V Help
	Value	Reference	Designator	PCB Footprint
1 EENCH : A : U1	6264	U1		dip20_3
<mark>∢}}\Parts</mark> <u>Schematic</u> Ready	Nets 🔏 Flat Nets 🔏 F	Pins 🗶 Title Blocks <		
New Column App 0 1 BENCH : A : U1 2	oly splay.	elete Property com Field om Value om Value	단일 하지 달라 용으	도면 상에 만, 실수로 질 경우, D 로 복원할

산일도면 상에서 흰색 줄과 노란색 줄의 값은 동일해야 하지만, 실수로 노란색 줄의 값을 건드려서 서로의 값이 알라질 경우, Delete Property를 사용하여, 흰색 줄의 내 용으로 복원할 수 있다.





OrCAD Capture

cādence

CHANNEL PARTNER

- Library 제작 - / 라이브러리 제작 환경





OrCAD Capture

- Library 제작 - / 라이브러리 제작 환경

New Part Properties	×	New Part Properties
Name: IC	ОК	• Name : 부품 이름
Part <u>R</u> eference Prefix:	Cancel	• Part Reference Prefix : 순번을 뗀 부품번호 머
PCB Footprint: DIP_8	Part <u>A</u> liases	리글자 (ex : R, L, C, U, Q, IC) • PCB Footprint : Lavout, PCB Editor에 적용학
Create Convert View	Attach Implementation	PCB Footprint Library 이름
Parts per Pkg: 1	<u>H</u> elp	Create Convert View
Package Type Part Numbering Image: Image of the second s		 Multiple-Part Package : /4 series류의 Gate 부 품을 제작할 때, IC(Package)에
○ Heterogeneous ○ Numeric	🔽 Pin Number Visible	포함될 Gate 수, 소자 형태, Gate 순번 형태(알 파베 수자)를 결정
D:\WORK\20130201\LIBRARY1.0LB		• Pin Number Visible : 도면상에서 핀 번호의 표
		🀔 시 여부늘 실성

<u>Note</u>

- IC 또는 보통의 단일부품을 제작할 때는 Name과 Part Reference Prefix만 입력해도 무방하다
- ▲ Package Type의 Homogeneous는 동일한 Gate Type의 소자, Heterogeneous는 Hybrid Type 소자를 제작할 때, 선택한다
- . Attach Implementation : 만들어진 부품을 Hierarchical Block과 유사한 용도로 사용 가능하도록 설정



OrCAD Capture

- Library 제작 - / 라이브러리 제작 환경



<u>Note</u>

- IC 또는 보통의 단일부품을 제작할 때는 Name과 Part Reference Prefix만 입력해도 무방하다
- Package Type의 Homogeneous는 동일한 Gate Type의 소자, Heterogeneous는 Hybrid Type 소자를 제작할 때, 선택한다
- Attach Implementation : 만들어진 부품을 Hierarchical Block과 유사한 용도로 사용 가능하도록 설정





OrCAD Capture

- Library 제작 - / 라이브러리 제작 환경



Place Pin		×
<u>N</u> ame: A1 Nu <u>m</u> ber: 1	<u>S</u> hape: Line ▼ Type: Passive ▼	OK Cancel User Properties
Width S <u>c</u> alar <u>B</u> us	. ✓ Pin <u>V</u> isible	

cādence

CHANNEL PARTNER



Place Pin 이용해서 Pin들 생성.



OrCAD Capture

Chang

Name: Shape: OK A1 Line OK Number: Jype: Cancel 1 Passive User Properties Width Help I Sgalar Image: Properties	Place Pin • Name : 핀 이름 • Number : 핀 번호 • Shape : 핀의 형상 • Type : 핀의 전기적 속성 • Pin Visible : 핀 노출/감춤	 Shape Clock Dot-Clock Line Short Zero-Length Zero-Length Ø Pin Type 3 State Bidirectional Input Open Collector Open Emitter Output
Place Pin 이용해서 Pin들 생성	d.	PassivePower

<u>Note</u>

- Design Rules Check에서 Electrical Rules Check를 피해가고자 한다면, Pin Type을 Passive로 설정한다
- Pin Visible 옵션은 Pin Type이 Power 일 때만, 활성화 된다. 즉, Pin Type이 Power일 때만, 도면상에서 핀을 숨길 수 있다



OrCAD Capture

- Library 제작 - / 라이브러리 제작 환경

Place Pin Array		×	
Starting N <u>a</u> me: 1 Starting Number: 1 Number of Pins: 5 Increment: 1 Pin Spacing: 1	Shape: Line ✓ Type: Passive ✓	OK Cancel <u>H</u> elp	EX? EX? EX? EX? EX? EX? EX? EX?

Place Pin Array

- Starting Name : 시작되는 핀 이름
- Starting Number : 시작되는 핀 번호
- Shape : 핀의 형상
- Type : 핀의 전기적 속성
- Number of Pins : 배치할 핀 개수
- Increment : 핀 순번의 증가 범위

cādence

CHANNEL PARTNER

• Pin Spacing : 배치할 핀 간격

<u>Note</u>

- Increment 값을 2로 두면 "1 3 5 7 9", "2 4 6 8 10"의 순서로 핀을 배치할 수 있다
- Pin Spacing의 1은 Grid 1칸 간격을 의미
- Increment는 0을 제외한 정수로 입력한다 (ex: 1은 1씩 순번 증가, -1은 1씩 순번 감소)
- 배치 방향은 세로 위/아래, 가로 왼쪽/오른쪽이다 (ex : 핀 시작번호를 마지막 번호로, Increment 순번을 -1로 두면 핀을 역순으로 배치할 수 있다.)



OrCAD Capture

- Library 제작 - / 라이브러리 제작 환경





60



cādence

CHANNEL PARTNER

- Library 제작 - / 라이브러리 제작 환경(Multiple-Part Package)

New Part Properties		×
Name: IC_16		ОК
Part <u>R</u> eference Prefix: U		Cancel
PCB Footprint: DIP_16	6	Part <u>A</u> liases
Create Convert View		Attach Implementation
Parts per Pkg: 2		Help
Package Type	Part Numbering	
Interpretation (Interpretation) (Inte	Alphabetic	
Heterogeneous	⊚ N <u>u</u> meric	📝 Pin Number Visible
D:\WORK\20130201\LIBRAR\	/1.0LB	

Multiple-Part Package 만들기 위해서는 Parts per Pkg 개수 설정과 Package Type 설정



OrCAD Capture

cādence

CHANNEL PARTNER

- Library 제작 - / 라이브러리 제작 환경

View	Place	Options	Wind
• <u>N</u> o	rmal		
⊆o	nvert		
• P <u>a</u> r	t		
Pa	: <u>k</u> age		

View Menu

- Normal 일반 편집모드
- Convert 변형 편집 모드
- Part 부품 편집모드
- Package IC 전체 보기



<u>Note</u>

- Package View는 Part Properties의 Multiple Part Package에서 Part per Pkg의 수가 2이상일 때, 전체 부품 확인 용도로 사용할 수도 있다
- Convert View는 Part Properties의 Create Convert View가 체크된 상태에서 사용이 가능하다



OrCAD Capture

cādence

CHANNEL PARTNER

- Library 제작 - / 라이브러리 제작 환경(Multiple-Part Package)



<Homogeneous Type>

Homogeneous Type을 했을 경우, "U?A"부분에 만들어진 모양이 다른 Package 부분에도 적용이 되어 만들어 짐.(Pin Number 제외)



cādence

CHANNEL PARTNER

- Library 제작 - / 라이브러리 제작 환경(Multiple-Part Package)



Heterogeneous Type을 했을 경우, U?A 부분 과 U?B을 따로 만들어주어야 함.



cādence

CHANNEL PARTNER

- Library 제작 - / 라이브러리 제작 환경 (New Part From Spreadsheet)

	New Part
	New Part From Spreadsheet
	New Symbol
	Library Properties
	Save
	Save As
	Cut
¢	Сору
	Paste
	Open File Location
	Part Manager

- BGA 이나 FPGA 부품을 만들 경우 PIN 개수가 많으므로,
 Spreadsheet로 이용해서 만들면 편리하게 제작할 수 있음.
- Excel Data에 있는 정보들 이용해서 붙여 넣기 가능.

art Na <u>r</u>	De:	N	lo. <u>o</u> f Sections:	1	Part <u>R</u> ef Prefix	E U	− Part Numbe ⊚ N <u>u</u> meri	ering ic 💿 A <u>l</u> phabetic	
	Number	Name	Туре	Pin Visibility	Shape	PinGroup	Position	Section	1
	ĺ								
						-			
2									
-									
4									
5									
6									
7									
8									
9									
0									
1									
2									
Add <u>F</u> amings	; ins] <u>D</u> €	elete Pins				Save	Canc	el <u>H</u> elp	



- Library 제작 - / 라이브러리 제작 환경 (New Part From Spreadsheet)

	Number	Name	Tune	Die Misibility	Change	DisCrown	Desition	Constitute	
	Number	Name	Type	Pin visibility	Shape	PiliGroup	Position	Section	
2	12	A1	Passive		Line		Left	A	
2	2	A2	Passive		Line		Left	A	
4	4	A3	Passive		Line		Left	A	•
5	5	A5	Passive		Line		Right		•
6	6	A6	Passive		Line		Right	A	
7	7	A7	Passive		Line		Right	A	
8	8	A8	Passive		Line		Right	A	•
9	-								
10									
11									1
12	1								1
13									1
14									1
15									1
16									1
17									
18									
19									
20									
21									
22	1								
Ado	<u>l P</u> ins	<u>)</u> elete Pins				<u>S</u> ave	Can	cel <u>H</u> e	elp
Warnin	qs :								

Spreadsheet를
 이용해서 라이브러리를
 제작.

cādence

CHANNEL PARTNER



cādence

CHANNEL PARTNER

- Library 제작 - / 라이브러리 제작 환경 (New Part From Spreadsheet)



Part Name : 부품이름

No.of Sections : 여러 개의 패키지 개수 설정(개수 설정만큼 Section 부분에 표시됨). Part Ref Prefix : 부품의 Reference Name 설정.

Part Numbering : Section 부분을 숫자 또는 영어로 표시(부품이 배치 되었을 때 적용됨).

	Number	Name	Туре	Pin Visibility	Shape	PinGroup	Position	Section
1	1	A1	Passive	V	Line		Left	A
2	2	A2	Passive		Line		Left	A
3	3	A3	Passive	V	Line		Left	A
4	4	A4	Passive	V	Line		Left	A
5	5	A5	Passive	V	Line		Right	A
6	6	A6	Passive		Line		Right	A
7	7	A7	Passive		Line		Right	A
8	8	A8	Passive		Line		Right	A
9								

Number : Pin 번호 Name : Pin 이름 Type : Pin 속성(Input, Output, Passive 등등...설정) Pin Visibility : Pin 보이기 여부. Shape : Pin 모양(Clock, Dot, Line등등...설정) Position : pin 방향 Section : 여러 개의 패키지로 만들 때 설정



- Library 제작 - / 라이브러리 제작 환경 (New Part From Spreadsheet)



< Spreadsheet를 이용해서 만들어진 Library >

<u>Note</u>

Spreadsheet는 Rectangle 형식으로 만들어지므로, IC Library를 만들 때 유용하게 사용 할 수 있다. 단, R, L, C 같은 단일 소자는 Spreadsheet로 만들 수 없으므로, New Part를 이용해서 직접 만들어준다.





cādence

CHANNEL PARTNER

- Library 제작 - / 라이브러리 제작 환경 (New Part From Spreadsheet)



 Split Part를 이용해서 Pin 추가 및 삭제, 속성들을 수정하여 사용 할 수 있다.

Number Name Type Pin Visibility Shape PinGroup Position Section 1 A1 Passive V Line Left 1 2 A2 Passive V Line Left 1 3 A3 Passive V Line Left 1 4 A4 Passive V Line Left 1 5 A5 Passive V Line Right 1 6 A6 Passive V Line Right 1 7 A7 Passive V Line Right 1 8 A8 Passive V Line Right 1 9 IO9 Bidirectional Line Left 1	Number Name Type Pin Visibility Shape PinGroup Position Section 1 A1 Passive V Line Left 1 2 A2 Passive V Line Left 1 3 A3 Passive V Line Left 1 4 A4 Passive V Line Left 1 5 A5 Passive V Line Right 1 6 A6 Passive V Line Right 1 7 A7 Passive V Line Right 1 9 IO9 Bidirectional Line Line Right 1 9 IO9 Bidirectional Line Left 1	art Na	a <u>m</u> e: IC		No. <u>o</u> f Sections:	1	Part <u>R</u> ef Prefix:	U	Part Numb	ering eric 🔘 Alphabetic
1 A1 Passive V Line Left 1 2 A2 Passive V Line Left 1 3 A3 Passive V Line Left 1 4 A4 Passive V Line Left 1 5 A5 Passive V Line Right 1 6 A6 Passive V Line Right 1 7 A7 Passive V Line Right 1 8 A8 Passive V Line Right 1 9 IO9 Bidirectional Line Left 1	1 A1 Passive V Line Left 1 2 A2 Passive V Line Left 1 3 A3 Passive V Line Left 1 4 A4 Passive V Line Left 1 5 A5 Passive V Line Right 1 6 A6 Passive V Line Right 1 7 A7 Passive V Line Right 1 8 A8 Passive V Line Right 1 9 IO9 Bidirectional Line Left 1 9 IO9 Bidirectional Line Left 1		Number	Name	Туре	Pin Visibility	Shape	PinGroup	Position	Section
2 A2 Passive V Line Left 1 3 A3 Passive V Line Left 1 4 A4 Passive V Line Left 1 5 A5 Passive V Line Right 1 6 A6 Passive V Line Right 1 7 A7 Passive V Line Right 1 8 A8 Passive V Line Right 1 9 Ю9 Bidirectional Line Left 1	2 A2 Passive V Line Left 1 3 A3 Passive V Line Left 1 4 A4 Passive V Line Left 1 5 A5 Passive V Line Right 1 6 A6 Passive V Line Right 1 7 A7 Passive V Line Right 1 8 A8 Passive V Line Right 1 9 IO9 Bidirectional Line Left 1		1	A1	Passive		Line		Left	1
3 A3 Passive V Line Left 1 4 A4 Passive V Line Left 1 5 A5 Passive V Line Right 1 6 A6 Passive V Line Right 1 7 A7 Passive V Line Right 1 8 A8 Passive V Line Right 1 9 IO9 Bidirectional Line Left 1 9 IO9 Bidirectional Line Left 1	3 A3 Passive V Line Left 1 4 A4 Passive V Line Left 1 5 A5 Passive V Line Right 1 6 A6 Passive V Line Right 1 7 A7 Passive V Line Right 1 8 A8 Passive V Line Right 1 9 IO9 Bidirectional Line Left 1 9 IO9 Bidirectional Line Left 1		2	A2	Passive		Line		Left	1
4 A4 Passive V Line Line Right 1 5 A5 Passive V Line Right 1 6 A6 Passive V Line Right 1 7 A7 Passive V Line Right 1 8 A8 Passive V Line Right 1 9 IO9 Bidirectional Line Line Left 1 9 IO9 Bidirectional Line Left 1	4 A4 Passive V Line Line Right 1 5 A5 Passive V Line Right 1 6 A6 Passive V Line Right 1 7 A7 Passive V Line Right 1 8 A8 Passive V Line Right 1 9 IO9 Bidirectional Line Line Left 1		3	A3	Passive		Line		Left	1
S AS Passive V Line Right 1 6 A6 Passive V Line Right 1 7 A7 Passive V Line Right 1 8 A8 Passive V Line Right 1 9 IO9 Bidirectional Line Line Left 1	S AS Passive V Line Right 1 6 A6 Passive V Line Right 1 7 A7 Passive V Line Right 1 8 A8 Passive V Line Right 1 9 IO9 Bidirectional Line Line Left 1		4	A4	Passive		Line		Left	1
6 A6 Passive V Line Right 1 7 A7 Passive V Line Right 1 8 A8 Passive V Line Right 1 9 IO9 Bidirectional Line Left 1 9 IO9 Bidirectional Line Left 1	6 A6 Passive V Line Right 1 7 A7 Passive V Line Right 1 8 A8 Passive V Line Right 1 9 IO9 Bidirectional Line Line Left 1 9 IO9 Bidirectional Line Left 1		5	A5	Passive		Line		Right	1
7 A7 Passive V Line Right 1 8 A8 Passive V Line Right 1 9 IO9 Bidirectional Line Left 1 9 IO9 Bidirectional Line Left 1	7 A7 Passive V Line Right 1 8 A8 Passive V Line Right 1 9 IO9 Bidirectional Line Left 1 9 IO9 Bidirectional Line Left 1		6	A6	Passive		Line		Right	1
8 A8 Passive V Line Right 1 9 IO9 Bidirectional Line Left 1 Add Pins Delete Pins Save As Save Cancel Help	8 A8 Passive V Line Right 1 9 IO9 Bidirectional Line Left 1		7	A7	Passive		Line		Right	1
9 IO9 Bidirectional Line Left 1 Add Pins Delete Pins Save As Save Cancel Help	9 IO9 Bidirectional Line Left 1 Add Pins Delete Pins Save As Save Cancel Help rings :		8	A8	Passive		Line		Right	1
Add Pins Delete Pins Save As Save Cancel Help	Add <u>Pins</u> Delete Pins nings :		9	109	Bidirectional					
Add Pins Delete Pins Save As Save Cancel Help mings :	Add Pins Delete Pins Save As Save Cancel Help mings :						Line		Left	1
mings :	inings :						Line		Left	1
		Add	<u>Pins</u>	2elete Pins			Line Save <u>A</u> s	. Save	Left	cel <u>H</u> elp
		Add	<u>Pins</u>	Delete Pins			Save <u>A</u> s	. Save	Can	cel <u>H</u> elp
		Add	<u>₽</u> ins []35 :	2elete Pins			Save <u>A</u> s	. <u>S</u> ave	Can	cel <u>H</u> elp



OrCAD Capture

- Library 제작 - / 라이브러리 제작 환경 (New Part From Spreadsheet)

Add Pins	×
Number of Pins :	6
	OK Cancel
Add <u>P</u> ins	Delete Pins

Add Pins.. : Pin 추가 Number of Pins : Pin 개수 설정. Delete Pins : Pin 삭제

Faithi	ame: IC		No. or Sections:	1	Part <u>R</u> er Prenx		⊚ N <u>u</u> me	ric 💿 Alphabetic
	Number	Name	Туре	Pin Visibility	Shape	PinGroup	Position	Section
1	1	A1	Passive		Line		Left	1
2	2	A2	Passive		Line		Left	1
3	3	A3	Passive		Line		Left	1
4	4	A4	Passive		Line		Left	1
5	5	A5	Passive		Line		Right	1
6	6	A6	Passive		Line		Right	1
7	7	A7	Passive		Line		Right	1
8	8	A8	Passive		Line		Right	1
9	0	100	Bidirectional		Line		Loft	1
10	10	1010	Bidirectional		Line		Left	1
11	11	1011	Bidirectional		Line		Left	1
12	12	1012	Bidirectional		Line		Left	1
13	13	1013	Bidirectional		Line		Left	1
14	14	IO14	Bidirectional		Line		Left	1
15	15	1015	Bidirectional		Line		Left	1
Add	<u>Pins</u>	2elete Pins			Save <u>A</u> s.	<u>S</u> ave	Can	cel <u>H</u> elp
Add Warning	<u>P</u> ins [<u>D</u> elete Pins			Save <u>A</u> s.	<u>S</u> ave	Can	cel <u>H</u> elp



OrCAD Capture

- Library 제작 / Symbol 제작
- Part : 물리적으로 존재하는 부품
- Symbol : 회로 설계를 위해 가상으로 제작된 라이브러리



<u>Note</u>

 Symbol은 Pspice, Layout, PCB Editor로 Data를 이전할 때, 부품으로 전환되지 않으며, 배선의 형태로만 존재하거나, Title Block 같은 경우 Netlist에서 제거된다





OrCAD Capture

- Library 제작 - / Symbol 제작






Capture Entry - Library 수정 및 제작

OrCAD Capture

cādence

CHANNEL PARTNER



<u>Note</u>

- Title Block의 선은 Draw Rectangle, Draw Line을 이용하여 그린다
- Design Template으로부터 넘겨받는 속성들은 Part Properties에서 생성할 수 있다



Capture Entry - Library 수정 및 제작

OrCAD Capture

- Library 제작 - / Title Block 제작

<orgna< th=""><th>me></th><th></th><th></th><th></th><th></th><th></th></orgna<>	me>					
<oraad< th=""><th>dr1></th><th></th><th></th><th></th><th></th><th></th></oraad<>	dr1>					
<orgad< th=""><th>dr2></th><th></th><th></th><th></th><th></th><th></th></orgad<>	dr2>					
<orgad <oraad< th=""><th>dr3> dr4></th><th></th><th></th><th></th><th></th><th></th></oraad<></orgad 	dr3> dr4>					
9, 9, 10,	•••••••••••••••••••••••••••••••••••••••					
Size A	Document Number <doc></doc>					Rev ?
Date:	<page date="" modify=""></page>	Sheet	1	of	1	

<u>Design Template, 예약어 목록</u>

- Title = <Title>
- Organization Name = <OrgName>
- Organization Address 1~4 = <OrgAddr1~4>
- Document Number = <Doc>
- Cage Code = <Cage Code>

- Page Size = <Page Size>
- Revision = <RevCode>
- Page 순번 = <Page Number>
- Page 총 수= <Page Count>
- 날짜 = <Page Modify Date>

<u>Note</u>

• Title Block의 선은 Draw Line을 이용하여 그린다











Capture Entry - Library 수정 및 제작

OrCAD Capture

- Library 제작 - / New Part From Spreadsheet







OrCAD Capture









OrCAD Capture

- Project Manager Tools - / Common Settings







OrCAD Capture

I Annotate	Ann <u>o</u> tate
Packaging PCB Editor Reuse Layout Reuse	
Perfets control reguired	Annotate - 회로도면 페이지 순번 및 부품번호를
Scope © Update entire design	
O Update selection	사공으도 시장안나
Action Incremental reference update Loconditional reference update Reset part references to "?" Add Intersheet References Delete Intersheet References	 Action
Mode Annotation Type Default	• Incremental ·조거브 Undate 브푸버ㅎ가
Update Occurrences Update Instances (Preferred)	지정되지 않은(ex : U?,R?) 부품만 찾아서 번호를 지정
Physical Packaging Combined property string: Additionally From INI :	• Unconditional : 무조건 Update, 부품번호가 미리
{Value}{Source Package}{POWER_GROUP}	지정되어 있는지 여부에 상관없이 모든 번호를 새로
Reset reference numbers to begin at 1 in each page	지정
Annotate as per PM page ordering O Annotate as per page ordering in the title blocks Do not change the page number	• Reset "?"·모드 브푸 버ㅎ를 ?(니? R?)로 초기하
Include non-primitive parts	
Preserve User Assigned Valid References	• Add Intersheet Reference : Port도 연결되는 페이지 연결 정보를 Port 객체에 배치
<u>확인</u> 취소 · · · · · · · · ·	• Remove Intersheet Reference : Port에 배치된 페이지 여겨 저너 사제
	■ Annotate as per PM page ordering : 프로젝트 관리자에 보이는 순서로 페이지 순번 설정
	Appotato as por page ordering in the title blocks:
74LS32 74LS32 et 3 of 6	
i	.: 외노노번의 uue DIOCK에서 사용사가 입덕안 준시도
	- 페이지 순면 실성
<1111E>	
Document Number Rev <doc> RevGodes</doc>	
Thursday. September 28, 2006 Sheet 1 of 1	
	79 cadence



OrCAD Capture

cādence

CHANNEL PARTNER

- Project Manager Tools - / Annotate

ackaging PCB Editor Reuse Layout Reuse				
Refdes control reguired				
Scope		Pages	Start Value	End Value
Schematic Pages	1	SCHEMATIC1:PAG	1000	2000
Hierarchical Blocks	2	SCHEMATIC1:PAG	100	200
Action	3	SCHEMATIC1:PAG	10000	20000
<u>Unconditional reference update</u> Reset part references to "?" <u>Add Intersheet References</u> <u>Delete Intersheet References</u>	•			Þ
Mode	Appot	ation Tune (n. c		
 Update Occurrences Update Instances (Preferred) 	Annot	ation Type Default	t	•
Physical Packaging <u>C</u> ombined property string:		Additionally From I	INI :	
{Value}{Source Package}{POWER_GROUP	'}			
<u>R</u> eset reference numbers to begin at 1 in ea	ach page			
Annotate as per PM page ordering Do not change the page number Include non-primitive parts	0	Annotate as per pa	ge ordering in	the title <u>b</u> locks
Preserve designator				
Preserve User Assigned Valid References				











OrCAD Capture

- Project Manager Tools - / Annotate



● Add Intersheet Refe ○ Delete Intersheet Refe	rences sferences rerectors		
	Position	Format • Standard (1,2,3) • Abbreviated (13) • • •	
	X Offset 80	Prefix: linked to Suffix: Page(s)	
	Port Type Match Matrix		
L	Power P	X X X X Passve X X X X Hz X	OK Cancel Help
U1 B C C C C C C C C C C C C C	$\begin{array}{c} OA \\ OB \\ OB \\ \hline OB \\ \hline \end{array}$	Signal1 inked to2,3Pa Signal2 inked to2	<mark>ge(s)</mark> ,4Page(s)



- Add Intersheet Reference : Intersheet Reference를 도면에 표시
- Delete Intersheet Reference : Intersheet Reference를 도면에서 제거

Intersheet Reference 창

- Position : Intersheet Reference의 배치위치 지정
- Format : 표시 형식 선택([1,2,3] 또는 [1..3])
- Prefix : Intersheet Reference 앞에 붙을 접두사
- Suffix : Intersheet Reference 앞에 붙을 접두사
- Port Type Match Matrix : Design Rules Check의 ERC Matrix와 유사한 구조지만 ERC와는 반대로, 지정된 Connection Rule과 일치해야 Intersheet Reference를 배치한다

<u>Tips</u>

 Intersheet Reference를 추가하기 전에, 먼저 Annotate를 실행하여 Title Block의 Page 순번을 지정해야 오류가 발생하지 않는다





- Project Manager Tools - / Back Annotate

	U? Ann <u>o</u> tate
Backannotate	😉 Back <u>A</u> nnotate
PCB Editor Layout	Update Properties
Generate Feedback Files	Update Properties
PCB Editor Board File: allegro₩TRAINING LACTURE SAMP	
Netlist allegro	
Output File: allegro₩TRAINING LACTURE SAMPLE,swp	Back Annotate
Back Annotation	
	● PCB 설계작업 중, 수정된 사항을 회로도면으로
Backannotate	반영안나
PCB Editor Layout Scope Process gntire design Process gelection Mode Update Occurrences Update Instances (Preferred) Back Annotation Elle: MPLEWTRAINING LACTURE SAMPLE SWP Browse Browse	 Back Annotate는 아래의 PCB Tool에서 받아올 수 있다 Allegro PCB Editor / OrCAD PCB Editor OrCAD Layout 반영 가능한 변경요소 Pin Swap / Gate Swap PCB Footprint Etc.
확인 취소 도움말	



OrCAD Capture

Tools

1

Place SI Analysis Macro

OrCAD Capture

Tools

Place SI Analysis Macro

cādence

Design Rules Options Electrical Rules Physical Rules ERC Matrix Scope Mode Use occurrences Use instances (Preferred) Check gelection Use instances (Preferred) 회로도면에서 녹색 도너츠 형태로 표시 Check design rules Create DRC markers for warnings Design Rules Session Log에서 오류정보 표시 - 오류내역 / 좌표 Ignore DRC Warnings: Image:	Project Manager Tools - / Design Rul	Ies Check Image: Sign Rules Check Image: Sign Rules Check Image: Sign Rules Check
	Design Hules Options Electrical Rules Physical Rules ERC Matrix Scope Mode • Check gentire design Use occurrences • Check gelection • Use instances (Preferred) Action • Use instances for warnings • Delete existing DRC markers • Create DRC markers for warnings Delete existing DRC markers • Preserve waived DRC Ignore DRC Warnings: • • • • • • • • • • • • • • • • • • •	Design Rules Check (DRC) ● 회로도면상의 설계오류를 식별 / 표시한다 ● 회로도면에서 녹색 도너츠 형태로 표시 ● 호ession Log에서 오류정보 표시 - 오류내역 / 좌표 ● 오류정보 ● 부품번호 (Part Reference) ● 배선오류 - Pin, Net, Power Pin ● Connector / Port 연결정보 ● 그리드에 붙지 않은 객체 ● 분리된 부품의 Packaging 오류









Capture Entry - Project Manage	er Tools OrCAD Capture
- Project Manager Tools - / Create Net	Tools Place SI Analysis Macro Annotate Place SI Analysis Macro Annotate Update Properties Test Bench Design Rules Check Create Netlist
Cgmbined property string: PCB Footprint	Create Netlist - PCB Editor • Netlist는 PCB 및 여러 Tool 형식에 맞게 변환된 파일이다 • PCB Editor는 세 가지의 *.DAT 파일로 Netlist가 생성된다 • Create or Update PCB Editor Board - Netlist 생성과 동시에 PCB 작업이 가능하도록 PCB Editor Tool을 실행한다 • Options • Input board - 보드외곽선등의 미리 제작된 보드파일을 기반파일로 쓰고자 할 때 사용 • Output Board File - 생성될 작업 파일 • Board Launching Option - 실행 프로그램을 지정한다 • Allegro PCB Editor • OrCAD PCB Editor • Do not open board file : 파일을 만들되, 프로그램은 실행하지 않는다.



Capture Entry - Project Manager Tools OrCAD Capture Place SI Analysis Macro Tools - Project Manager Tools - / Create Netlist U? Annotate... Back Annotate... Update Properties... Test Bench Design Rules Check... X Create Netlist Create Netlist... PCB Editor EDIF 2 0 0 INF Layout PSpice SPICE Verilog VHDL Other PCB Footprint Combined property string: {PCB Footprint} **Create Netlist – OrCAD Layout** Options Netlist는 PCB 및 여러 Tool 형식에 맞게 변환된 <u>Bun ECO to Layout</u> 파일이다 O User Properties are in inches Oser Properties are in millimeters ■ OrCAD Layout은 하나의 *.MNL파일로 Netlist가 Netlist File: 생성된다 D: #SAMPLE #TRAINING LACTURE SAMPLE.MNL <u>B</u>rowse... Options Run ECO to Layout - Layout이 실행 중이면, AutoECO 작업을 자동으로 수행 Use Properties are in ... - 작업 단위를 inch 또는 mm로 선택 확인 취소 도움말





Capture Entry - Project Manager Tools Place SI Analysis Macro Tools - Project Manager Tools - / Create Netlist U? Annotate... Back Annotate... Update Properties... Test Bench Design Rules Check... Create Netlist... х Create Netlist PCB Editor | EDIF 2 0 0 | INF | Layout | PSpice | SPICE | Verilog | VHDL | Other Options Settings... Create Hierarchical Format Netlist **Create Netlist - Pspice** Create SubCircuit Format Netlist 🗇 🚋 🗙 🕈 🗲 🖉 Descend PSpiceTemplate Netlist는 PCB 및 여러 Tool 형식에 맞게 변환된 🔘 Do <u>N</u>ot Descend 파일이다 Place DRC markers for Errors and Warnings • Create ... Format Netlist - Subckt 또는 Hierarchical — Compatibility Mode (16,2 and Prior Releases) Netlist를 생성 (Pspice 부품 Library) 📃 View Output Netlist D:#SAMPLE#TRAINING LACTURE SAMPLESCHEMATIC1.NET Browse... Note 다른 제조사 Tool 형식의 netlist를 출력하고자 하면, Other Tab을 확인한다 확인 취소 도움말



cādence

CHANNEL PARTNER

OrCAD Capture

Capture Entry - Project Manag	er Tools	OrC	AD Capture
- Project Manager Tools - / Create Ne	etlist		Tools Place SI Analysis Macro Image: Annotate Image: Annotate Image: Annotate Image: Annotate Image: Back Annotate Properties Image: Annotate Image: Annotate Image: Annotate Image: Image: Annotate Properties Image: Annotate Image: Annotate Image: Annotate Image: Image: Image: Annotate Properties Image: Annotate Image: Annotate Image: Annotate Image: Im
Create Netlist Create Netlist PCB Editor EDIF 2 0 0 INF Layout PSpice SPICE Verilog VHDL Other Part Value Combined property string: (Value) Formatters: Options Oraccel.dll Oraccel.dll Oraccel.dll OrAppleap.dll OrAppleap.dll OrCalay.dll OrCa	Create Netlist - Other • Netlist를 타회사 tool (PADS, P-CAD, Altium)	에 맞게 N 등등)	■ Create <u>Netlist</u> Create <u>Netlist</u> ■ Create <u>Netlist</u> ■ Create <u>Netlist</u> ■ Setlist를 변환할 수 있다.



cādence





cādence