|
Company
Name
|
Product
Name
|
Ver.
|
Function
|
3k/4k
|
7k/9k
|
Platform
|
|
PC
|
WS
|
| Escalade |
DesignBook |
2.0
|
Design Entry |
Ö
|
-
|
Ö
|
Ö
|
| Exemplar |
Galileo |
4.2
|
Synthesis/Timing Analysis/ Simulation |
Ö
|
Ö
|
Ö
|
Ö
|
| |
Leonardo |
4.2
|
Synthesis/Timing
Analysis/Simulation |
Ö
|
Ö
|
Ö
|
Ö
|
| Flynn Systems |
Probe |
3.0
|
Testability Analysis |
Ö
|
7k
|
Ö
|
-
|
| |
FS-ATG |
3.0
|
Test Vector Generation |
Ö
|
7k
|
Ö
|
-
|
| |
CKTSIM |
3.0
|
Logic Analysis |
Ö
|
7k
|
Ö
|
-
|
| |
FS-SIM |
3.0
|
Simulation |
Ö
|
7k
|
Ö
|
-
|
| Fujitsu LSI |
PROVERD |
-
|
Top-Down Design System |
Ö
|
-
|
Ö
|
-
|
| Harmonix |
PARTHENON |
2.3
|
Synthesis |
4k
|
7k
|
Ö
|
Ö
|
| IK Technology |
ISHIZUE PROFESSIONALS |
1.06
|
Schematic Entry/Simulation |
Ö
|
-
|
Ö
|
Ö
|
| IKOS Systems |
Voyager |
2.31
|
Simulation |
Ö
|
-
|
-
|
Ö
|
| |
Gemini |
1.21
|
Simulation |
|
-
|
-
|
Ö
|
| INCASES Engineering
GmbH |
Theda |
5.0
|
Design Entry |
Ö
|
-
|
Ö
|
Ö
|
| ISDATA |
LOG/iC2 |
5.0
|
Schematic, Synthesis, Simulation |
Ö
|
Ö
|
Ö
|
-
|
| Logical Devices |
Total Designer |
4.7
|
Simulation & Synthesis |
Ö
|
Ö
|
Ö
|
-
|
| |
Ulysa |
1.0
|
VHDL Synthesis |
Ö
|
Ö
|
Ö
|
-
|
| Mentor Graphics |
Design Architect |
B.x
|
Schematic Entry |
Ö
|
Ö
|
-
|
Ö
|
| |
QuickSim II |
B.x
|
Simulation |
Ö
|
Ö
|
-
|
Ö
|
| |
QuickHDL |
B.x
|
HDL Simulaton |
Ö
|
Ö
|
-
|
Ö
|
| MicroSim |
MicroSim DesignLab |
-
|
Schematic Entry, Mixed A/D & FPGA Simulation,
PCB Layout and Routing included |
Ö
|
-
|
Ö
|
-
|
| MINC |
PLDesigner-XL/ PLSynthesizer |
3.3/ 3.2.2
|
Synthesis |
Ö
|
-
|
Ö
|
Ö
|
| Model Technology |
ModelSim PE/VHDL |
4.7b |
Simulation |
Ö
|
Ö |
Ö
|
Ö
|
|
|
ModelSim PE/VLOG
|
4.7b |
Simulation |
Ö
|
Ö
|
Ö
|
Ö
|
|
|
ModelSim PE/PLUS
|
4.7b |
Simulation |
Ö
|
Ö
|
Ö
|
Ö
|
|
|
ModelSim EE/VHDL
|
5.1b |
Simulation |
Ö
|
Ö
|
Ö
|
Ö
|
|
|
ModelSim EE/VLOG
|
5.1b |
Simulation |
Ö
|
Ö
|
Ö
|
Ö
|
|
|
ModelSim EE/PLUS
|
5.1b |
Simulation |
Ö
|
Ö
|
Ö
|
Ö
|
| Morphologic |
Evolution |
2.1
|
Multi-chip tool for DSP in FPGA systems.
|
Ö
|
-
|
Ö
|
-
|
| OrCAD |
OrCAD Express |
7.0
|
Schematic, VHDL, Mixed-mode entry, Synthesis,
Simulation, Board Design |
Ö
|
Ö
|
Ö
|
-
|
