tristate tristate_23_0 (out[0], din[0], enable_l);
tristate tristate_23_1 (out[1], din[1], enable_l);
tristate tristate_23_2 (out[2], din[2], enable_l);
tristate tristate_23_3 (out[3], din[3], enable_l);
tristate tristate_23_4 (out[4], din[4], enable_l);
tristate tristate_23_5 (out[5], din[5], enable_l);
tristate tristate_23_6 (out[6], din[6], enable_l);
tristate tristate_23_7 (out[7], din[7], enable_l);
tristate tristate_23_8 (out[8], din[8], enable_l);
tristate tristate_23_9 (out[9], din[9], enable_l);
tristate tristate_23_10 (out[10], din[10], enable_l);
tristate tristate_23_11 (out[11], din[11], enable_l);
tristate tristate_23_12 (out[12], din[12], enable_l);
tristate tristate_23_13 (out[13], din[13], enable_l);
tristate tristate_23_14 (out[14], din[14], enable_l);
tristate tristate_23_15 (out[15], din[15], enable_l);
tristate tristate_23_16 (out[16], din[16], enable_l);
tristate tristate_23_17 (out[17], din[17], enable_l);
tristate tristate_23_18 (out[18], din[18], enable_l);
tristate tristate_23_19 (out[19], din[19], enable_l);
tristate tristate_23_20 (out[20], din[20], enable_l);
tristate tristate_23_21 (out[21], din[21], enable_l);
tristate tristate_23_22 (out[22], din[22], enable_l);
tristate tristate_23_23 (out[23], din[23], enable_l);
endmodule
module tristate_25
(out, din, enable_l) ;
output [24:0] out ;
input [24:0] din ;
input enable_l ;
tristate tristate_24_0 (out[0], din[0], enable_l);
tristate tristate_24_1 (out[1], din[1], enable_l);
tristate tristate_24_2 (out[2], din[2], enable_l);
tristate tristate_24_3 (out[3], din[3], enable_l);
tristate tristate_24_4 (out[4], din[4], enable_l);
tristate tristate_24_5 (out[5], din[5], enable_l);
tristate tristate_24_6 (out[6], din[6], enable_l);
tristate tristate_24_7 (out[7], din[7], enable_l);
tristate tristate_24_8 (out[8], din[8], enable_l);
tristate tristate_24_9 (out[9], din[9], enable_l);
tristate tristate_24_10 (out[10], din[10], enable_l);
tristate tristate_24_11 (out[11], din[11], enable_l);
tristate tristate_24_12 (out[12], din[12], enable_l);
tristate tristate_24_13 (out[13], din[13], enable_l);
tristate tristate_24_14 (out[14], din[14], enable_l);
tristate tristate_24_15 (out[15], din[15], enable_l);
tristate tristate_24_16 (out[16], din[16], enable_l);
tristate tristate_24_17 (out[17], din[17], enable_l);
tristate tristate_24_18 (out[18], din[18], enable_l);
tristate tristate_24_19 (out[19], din[19], enable_l);
tristate tristate_24_20 (out[20], din[20], enable_l);
tristate tristate_24_21 (out[21], din[21], enable_l);
tristate tristate_24_22 (out[22], din[22], enable_l);
tristate tristate_24_23 (out[23], din[23], enable_l);
tristate tristate_24_24 (out[24], din[24], enable_l);
endmodule
module tristate_26 (out, din, enable_l) ;
output [25:0] out ;
input [25:0] din ;
input enable_l ;
tristate tristate_25_0 (out[0], din[0], enable_l);
tristate tristate_25_1 (out[1], din[1], enable_l);
tristate tristate_25_2 (out[2], din[2], enable_l);
tristate tristate_25_3 (out[3], din[3], enable_l);
tristate tristate_25_4 (out[4], din[4], enable_l);
tristate tristate_25_5 (out[5], din[5], enable_l);
tristate tristate_25_6 (out[6], din[6], enable_l);
tristate tristate_25_7 (out[7], din[7], enable_l);
tristate tristate_25_8 (out[8], din[8], enable_l);
tristate tristate_25_9 (out[9], din[9], enable_l);
tristate tristate_25_10 (out[10], din[10], enable_l);
tristate tristate_25_11 (out[11], din[11], enable_l);
tristate tristate_25_12 (out[12], din[12], enable_l);
tristate tristate_25_13 (out[13], din[13], enable_l);
tristate tristate_25_14 (out[14], din[14], enable_l);
tristate tristate_25_15 (out[15], din[15], enable_l);
tristate tristate_25_16 (out[16], din[16], enable_l);
tristate tristate_25_17 (out[17], din[17], enable_l);
tristate tristate_25_18 (out[18], din[18], enable_l);
tristate tristate_25_19 (out[19], din[19], enable_l);
tristate tristate_25_20 (out[20], din[20], enable_l);
tristate tristate_25_21 (out[21], din[21], enable_l);
tristate tristate_25_22 (out[22], din[22], enable_l);
tristate tristate_25_23 (out[23], din[23], enable_l);
tristate tristate_25_24 (out[24], din[24], enable_l);
tristate tristate_25_25 (out[25], din[25], enable_l);
endmodule
module tristate_27 (out, din, enable_l) ;
output [26:0] out ;
input [26:0] din ;
input enable_l ;
tristate tristate_26_0 (out[0], din[0], enable_l);
tristate tristate_26_1 (out[1], din[1], enable_l);
tristate tristate_26_2 (out[2], din[2], enable_l);
tristate tristate_26_3 (out[3], din[3], enable_l);
tristate tristate_26_4 (out[4], din[4], enable_l);
tristate tristate_26_5 (out[5], din[5], enable_l);
tristate tristate_26_6 (out[6], din[6], enable_l);
tristate tristate_26_7 (out[7], din[7], enable_l);
tristate tristate_26_8 (out[8], din[8], enable_l);
tristate tristate_26_9 (out[9], din[9], enable_l);
tristate tristate_26_10 (out[10], din[10], enable_l);
tristate tristate_26_11 (out[11], din[11], enable_l);
tristate tristate_26_12 (out[12], din[12], enable_l);
tristate tristate_26_13 (out[13], din[13], enable_l);
tristate tristate_26_14 (out[14], din[14], enable_l);
tristate tristate_26_15 (out[15], din[15], enable_l);
tristate tristate_26_16 (out[16], din[16], enable_l);
tristate tristate_26_17 (out[17], din[17], enable_l);
tristate tristate_26_18 (out[18], din[18], enable_l);
tristate tristate_26_19 (out[19], din[19], enable_l);
tristate tristate_26_20 (out[20], din[20], enable_l);
tristate tristate_26_21 (out[21], din[21], enable_l);
tristate tristate_26_22 (out[22], din[22], enable_l);
tristate tristate_26_23 (out[23], din[23], enable_l);
tristate tristate_26_24 (out[24], din[24], enable_l);
tristate tristate_26_25 (out[25], din[25], enable_l);
tristate tristate_26_26 (out[26], din[26], enable_l);
endmodule
module tristate_28 (out, din, enable_l) ;
output [27:0] out ;
input [27:0] din ;
input enable_l ;
tristate tristate_27_0 (out[0], din[0], enable_l);
tristate tristate_27_1 (out[1], din[1], enable_l);
tristate tristate_27_2 (out[2], din[2], enable_l);
tristate tristate_27_3 (out[3], din[3], enable_l);
tristate tristate_27_4 (out[4], din[4], enable_l);
tristate tristate_27_5 (out[5], din[5], enable_l);
tristate tristate_27_6 (out[6], din[6], enable_l);
tristate tristate_27_7 (out[7], din[7], enable_l);
tristate tristate_27_8 (out[8], din[8], enable_l);
tristate tristate_27_9 (out[9], din[9], enable_l);
tristate tristate_27_10 (out[10], din[10], enable_l);
tristate tristate_27_11 (out[11], din[11], enable_l);
tristate tristate_27_12 (out[12], din[12], enable_l);
tristate tristate_27_13 (out[13], din[13], enable_l);
tristate tristate_27_14 (out[14], din[14], enable_l);
tristate tristate_27_15 (out[15], din[15], enable_l);
tristate tristate_27_16 (out[16], din[16], enable_l);
tristate tristate_27_17 (out[17], din[17], enable_l);
tristate tristate_27_18 (out[18], din[18], enable_l);
tristate tristate_27_19 (out[19], din[19], enable_l);
tristate tristate_27_20 (out[20], din[20], enable_l);
tristate tristate_27_21 (out[21], din[21], enable_l);
tristate tristate_27_22 (out[22], din[22], enable_l);
tristate tristate_27_23 (out[23], din[23], enable_l);
tristate tristate_27_24 (out[24], din[24], enable_l);
tristate tristate_27_25 (out[25], din[25], enable_l);
tristate tristate_27_26 (out[26], din[26], enable_l);
tristate tristate_27_27 (out[27], din[27], enable_l);
endmodule
module tristate_29 (out, din, enable_l) ;
output [28:0] out ;
input [28:0] din ;
input enable_l ;
tristate tristate_28_0 (out[0], din[0], enable_l);
tristate tristate_28_1 (out[1], din[1], enable_l);
tristate tristate_28_2 (out[2], din[2], enable_l);
tristate tristate_28_3 (out[3], din[3], enable_l);
tristate tristate_28_4 (out[4], din[4], enable_l);
tristate tristate_28_5 (out[5], din[5], enable_l);
tristate tristate_28_6 (out[6], din[6], enable_l);
tristate tristate_28_7 (out[7], din[7], enable_l);
tristate tristate_28_8 (out[8], din[8], enable_l);
tristate tristate_28_9 (out[9], din[9], enable_l);
tristate tristate_28_10 (out[10], din[10], enable_l);
tristate tristate_28_11 (out[11], din[11], enable_l);
tristate tristate_28_12 (out[12], din[12], enable_l);
tristate tristate_28_13 (out[13], din[13], enable_l);
tristate tristate_28_14 (out[14], din[14], enable_l);
tristate tristate_28_15 (out[15], din[15], enable_l);
tristate tristate_28_16 (out[16], din[16], enable_l);
tristate tristate_28_17 (out[17], din[17], enable_l);
tristate tristate_28_18 (out[18], din[18], enable_l);
tristate tristate_28_19 (out[19], din[19], enable_l);
tristate tristate_28_20 (out[20], din[20], enable_l);
tristate tristate_28_21 (out[21], din[21], enable_l);
tristate tristate_28_22 (out[22], din[22], enable_l);
tristate tristate_28_23 (out[23], din[23], enable_l);
tristate tristate_28_24 (out[24], din[24], enable_l);
tristate tristate_28_25 (out[25], din[25], enable_l);
tristate tristate_28_26 (out[26], din[26], enable_l);
tristate tristate_28_27 (out[27], din[27], enable_l);
tristate tristate_28_28 (out[28], din[28], enable_l);
endmodule
module tristate_30 (out, din, enable_l) ;
output [29:0] out ;
input [29:0] din ;
input enable_l ;
tristate tristate_29_0 (out[0], din[0], enable_l);
tristate tristate_29_1 (out[1], din[1], enable_l);
tristate tristate_29_2 (out[2], din[2], enable_l);
tristate tristate_29_3 (out[3], din[3], enable_l);
tristate tristate_29_4 (out[4], din[4], enable_l);
tristate tristate_29_5 (out[5], din[5], enable_l);
tristate tristate_29_6 (out[6], din[6], enable_l);
tristate tristate_29_7 (out[7], din[7], enable_l);
tristate tristate_29_8 (out[8], din[8], enable_l);
tristate tristate_29_9 (out[9], din[9], enable_l);
tristate tristate_29_10 (out[10], din[10], enable_l);
tristate tristate_29_11 (out[11], din[11], enable_l);
tristate tristate_29_12 (out[12], din[12], enable_l);
tristate tristate_29_13 (out[13], din[13], enable_l);
tristate tristate_29_14 (out[14], din[14], enable_l);
tristate tristate_29_15 (out[15], din[15], enable_l);
tristate tristate_29_16 (out[16], din[16], enable_l);
tristate tristate_29_17 (out[17], din[17], enable_l);
tristate tristate_29_18 (out[18], din[18], enable_l);
tristate tristate_29_19 (out[19], din[19], enable_l);
tristate tristate_29_20 (out[20], din[20], enable_l);
tristate tristate_29_21 (out[21], din[21], enable_l);
tristate tristate_29_22 (out[22], din[22], enable_l);
tristate tristate_29_23 (out[23], din[23], enable_l);
tristate tristate_29_24 (out[24], din[24], enable_l);
tristate tristate_29_25 (out[25], din[25], enable_l);
tristate tristate_29_26 (out[26], din[26], enable_l);
tristate tristate_29_27 (out[27], din[27], enable_l);
tristate tristate_29_28 (out[28], din[28], enable_l);
tristate tristate_29_29 (out[29], din[29], enable_l);
endmodule
module tristate_31 (out, din, enable_l) ;
output [30:0] out ;
input [30:0] din ;
input enable_l ;
tristate tristate_30_0 (out[0], din[0], enable_l);
tristate tristate_30_1 (out[1], din[1], enable_l);
tristate tristate_30_2 (out[2], din[2], enable_l);
tristate tristate_30_3 (out[3], din[3], enable_l);
tristate tristate_30_4 (out[4], din[4], enable_l);
tristate tristate_30_5 (out[5], din[5], enable_l);
tristate tristate_30_6 (out[6], din[6], enable_l);
tristate tristate_30_7 (out[7], din[7], enable_l);
tristate tristate_30_8 (out[8], din[8], enable_l);
tristate tristate_30_9 (out[9], din[9], enable_l);
tristate tristate_30_10 (out[10], din[10], enable_l);
tristate tristate_30_11 (out[11], din[11], enable_l);
tristate tristate_30_12 (out[12], din[12], enable_l);
tristate tristate_30_13 (out[13], din[13], enable_l);
tristate tristate_30_14 (out[14], din[14], enable_l);
tristate tristate_30_15 (out[15], din[15], enable_l);
tristate tristate_30_16 (out[16], din[16], enable_l);
tristate tristate_30_17 (out[17], din[17], enable_l);
tristate tristate_30_18 (out[18], din[18], enable_l);
tristate tristate_30_19 (out[19], din[19], enable_l);
tristate tristate_30_20 (out[20], din[20], enable_l);
tristate tristate_30_21 (out[21], din[21], enable_l);
tristate tristate_30_22 (out[22], din[22], enable_l);
tristate tristate_30_23 (out[23], din[23], enable_l);
tristate tristate_30_24 (out[24], din[24], enable_l);
tristate tristate_30_25 (out[25], din[25], enable_l);
tristate tristate_30_26 (out[26], din[26], enable_l);
tristate tristate_30_27 (out[27], din[27], enable_l);
tristate tristate_30_28 (out[28], din[28], enable_l);
tristate tristate_30_29 (out[29], din[29], enable_l);
tristate tristate_30_30 (out[30], din[30], enable_l);
endmodule
module tristate_32 (out, din, enable_l) ;
output [31:0] out ;
input [31:0] din ;
input enable_l ;
tristate tristate_31_0 (out[0], din[0], enable_l);
tristate tristate_31_1 (out[1], din[1], enable_l);
tristate tristate_31_2 (out[2], din[2], enable_l);
tristate tristate_31_3 (out[3], din[3], enable_l);
tristate tristate_31_4 (out[4], din[4], enable_l);
tristate tristate_31_5 (out[5], din[5], enable_l);
tristate tristate_31_6 (out[6], din[6], enable_l);
tristate tristate_31_7 (out[7], din[7], enable_l);
tristate tristate_31_8 (out[8], din[8], enable_l);
tristate tristate_31_9 (out[9], din[9], enable_l);
tristate tristate_31_10 (out[10], din[10], enable_l);
tristate tristate_31_11 (out[11], din[11], enable_l);
tristate tristate_31_12 (out[12], din[12], enable_l);
tristate tristate_31_13 (out[13], din[13], enable_l);
tristate tristate_31_14 (out[14], din[14], enable_l);
tristate tristate_31_15 (out[15], din[15], enable_l);
tristate tristate_31_16 (out[16], din[16], enable_l);
tristate tristate_31_17 (out[17], din[17], enable_l);
tristate tristate_31_18 (out[18], din[18], enable_l);
tristate tristate_31_19 (out[19], din[19], enable_l);
tristate tristate_31_20 (out[20], din[20], enable_l);
tristate tristate_31_21 (out[21], din[21], enable_l);
tristate tristate_31_22 (out[22], din[22], enable_l);
tristate tristate_31_23 (out[23], din[23], enable_l);
tristate tristate_31_24 (out[24], din[24], enable_l);
tristate tristate_31_25 (out[25], din[25], enable_l);
tristate tristate_31_26 (out[26], din[26], enable_l);
tristate tristate_31_27 (out[27], din[27], enable_l);
tristate tristate_31_28 (out[28], din[28], enable_l);
tristate tristate_31_29 (out[29], din[29], enable_l);
tristate tristate_31_30 (out[30], din[30], enable_l);
tristate tristate_31_31 (out[31], din[31], enable_l);
endmodule
module invtristate_1 (out_, din, enable_l) ;
output out_ ;
input din ;
input enable_l ;
invtristate invtristate_0_32 (out_, din, enable_l);
endmodule
module invtristate_2 (out_, din, enable_l) ;
output [1:0] out_ ;
input [1:0] din ;
input enable_l ;
invtristate invtristate_1_0 (out_[0], din[0], enable_l);
invtristate invtristate_1_1 (out_[1], din[1], enable_l);
endmodule
module invtristate_3 (out_, din, enable_l) ;
output [2:0] out_ ;
input [2:0] din ;
input enable_l ;
invtristate invtristate_2_0 (out_[0], din[0], enable_l);
invtristate invtristate_2_1 (out_[1], din[1], enable_l);
invtristate invtristate_2_2 (out_[2], din[2], enable_l);
endmodule
module invtristate_4 (out_, din, enable_l) ;
output [3:0] out_ ;
input [3:0] din ;
input enable_l ;
invtristate invtristate_3_0 (out_[0], din[0], enable_l);
invtristate invtristate_3_1 (out_[1], din[1], enable_l);
invtristate invtristate_3_2 (out_[2], din[2], enable_l);
invtristate invtristate_3_3 (out_[3], din[3], enable_l);
endmodule
module invtristate_5 (out_, din, enable_l) ;
output [4:0] out_ ;
input [4:0] din ;
input enable_l ;
invtristate invtristate_4_0 (out_[0], din[0], enable_l);
invtristate invtristate_4_1 (out_[1], din[1], enable_l);
invtristate invtristate_4_2 (out_[2], din[2], enable_l);
invtristate invtristate_4_3 (out_[3], din[3], enable_l);
invtristate invtristate_4_4 (out_[4], din[4], enable_l);
endmodule
module invtristate_6 (out_, din, enable_l) ;
output [5:0] out_ ;
input [5:0] din ;
input enable_l ;
invtristate invtristate_5_0 (out_[0], din[0], enable_l);
invtristate invtristate_5_1 (out_[1], din[1], enable_l);
invtristate invtristate_5_2 (out_[2], din[2], enable_l);
invtristate invtristate_5_3 (out_[3], din[3], enable_l);
invtristate invtristate_5_4 (out_[4], din[4], enable_l);
invtristate invtristate_5_5 (out_[5], din[5], enable_l);
endmodule
module invtristate_7 (out_, din, enable_l) ;
output [6:0] out_ ;
input [6:0] din ;
input enable_l ;
invtristate invtristate_6_0 (out_[0], din[0], enable_l);
invtristate invtristate_6_1 (out_[1], din[1], enable_l);
invtristate invtristate_6_2 (out_[2], din[2], enable_l);
invtristate invtristate_6_3 (out_[3], din[3], enable_l);
invtristate invtristate_6_4 (out_[4], din[4], enable_l);
invtristate invtristate_6_5 (out_[5], din[5], enable_l);
invtristate invtristate_6_6 (out_[6], din[6], enable_l);
endmodule
module invtristate_8 (out_, din, enable_l) ;
output [7:0] out_ ;
input [7:0] din ;
input enable_l ;
invtristate invtristate_7_0 (out_[0], din[0], enable_l);
invtristate invtristate_7_1 (out_[1], din[1], enable_l);
invtristate invtristate_7_2 (out_[2], din[2], enable_l);
invtristate invtristate_7_3 (out_[3], din[3], enable_l);
invtristate invtristate_7_4 (out_[4], din[4], enable_l);
invtristate invtristate_7_5 (out_[5], din[5], enable_l);
invtristate invtristate_7_6 (out_[6], din[6], enable_l);
invtristate invtristate_7_7 (out_[7], din[7], enable_l);
endmodule
module invtristate_9 (out_, din, enable_l) ;
output [8:0] out_ ;
input [8:0] din ;
input enable_l ;
invtristate invtristate_8_0 (out_[0], din[0], enable_l);
invtristate invtristate_8_1 (out_[1], din[1], enable_l);
invtristate invtristate_8_2 (out_[2], din[2], enable_l);
invtristate invtristate_8_3 (out_[3], din[3], enable_l);
invtristate invtristate_8_4 (out_[4], din[4], enable_l);
invtristate invtristate_8_5 (out_[5], din[5], enable_l);
invtristate invtristate_8_6 (out_[6], din[6], enable_l);
invtristate invtristate_8_7 (out_[7], din[7], enable_l);
invtristate invtristate_8_8 (out_[8], din[8], enable_l);
endmodule
module invtristate_10 (out_, din, enable_l) ;
output [9:0] out_ ;
input [9:0] din ;
input enable_l ;
invtristate invtristate_9_0 (out_[0], din[0], enable_l);
invtristate invtristate_9_1 (out_[1], din[1], enable_l);
invtristate invtristate_9_2 (out_[2], din[2], enable_l);
invtristate invtristate_9_3 (out_[3], din[3], enable_l);
invtristate invtristate_9_4 (out_[4], din[4], enable_l);
invtristate invtristate_9_5 (out_[5], din[5], enable_l);
invtristate invtristate_9_6 (out_[6], din[6], enable_l);
invtristate invtristate_9_7 (out_[7], din[7], enable_l);
invtristate invtristate_9_8 (out_[8], din[8], enable_l);
invtristate invtristate_9_9 (out_[9], din[9], enable_l);
endmodule
module invtristate_11 (out_, din, enable_l) ;
output [10:0] out_ ;
input [10:0] din ;
input enable_l ;
invtristate invtristate_10_0 (out_[0], din[0], enable_l);
invtristate invtristate_10_1 (out_[1], din[1], enable_l);
invtristate invtristate_10_2 (out_[2], din[2], enable_l);
invtristate invtristate_10_3 (out_[3], din[3], enable_l);
invtristate invtristate_10_4 (out_[4], din[4], enable_l);
invtristate invtristate_10_5 (out_[5], din[5], enable_l);
invtristate invtristate_10_6 (out_[6], din[6], enable_l);
invtristate invtristate_10_7 (out_[7], din[7], enable_l);
invtristate invtristate_10_8 (out_[8], din[8], enable_l);
invtristate invtristate_10_9 (out_[9], din[9], enable_l);
invtristate invtristate_10_10 (out_[10], din[10], enable_l);
endmodule
module invtristate_12 (out_, din, enable_l) ;
output [11:0] out_ ;
input [11:0] din ;
input enable_l ;
invtristate invtristate_11_0 (out_[0], din[0], enable_l);
invtristate invtristate_11_1 (out_[1], din[1], enable_l);
invtristate invtristate_11_2 (out_[2], din[2], enable_l);
invtristate invtristate_11_3 (out_[3], din[3], enable_l);
invtristate invtristate_11_4 (out_[4], din[4], enable_l);
invtristate invtristate_11_5 (out_[5], din[5], enable_l);
invtristate invtristate_11_6 (out_[6], din[6], enable_l);
invtristate invtristate_11_7 (out_[7], din[7], enable_l);
invtristate invtristate_11_8 (out_[8], din[8], enable_l);
invtristate invtristate_11_9 (out_[9], din[9], enable_l);
invtristate invtristate_11_10 (out_[10], din[10], enable_l);
invtristate invtristate_11_11 (out_[11], din[11], enable_l);
endmodule
module invtristate_13 (out_, din, enable_l) ;
output [12:0] out_ ;
input [12:0] din ;
input enable_l ;
invtristate invtristate_12_0 (out_[0], din[0], enable_l);
invtristate invtristate_12_1 (out_[1], din[1], enable_l);
invtristate invtristate_12_2 (out_[2], din[2], enable_l);
invtristate invtristate_12_3 (out_[3], din[3], enable_l);
invtristate invtristate_12_4 (out_[4], din[4], enable_l);
invtristate invtristate_12_5 (out_[5], din[5], enable_l);
invtristate invtristate_12_6 (out_[6], din[6], enable_l);
invtristate invtristate_12_7 (out_[7], din[7], enable_l);
invtristate invtristate_12_8 (out_[8], din[8], enable_l);
invtristate invtristate_12_9 (out_[9], din[9], enable_l);
invtristate invtristate_12_10 (out_[10], din[10], enable_l);
invtristate invtristate_12_11 (out_[11], din[11], enable_l);
invtristate invtristate_12_12 (out_[12], din[12], enable_l);
endmodule
module invtristate_14 (out_, din, enable_l) ;
output [13:0] out_ ;
input [13:0] din ;
input enable_l ;
invtristate invtristate_13_0 (out_[0], din[0], enable_l);
invtristate invtristate_13_1 (out_[1], din[1], enable_l);
invtristate invtristate_13_2 (out_[2], din[2], enable_l);
invtristate invtristate_13_3 (out_[3], din[3], enable_l);
invtristate invtristate_13_4 (out_[4], din[4], enable_l);
invtristate invtristate_13_5 (out_[5], din[5], enable_l);
invtristate invtristate_13_6 (out_[6], din[6], enable_l);
invtristate invtristate_13_7 (out_[7], din[7], enable_l);
invtristate invtristate_13_8 (out_[8], din[8], enable_l);
invtristate invtristate_13_9 (out_[9], din[9], enable_l);
invtristate invtristate_13_10 (out_[10], din[10], enable_l);
invtristate invtristate_13_11 (out_[11], din[11], enable_l);
invtristate invtristate_13_12 (out_[12], din[12], enable_l);
invtristate invtristate_13_13 (out_[13], din[13], enable_l);
endmodule
module invtristate_15 (out_, din, enable_l) ;
output [14:0] out_ ;
input [14:0] din ;
input enable_l ;
invtristate invtristate_14_0 (out_[0], din[0], enable_l);
invtristate invtristate_14_1 (out_[1], din[1], enable_l);
invtristate invtristate_14_2 (out_[2], din[2], enable_l);
invtristate invtristate_14_3 (out_[3], din[3], enable_l);
invtristate invtristate_14_4 (out_[4], din[4], enable_l);
invtristate invtristate_14_5 (out_[5], din[5], enable_l);
invtristate invtristate_14_6 (out_[6], din[6], enable_l);
invtristate invtristate_14_7 (out_[7], din[7], enable_l);
invtristate invtristate_14_8 (out_[8], din[8], enable_l);
invtristate invtristate_14_9 (out_[9], din[9], enable_l);
invtristate invtristate_14_10 (out_[10], din[10], enable_l);
invtristate invtristate_14_11 (out_[11], din[11], enable_l);
invtristate invtristate_14_12 (out_[12], din[12], enable_l);
invtristate invtristate_14_13 (out_[13], din[13], enable_l);
invtristate invtristate_14_14 (out_[14], din[14], enable_l);
endmodule
module invtristate_16 (out_, din, enable_l) ;
output [15:0] out_ ;
input [15:0] din ;
input enable_l ;
invtristate invtristate_15_0 (out_[0], din[0], enable_l);
invtristate invtristate_15_1 (out_[1], din[1], enable_l);
invtristate invtristate_15_2 (out_[2], din[2], enable_l);
invtristate invtristate_15_3 (out_[3], din[3], enable_l);
invtristate invtristate_15_4 (out_[4], din[4], enable_l);
invtristate invtristate_15_5 (out_[5], din[5], enable_l);
invtristate invtristate_15_6 (out_[6], din[6], enable_l);
invtristate invtristate_15_7 (out_[7], din[7], enable_l);
invtristate invtristate_15_8 (out_[8], din[8], enable_l);
invtristate invtristate_15_9 (out_[9], din[9], enable_l);
invtristate invtristate_15_10 (out_[10], din[10], enable_l);
invtristate invtristate_15_11 (out_[11], din[11], enable_l);
invtristate invtristate_15_12 (out_[12], din[12], enable_l);
invtristate invtristate_15_13 (out_[13], din[13], enable_l);
invtristate invtristate_15_14 (out_[14], din[14], enable_l);
invtristate invtristate_15_15 (out_[15], din[15], enable_l);
endmodule
module invtristate_17 (out_, din, enable_l) ;
output [16:0] out_ ;
input [16:0] din ;
input enable_l ;
invtristate invtristate_16_0 (out_[0], din[0], enable_l);
invtristate invtristate_16_1 (out_[1], din[1], enable_l);
invtristate invtristate_16_2 (out_[2], din[2], enable_l);
invtristate invtristate_16_3 (out_[3], din[3], enable_l);
invtristate invtristate_16_4 (out_[4], din[4], enable_l);
invtristate invtristate_16_5 (out_[5], din[5], enable_l);
invtristate invtristate_16_6 (out_[6], din[6], enable_l);
invtristate invtristate_16_7 (out_[7], din[7], enable_l);
invtristate invtristate_16_8 (out_[8], din[8], enable_l);
invtristate invtristate_16_9 (out_[9], din[9], enable_l);
invtristate invtristate_16_10 (out_[10], din[10], enable_l);
invtristate invtristate_16_11 (out_[11], din[11], enable_l);
invtristate invtristate_16_12 (out_[12], din[12], enable_l);
invtristate invtristate_16_13 (out_[13], din[13], enable_l);
invtristate invtristate_16_14 (out_[14], din[14], enable_l);
invtristate invtristate_16_15 (out_[15], din[15], enable_l);
invtristate invtristate_16_16 (out_[16], din[16], enable_l);
endmodule
module invtristate_18 (out_, din, enable_l) ;
output [17:0] out_ ;
input [17:0] din ;
input enable_l ;
invtristate invtristate_17_0 (out_[0], din[0], enable_l);
invtristate invtristate_17_1 (out_[1], din[1], enable_l);
invtristate invtristate_17_2 (out_[2], din[2], enable_l);
invtristate invtristate_17_3 (out_[3], din[3], enable_l);
invtristate invtristate_17_4 (out_[4], din[4], enable_l);
invtristate invtristate_17_5 (out_[5], din[5], enable_l);
invtristate invtristate_17_6 (out_[6], din[6], enable_l);
invtristate invtristate_17_7 (out_[7], din[7], enable_l);
invtristate invtristate_17_8 (out_[8], din[8], enable_l);
invtristate invtristate_17_9 (out_[9], din[9], enable_l);
invtristate invtristate_17_10 (out_[10], din[10], enable_l);
invtristate invtristate_17_11 (out_[11], din[11], enable_l);
invtristate invtristate_17_12 (out_[12], din[12], enable_l);
invtristate invtristate_17_13 (out_[13], din[13], enable_l);
invtristate invtristate_17_14 (out_[14], din[14], enable_l);
invtristate invtristate_17_15 (out_[15], din[15], enable_l);
invtristate invtristate_17_16 (out_[16], din[16], enable_l);
invtristate invtristate_17_17 (out_[17], din[17], enable_l);
endmodule
module invtristate_19 (out_, din, enable_l) ;
output [18:0] out_ ;
input [18:0] din ;
input enable_l ;
invtristate invtristate_18_0 (out_[0], din[0], enable_l);
invtristate invtristate_18_1 (out_[1], din[1], enable_l);
invtristate invtristate_18_2 (out_[2], din[2], enable_l);
invtristate invtristate_18_3 (out_[3], din[3], enable_l);
invtristate invtristate_18_4 (out_[4], din[4], enable_l);
invtristate invtristate_18_5 (out_[5], din[5], enable_l);
invtristate invtristate_18_6 (out_[6], din[6], enable_l);
invtristate invtristate_18_7 (out_[7], din[7], enable_l);
invtristate invtristate_18_8 (out_[8], din[8], enable_l);
invtristate invtristate_18_9 (out_[9], din[9], enable_l);
invtristate invtristate_18_10 (out_[10], din[10], enable_l);
invtristate invtristate_18_11 (out_[11], din[11], enable_l);
invtristate invtristate_18_12 (out_[12], din[12], enable_l);
invtristate invtristate_18_13 (out_[13], din[13], enable_l);
invtristate invtristate_18_14 (out_[14], din[14], enable_l);
invtristate invtristate_18_15 (out_[15], din[15], enable_l);
invtristate invtristate_18_16 (out_[16], din[16], enable_l);
invtristate invtristate_18_17 (out_[17], din[17], enable_l);
invtristate invtristate_18_18 (out_[18], din[18], enable_l);
endmodule
module invtristate_20 (out_, din, enable_l) ;
output [19:0] out_ ;
input [19:0] din ;
input enable_l ;
invtristate invtristate_19_0 (out_[0], din[0], enable_l);
invtristate invtristate_19_1 (out_[1], din[1], enable_l);
invtristate invtristate_19_2 (out_[2], din[2], enable_l);
invtristate invtristate_19_3 (out_[3], din[3], enable_l);
invtristate invtristate_19_4 (out_[4], din[4], enable_l);
invtristate invtristate_19_5 (out_[5], din[5], enable_l);
invtristate invtristate_19_6 (out_[6], din[6], enable_l);
invtristate invtristate_19_7 (out_[7], din[7], enable_l);
invtristate invtristate_19_8 (out_[8], din[8], enable_l);
invtristate invtristate_19_9 (out_[9], din[9], enable_l);
invtristate invtristate_19_10 (out_[10], din[10], enable_l);
invtristate invtristate_19_11 (out_[11], din[11], enable_l);
invtristate invtristate_19_12 (out_[12], din[12], enable_l);
invtristate invtristate_19_13 (out_[13], din[13], enable_l);
invtristate invtristate_19_14 (out_[14], din[14], enable_l);
invtristate invtristate_19_15 (out_[15], din[15], enable_l);
invtristate invtristate_19_16 (out_[16], din[16], enable_l);
invtristate invtristate_19_17 (out_[17], din[17], enable_l);
invtristate invtristate_19_18 (out_[18], din[18], enable_l);
invtristate invtristate_19_19 (out_[19], din[19], enable_l);
endmodule
module invtristate_21 (out_, din, enable_l) ;
output [20:0] out_ ;
input [20:0] din ;
input enable_l ;
invtristate invtristate_20_0 (out_[0], din[0], enable_l);
invtristate invtristate_20_1 (out_[1], din[1], enable_l);
invtristate invtristate_20_2 (out_[2], din[2], enable_l);
invtristate invtristate_20_3 (out_[3], din[3], enable_l);
invtristate invtristate_20_4 (out_[4], din[4], enable_l);
invtristate invtristate_20_5 (out_[5], din[5], enable_l);
invtristate invtristate_20_6 (out_[6], din[6], enable_l);
invtristate invtristate_20_7 (out_[7], din[7], enable_l);
invtristate invtristate_20_8 (out_[8], din[8], enable_l);
invtristate invtristate_20_9 (out_[9], din[9], enable_l);
invtristate invtristate_20_10 (out_[10], din[10], enable_l);
invtristate invtristate_20_11 (out_[11], din[11], enable_l);
invtristate invtristate_20_12 (out_[12], din[12], enable_l);
invtristate invtristate_20_13 (out_[13], din[13], enable_l);
invtristate invtristate_20_14 (out_[14], din[14], enable_l);
invtristate invtristate_20_15 (out_[15], din[15], enable_l);
invtristate invtristate_20_16 (out_[16], din[16], enable_l);
invtristate invtristate_20_17 (out_[17], din[17], enable_l);
invtristate invtristate_20_18 (out_[18], din[18], enable_l);
invtristate invtristate_20_19 (out_[19], din[19], enable_l);
invtristate invtristate_20_20 (out_[20], din[20], enable_l);
endmodule
module invtristate_22 (out_, din, enable_l) ;
output [21:0] out_ ;
input [21:0] din ;
input enable_l ;
invtristate invtristate_21_0 (out_[0], din[0], enable_l);
invtristate invtristate_21_1 (out_[1], din[1], enable_l);
invtristate invtristate_21_2 (out_[2], din[2], enable_l);
invtristate invtristate_21_3 (out_[3], din[3], enable_l);
invtristate invtristate_21_4 (out_[4], din[4], enable_l);
invtristate invtristate_21_5 (out_[5], din[5], enable_l);
invtristate invtristate_21_6 (out_[6], din[6], enable_l);
invtristate invtristate_21_7 (out_[7], din[7], enable_l);
invtristate invtristate_21_8 (out_[8], din[8], enable_l);
invtristate invtristate_21_9 (out_[9], din[9], enable_l);
invtristate invtristate_21_10 (out_[10], din[10], enable_l);
invtristate invtristate_21_11 (out_[11], din[11], enable_l);
invtristate invtristate_21_12 (out_[12], din[12], enable_l);
invtristate invtristate_21_13 (out_[13], din[13], enable_l);
invtristate invtristate_21_14 (out_[14], din[14], enable_l);
invtristate invtristate_21_15 (out_[15], din[15], enable_l);
invtristate invtristate_21_16 (out_[16], din[16], enable_l);
invtristate invtristate_21_17 (out_[17], din[17], enable_l);
invtristate invtristate_21_18 (out_[18], din[18], enable_l);
invtristate invtristate_21_19 (out_[19], din[19], enable_l);
invtristate invtristate_21_20 (out_[20], din[20], enable_l);
invtristate invtristate_21_21 (out_[21], din[21], enable_l);
endmodule
module invtristate_23 (out_, din, enable_l) ;
output [22:0] out_ ;
input [22:0] din ;
input enable_l ;
invtristate invtristate_22_0 (out_[0], din[0], enable_l);
invtristate invtristate_22_1 (out_[1], din[1], enable_l);
invtristate invtristate_22_2 (out_[2], din[2], enable_l);
invtristate invtristate_22_3 (out_[3], din[3], enable_l);
invtristate invtristate_22_4 (out_[4], din[4], enable_l);
invtristate invtristate_22_5 (out_[5], din[5], enable_l);
invtristate invtristate_22_6 (out_[6], din[6], enable_l);
invtristate invtristate_22_7 (out_[7], din[7], enable_l);
invtristate invtristate_22_8 (out_[8], din[8], enable_l);
invtristate invtristate_22_9 (out_[9], din[9], enable_l);
invtristate invtristate_22_10 (out_[10], din[10], enable_l);
invtristate invtristate_22_11 (out_[11], din[11], enable_l);
invtristate invtristate_22_12 (out_[12], din[12], enable_l);
invtristate invtristate_22_13 (out_[13], din[13], enable_l);
invtristate invtristate_22_14 (out_[14], din[14], enable_l);
invtristate invtristate_22_15 (out_[15], din[15], enable_l);
invtristate invtristate_22_16 (out_[16], din[16], enable_l);
invtristate invtristate_22_17 (out_[17], din[17], enable_l);
invtristate invtristate_22_18 (out_[18], din[18], enable_l);
invtristate invtristate_22_19 (out_[19], din[19], enable_l);
invtristate invtristate_22_20 (out_[20], din[20], enable_l);
invtristate invtristate_22_21 (out_[21], din[21], enable_l);
invtristate invtristate_22_22 (out_[22], din[22], enable_l);
endmodule
module invtristate_24 (out_, din, enable_l) ;
output [23:0] out_ ;
input [23:0] din ;
input enable_l ;
invtristate invtristate_23_0 (out_[0], din[0], enable_l);
invtristate invtristate_23_1 (out_[1], din[1], enable_l);
invtristate invtristate_23_2 (out_[2], din[2], enable_l);
invtristate invtristate_23_3 (out_[3], din[3], enable_l);
invtristate invtristate_23_4 (out_[4], din[4], enable_l);
invtristate invtristate_23_5 (out_[5], din[5], enable_l);
invtristate invtristate_23_6 (out_[6], din[6], enable_l);
invtristate invtristate_23_7 (out_[7], din[7], enable_l);
invtristate invtristate_23_8 (out_[8], din[8], enable_l);
invtristate invtristate_23_9 (out_[9], din[9], enable_l);
invtristate invtristate_23_10 (out_[10], din[10], enable_l);
invtristate invtristate_23_11 (out_[11], din[11], enable_l);
invtristate invtristate_23_12 (out_[12], din[12], enable_l);
invtristate invtristate_23_13 (out_[13], din[13], enable_l);
invtristate invtristate_23_14 (out_[14], din[14], enable_l);
invtristate invtristate_23_15 (out_[15], din[15], enable_l);
invtristate invtristate_23_16 (out_[16], din[16], enable_l);
invtristate invtristate_23_17 (out_[17], din[17], enable_l);
invtristate invtristate_23_18 (out_[18], din[18], enable_l);
invtristate invtristate_23_19 (out_[19], din[19], enable_l);
invtristate invtristate_23_20 (out_[20], din[20], enable_l);
invtristate invtristate_23_21 (out_[21], din[21], enable_l);
invtristate invtristate_23_22 (out_[22], din[22], enable_l);
invtristate invtristate_23_23 (out_[23], din[23], enable_l);
endmodule
module invtristate_25 (out_, din, enable_l) ;
output [24:0] out_ ;
input [24:0] din ;
input enable_l ;
invtristate invtristate_24_0 (out_[0], din[0], enable_l);
invtristate invtristate_24_1 (out_[1], din[1], enable_l);
invtristate invtristate_24_2 (out_[2], din[2], enable_l);
invtristate invtristate_24_3 (out_[3], din[3], enable_l);
invtristate invtristate_24_4 (out_[4], din[4], enable_l);
invtristate invtristate_24_5 (out_[5], din[5], enable_l);
invtristate invtristate_24_6 (out_[6], din[6], enable_l);
invtristate invtristate_24_7 (out_[7], din[7], enable_l);
invtristate invtristate_24_8 (out_[8], din[8], enable_l);
invtristate invtristate_24_9 (out_[9], din[9], enable_l);
invtristate invtristate_24_10 (out_[10], din[10], enable_l);
invtristate invtristate_24_11 (out_[11], din[11], enable_l);
invtristate invtristate_24_12 (out_[12], din[12], enable_l);
invtristate invtristate_24_13 (out_[13], din[13], enable_l);
invtristate invtristate_24_14 (out_[14], din[14], enable_l);
invtristate invtristate_24_15 (out_[15], din[15], enable_l);
invtristate invtristate_24_16 (out_[16], din[16], enable_l);
invtristate invtristate_24_17 (out_[17], din[17], enable_l);
invtristate invtristate_24_18 (out_[18], din[18], enable_l);
invtristate invtristate_24_19 (out_[19], din[19], enable_l);
invtristate invtristate_24_20 (out_[20], din[20], enable_l);
invtristate invtristate_24_21 (out_[21], din[21], enable_l);
invtristate invtristate_24_22 (out_[22], din[22], enable_l);
invtristate invtristate_24_23 (out_[23], din[23], enable_l);
invtristate invtristate_24_24 (out_[24], din[24], enable_l);
endmodule
module invtristate_26 (out_, din, enable_l) ;
output [25:0] out_ ;
input [25:0] din ;
input enable_l ;
invtristate invtristate_25_0 (out_[0], din[0], enable_l);
invtristate invtristate_25_1 (out_[1], din[1], enable_l);
invtristate invtristate_25_2 (out_[2], din[2], enable_l);
invtristate invtristate_25_3 (out_[3], din[3], enable_l);
invtristate invtristate_25_4 (out_[4], din[4], enable_l);
invtristate invtristate_25_5 (out_[5], din[5], enable_l);
invtristate invtristate_25_6 (out_[6], din[6], enable_l);
invtristate invtristate_25_7 (out_[7], din[7], enable_l);
invtristate invtristate_25_8 (out_[8], din[8], enable_l);
invtristate invtristate_25_9 (out_[9], din[9], enable_l);
invtristate invtristate_25_10 (out_[10], din[10], enable_l);
invtristate invtristate_25_11 (out_[11], din[11], enable_l);
invtristate invtristate_25_12 (out_[12], din[12], enable_l);
invtristate invtristate_25_13 (out_[13], din[13], enable_l);
invtristate invtristate_25_14 (out_[14], din[14], enable_l);
invtristate invtristate_25_15 (out_[15], din[15], enable_l);
invtristate invtristate_25_16 (out_[16], din[16], enable_l);
invtristate invtristate_25_17 (out_[17], din[17], enable_l);
invtristate invtristate_25_18 (out_[18], din[18], enable_l);
invtristate invtristate_25_19 (out_[19], din[19], enable_l);
invtristate invtristate_25_20 (out_[20], din[20], enable_l);
invtristate invtristate_25_21 (out_[21], din[21], enable_l);
invtristate invtristate_25_22 (out_[22], din[22], enable_l);
invtristate invtristate_25_23 (out_[23], din[23], enable_l);
invtristate invtristate_25_24 (out_[24], din[24], enable_l);
invtristate invtristate_25_25 (out_[25], din[25], enable_l);
endmodule
module invtristate_27 (out_, din, enable_l) ;
output [26:0] out_ ;
input [26:0] din ;
input enable_l ;
invtristate invtristate_26_0 (out_[0], din[0], enable_l);
invtristate invtristate_26_1 (out_[1], din[1], enable_l);
invtristate invtristate_26_2 (out_[2], din[2], enable_l);
invtristate invtristate_26_3 (out_[3], din[3], enable_l);
invtristate invtristate_26_4 (out_[4], din[4], enable_l);
invtristate invtristate_26_5 (out_[5], din[5], enable_l);
invtristate invtristate_26_6 (out_[6], din[6], enable_l);
invtristate invtristate_26_7 (out_[7], din[7], enable_l);
invtristate invtristate_26_8 (out_[8], din[8], enable_l);
invtristate invtristate_26_9 (out_[9], din[9], enable_l);
invtristate invtristate_26_10 (out_[10], din[10], enable_l);
invtristate invtristate_26_11 (out_[11], din[11], enable_l);
invtristate invtristate_26_12 (out_[12], din[12], enable_l);
invtristate invtristate_26_13 (out_[13], din[13], enable_l);
invtristate invtristate_26_14 (out_[14], din[14], enable_l);
invtristate invtristate_26_15 (out_[15], din[15], enable_l);
invtristate invtristate_26_16 (out_[16], din[16], enable_l);
invtristate invtristate_26_17 (out_[17], din[17], enable_l);
invtristate invtristate_26_18 (out_[18], din[18], enable_l);
invtristate invtristate_26_19 (out_[19], din[19], enable_l);
invtristate invtristate_26_20 (out_[20], din[20], enable_l);
invtristate invtristate_26_21 (out_[21], din[21], enable_l);
invtristate invtristate_26_22 (out_[22], din[22], enable_l);
invtristate invtristate_26_23 (out_[23], din[23], enable_l);
invtristate invtristate_26_24 (out_[24], din[24], enable_l);
invtristate invtristate_26_25 (out_[25], din[25], enable_l);
invtristate invtristate_26_26 (out_[26], din[26], enable_l);
endmodule
module invtristate_28 (out_, din, enable_l) ;
output [27:0] out_ ;
input [27:0] din ;
input enable_l ;
invtristate invtristate_27_0 (out_[0], din[0], enable_l);
invtristate invtristate_27_1 (out_[1], din[1], enable_l);
invtristate invtristate_27_2 (out_[2], din[2], enable_l);
invtristate invtristate_27_3 (out_[3], din[3], enable_l);
invtristate invtristate_27_4 (out_[4], din[4], enable_l);
invtristate invtristate_27_5 (out_[5], din[5], enable_l);
invtristate invtristate_27_6 (out_[6], din[6], enable_l);
invtristate invtristate_27_7 (out_[7], din[7], enable_l);
invtristate invtristate_27_8 (out_[8], din[8], enable_l);
invtristate invtristate_27_9 (out_[9], din[9], enable_l);
invtristate invtristate_27_10 (out_[10], din[10], enable_l);
invtristate invtristate_27_11 (out_[11], din[11], enable_l);
invtristate invtristate_27_12 (out_[12], din[12], enable_l);
invtristate invtristate_27_13 (out_[13], din[13], enable_l);
invtristate invtristate_27_14 (out_[14], din[14], enable_l);
invtristate invtristate_27_15 (out_[15], din[15], enable_l);
invtristate invtristate_27_16 (out_[16], din[16], enable_l);
invtristate invtristate_27_17 (out_[17], din[17], enable_l);
invtristate invtristate_27_18 (out_[18], din[18], enable_l);
invtristate invtristate_27_19 (out_[19], din[19], enable_l);
invtristate invtristate_27_20 (out_[20], din[20], enable_l);
invtristate invtristate_27_21 (out_[21], din[21], enable_l);
invtristate invtristate_27_22 (out_[22], din[22], enable_l);
invtristate invtristate_27_23 (out_[23], din[23], enable_l);
invtristate invtristate_27_24 (out_[24], din[24], enable_l);
invtristate invtristate_27_25 (out_[25], din[25], enable_l);
invtristate invtristate_27_26 (out_[26], din[26], enable_l);
invtristate invtristate_27_27 (out_[27], din[27], enable_l);
endmodule
module invtristate_29 (out_, din, enable_l) ;
output [28:0] out_ ;
input [28:0] din ;
input enable_l ;
invtristate invtristate_28_0 (out_[0], din[0], enable_l);
invtristate invtristate_28_1 (out_[1], din[1], enable_l);
invtristate invtristate_28_2 (out_[2], din[2], enable_l);
invtristate invtristate_28_3 (out_[3], din[3], enable_l);
invtristate invtristate_28_4 (out_[4], din[4], enable_l);
invtristate invtristate_28_5 (out_[5], din[5], enable_l);
invtristate invtristate_28_6 (out_[6], din[6], enable_l);
invtristate invtristate_28_7 (out_[7], din[7], enable_l);
invtristate invtristate_28_8 (out_[8], din[8], enable_l);
invtristate invtristate_28_9 (out_[9], din[9], enable_l);
invtristate invtristate_28_10 (out_[10], din[10], enable_l);
invtristate invtristate_28_11 (out_[11], din[11], enable_l);
invtristate invtristate_28_12 (out_[12], din[12], enable_l);
invtristate invtristate_28_13 (out_[13], din[13], enable_l);
invtristate invtristate_28_14 (out_[14], din[14], enable_l);
invtristate invtristate_28_15 (out_[15], din[15], enable_l);
invtristate invtristate_28_16 (out_[16], din[16], enable_l);
invtristate invtristate_28_17 (out_[17], din[17], enable_l);
invtristate invtristate_28_18 (out_[18], din[18], enable_l);
invtristate invtristate_28_19 (out_[19], din[19], enable_l);
invtristate invtristate_28_20 (out_[20], din[20], enable_l);
invtristate invtristate_28_21 (out_[21], din[21], enable_l);
invtristate invtristate_28_22 (out_[22], din[22], enable_l);
invtristate invtristate_28_23 (out_[23], din[23], enable_l);
invtristate invtristate_28_24 (out_[24], din[24], enable_l);
invtristate invtristate_28_25 (out_[25], din[25], enable_l);
invtristate invtristate_28_26 (out_[26], din[26], enable_l);
invtristate invtristate_28_27 (out_[27], din[27], enable_l);
invtristate invtristate_28_28 (out_[28], din[28], enable_l);
endmodule
module invtristate_30 (out_, din, enable_l) ;
output [29:0] out_ ;
input [29:0] din ;
input enable_l ;
invtristate invtristate_29_0 (out_[0], din[0], enable_l);
invtristate invtristate_29_1 (out_[1], din[1], enable_l);
invtristate invtristate_29_2 (out_[2], din[2], enable_l);
invtristate invtristate_29_3 (out_[3], din[3], enable_l);
invtristate invtristate_29_4 (out_[4], din[4], enable_l);
invtristate invtristate_29_5 (out_[5], din[5], enable_l);
invtristate invtristate_29_6 (out_[6], din[6], enable_l);
invtristate invtristate_29_7 (out_[7], din[7], enable_l);
invtristate invtristate_29_8 (out_[8], din[8], enable_l);
| This page: |
Created: | Thu Aug 19 11:58:28 1999 |
| From: |
../../../sparc_v8/lib/rtl/macros.v
|