/******************************************************************************/
/* */
/* Copyright (c) 1999 Sun Microsystems, Inc. All rights reserved. */
/* */
/* The contents of this file are subject to the current version of the Sun */
/* Community Source License, microSPARCII ("the License"). You may not use */
/* this file except in compliance with the License. You may obtain a copy */
/* of the License by searching for "Sun Community Source License" on the */
/* World Wide Web at http://www.sun.com. See the License for the rights, */
/* obligations, and limitations governing use of the contents of this file. */
/* */
/* Sun Microsystems, Inc. has intellectual property rights relating to the */
/* technology embodied in these files. In particular, and without limitation, */
/* these intellectual property rights may include one or more U.S. patents, */
/* foreign patents, or pending applications. */
/* */
/* Sun, Sun Microsystems, the Sun logo, all Sun-based trademarks and logos, */
/* Solaris, Java and all Java-based trademarks and logos are trademarks or */
/* registered trademarks of Sun Microsystems, Inc. in the United States and */
/* other countries. microSPARC is a trademark or registered trademark of */
/* SPARC International, Inc. All SPARC trademarks are used under license and */
/* are trademarks or registered trademarks of SPARC International, Inc. in */
/* the United States and other countries. Products bearing SPARC trademarks */
/* are based upon an architecture developed by Sun Microsystems, Inc. */
/* */
/******************************************************************************/
/***************************************************************************
****************************************************************************
***
*** Program File: @(#)macros.v
***
****************************************************************************
****************************************************************************/
![[Up: writebuffer write_buffer_0]](v2html-up.gif)
... (truncated)
module Mflipflop_1
(out, din, clock, enable_l) ;
output out ;
input din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_0_0 (out, din, clock, enable_l);
endmodule
module Mflipflop_2 (out, din, clock, enable_l) ;
output [1:0] out ;
input [1:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_1_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_1_1 (out[1], din[1], clock, enable_l);
endmodule
module Mflipflop_3 (out, din, clock, enable_l) ;
output [2:0] out ;
input [2:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_2_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_2_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_2_2 (out[2], din[2], clock, enable_l);
endmodule
module Mflipflop_4 (out, din, clock, enable_l) ;
output [3:0] out ;
input [3:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_3_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_3_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_3_2 (out[2], din[2], clock, enable_l);
Mflipflop Mflipflop_3_3 (out[3], din[3], clock, enable_l);
endmodule
module Mflipflop_5 (out, din, clock, enable_l) ;
output [4:0] out ;
input [4:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_4_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_4_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_4_2 (out[2], din[2], clock, enable_l);
Mflipflop Mflipflop_4_3 (out[3], din[3], clock, enable_l);
Mflipflop Mflipflop_4_4 (out[4], din[4], clock, enable_l);
endmodule
module Mflipflop_6 (out, din, clock, enable_l) ;
output [5:0] out ;
input [5:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_5_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_5_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_5_2 (out[2], din[2], clock, enable_l);
Mflipflop Mflipflop_5_3 (out[3], din[3], clock, enable_l);
Mflipflop Mflipflop_5_4 (out[4], din[4], clock, enable_l);
Mflipflop Mflipflop_5_5 (out[5], din[5], clock, enable_l);
endmodule
module Mflipflop_7 (out, din, clock, enable_l) ;
output [6:0] out ;
input [6:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_6_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_6_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_6_2 (out[2], din[2], clock, enable_l);
Mflipflop Mflipflop_6_3 (out[3], din[3], clock, enable_l);
Mflipflop Mflipflop_6_4 (out[4], din[4], clock, enable_l);
Mflipflop Mflipflop_6_5 (out[5], din[5], clock, enable_l);
Mflipflop Mflipflop_6_6 (out[6], din[6], clock, enable_l);
endmodule
module Mflipflop_8 (out, din, clock, enable_l) ;
output [7:0] out ;
input [7:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_7_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_7_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_7_2 (out[2], din[2], clock, enable_l);
Mflipflop Mflipflop_7_3 (out[3], din[3], clock, enable_l);
Mflipflop Mflipflop_7_4 (out[4], din[4], clock, enable_l);
Mflipflop Mflipflop_7_5 (out[5], din[5], clock, enable_l);
Mflipflop Mflipflop_7_6 (out[6], din[6], clock, enable_l);
Mflipflop Mflipflop_7_7 (out[7], din[7], clock, enable_l);
endmodule
module Mflipflop_9 (out, din, clock, enable_l) ;
output [8:0] out ;
input [8:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_8_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_8_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_8_2 (out[2], din[2], clock, enable_l);
Mflipflop Mflipflop_8_3 (out[3], din[3], clock, enable_l);
Mflipflop Mflipflop_8_4 (out[4], din[4], clock, enable_l);
Mflipflop Mflipflop_8_5 (out[5], din[5], clock, enable_l);
Mflipflop Mflipflop_8_6 (out[6], din[6], clock, enable_l);
Mflipflop Mflipflop_8_7 (out[7], din[7], clock, enable_l);
Mflipflop Mflipflop_8_8 (out[8], din[8], clock, enable_l);
endmodule
module Mflipflop_10 (out, din, clock, enable_l) ;
output [9:0] out ;
input [9:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_9_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_9_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_9_2 (out[2], din[2], clock, enable_l);
Mflipflop Mflipflop_9_3 (out[3], din[3], clock, enable_l);
Mflipflop Mflipflop_9_4 (out[4], din[4], clock, enable_l);
Mflipflop Mflipflop_9_5 (out[5], din[5], clock, enable_l);
Mflipflop Mflipflop_9_6 (out[6], din[6], clock, enable_l);
Mflipflop Mflipflop_9_7 (out[7], din[7], clock, enable_l);
Mflipflop Mflipflop_9_8 (out[8], din[8], clock, enable_l);
Mflipflop Mflipflop_9_9 (out[9], din[9], clock, enable_l);
endmodule
module Mflipflop_11 (out, din, clock, enable_l) ;
output [10:0] out ;
input [10:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_10_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_10_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_10_2 (out[2], din[2], clock, enable_l);
Mflipflop Mflipflop_10_3 (out[3], din[3], clock, enable_l);
Mflipflop Mflipflop_10_4 (out[4], din[4], clock, enable_l);
Mflipflop Mflipflop_10_5 (out[5], din[5], clock, enable_l);
Mflipflop Mflipflop_10_6 (out[6], din[6], clock, enable_l);
Mflipflop Mflipflop_10_7 (out[7], din[7], clock, enable_l);
Mflipflop Mflipflop_10_8 (out[8], din[8], clock, enable_l);
Mflipflop Mflipflop_10_9 (out[9], din[9], clock, enable_l);
Mflipflop Mflipflop_10_10 (out[10], din[10], clock, enable_l);
endmodule
module Mflipflop_12 (out, din, clock, enable_l) ;
output [11:0] out ;
input [11:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_11_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_11_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_11_2 (out[2], din[2], clock, enable_l);
Mflipflop Mflipflop_11_3 (out[3], din[3], clock, enable_l);
Mflipflop Mflipflop_11_4 (out[4], din[4], clock, enable_l);
Mflipflop Mflipflop_11_5 (out[5], din[5], clock, enable_l);
Mflipflop Mflipflop_11_6 (out[6], din[6], clock, enable_l);
Mflipflop Mflipflop_11_7 (out[7], din[7], clock, enable_l);
Mflipflop Mflipflop_11_8 (out[8], din[8], clock, enable_l);
Mflipflop Mflipflop_11_9 (out[9], din[9], clock, enable_l);
Mflipflop Mflipflop_11_10 (out[10], din[10], clock, enable_l);
Mflipflop Mflipflop_11_11 (out[11], din[11], clock, enable_l);
endmodule
module Mflipflop_13 (out, din, clock, enable_l) ;
output [12:0] out ;
input [12:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_12_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_12_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_12_2 (out[2], din[2], clock, enable_l);
Mflipflop Mflipflop_12_3 (out[3], din[3], clock, enable_l);
Mflipflop Mflipflop_12_4 (out[4], din[4], clock, enable_l);
Mflipflop Mflipflop_12_5 (out[5], din[5], clock, enable_l);
Mflipflop Mflipflop_12_6 (out[6], din[6], clock, enable_l);
Mflipflop Mflipflop_12_7 (out[7], din[7], clock, enable_l);
Mflipflop Mflipflop_12_8 (out[8], din[8], clock, enable_l);
Mflipflop Mflipflop_12_9 (out[9], din[9], clock, enable_l);
Mflipflop Mflipflop_12_10 (out[10], din[10], clock, enable_l);
Mflipflop Mflipflop_12_11 (out[11], din[11], clock, enable_l);
Mflipflop Mflipflop_12_12 (out[12], din[12], clock, enable_l);
endmodule
module Mflipflop_14 (out, din, clock, enable_l) ;
output [13:0] out ;
input [13:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_13_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_13_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_13_2 (out[2], din[2], clock, enable_l);
Mflipflop Mflipflop_13_3 (out[3], din[3], clock, enable_l);
Mflipflop Mflipflop_13_4 (out[4], din[4], clock, enable_l);
Mflipflop Mflipflop_13_5 (out[5], din[5], clock, enable_l);
Mflipflop Mflipflop_13_6 (out[6], din[6], clock, enable_l);
Mflipflop Mflipflop_13_7 (out[7], din[7], clock, enable_l);
Mflipflop Mflipflop_13_8 (out[8], din[8], clock, enable_l);
Mflipflop Mflipflop_13_9 (out[9], din[9], clock, enable_l);
Mflipflop Mflipflop_13_10 (out[10], din[10], clock, enable_l);
Mflipflop Mflipflop_13_11 (out[11], din[11], clock, enable_l);
Mflipflop Mflipflop_13_12 (out[12], din[12], clock, enable_l);
Mflipflop Mflipflop_13_13 (out[13], din[13], clock, enable_l);
endmodule
module Mflipflop_15 (out, din, clock, enable_l) ;
output [14:0] out ;
input [14:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_14_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_14_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_14_2 (out[2], din[2], clock, enable_l);
Mflipflop Mflipflop_14_3 (out[3], din[3], clock, enable_l);
Mflipflop Mflipflop_14_4 (out[4], din[4], clock, enable_l);
Mflipflop Mflipflop_14_5 (out[5], din[5], clock, enable_l);
Mflipflop Mflipflop_14_6 (out[6], din[6], clock, enable_l);
Mflipflop Mflipflop_14_7 (out[7], din[7], clock, enable_l);
Mflipflop Mflipflop_14_8 (out[8], din[8], clock, enable_l);
Mflipflop Mflipflop_14_9 (out[9], din[9], clock, enable_l);
Mflipflop Mflipflop_14_10 (out[10], din[10], clock, enable_l);
Mflipflop Mflipflop_14_11 (out[11], din[11], clock, enable_l);
Mflipflop Mflipflop_14_12 (out[12], din[12], clock, enable_l);
Mflipflop Mflipflop_14_13 (out[13], din[13], clock, enable_l);
Mflipflop Mflipflop_14_14 (out[14], din[14], clock, enable_l);
endmodule
module Mflipflop_16 (out, din, clock, enable_l) ;
output [15:0] out ;
input [15:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_15_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_15_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_15_2 (out[2], din[2], clock, enable_l);
Mflipflop Mflipflop_15_3 (out[3], din[3], clock, enable_l);
Mflipflop Mflipflop_15_4 (out[4], din[4], clock, enable_l);
Mflipflop Mflipflop_15_5 (out[5], din[5], clock, enable_l);
Mflipflop Mflipflop_15_6 (out[6], din[6], clock, enable_l);
Mflipflop Mflipflop_15_7 (out[7], din[7], clock, enable_l);
Mflipflop Mflipflop_15_8 (out[8], din[8], clock, enable_l);
Mflipflop Mflipflop_15_9 (out[9], din[9], clock, enable_l);
Mflipflop Mflipflop_15_10 (out[10], din[10], clock, enable_l);
Mflipflop Mflipflop_15_11 (out[11], din[11], clock, enable_l);
Mflipflop Mflipflop_15_12 (out[12], din[12], clock, enable_l);
Mflipflop Mflipflop_15_13 (out[13], din[13], clock, enable_l);
Mflipflop Mflipflop_15_14 (out[14], din[14], clock, enable_l);
Mflipflop Mflipflop_15_15 (out[15], din[15], clock, enable_l);
endmodule
module Mflipflop_17 (out, din, clock, enable_l) ;
output [16:0] out ;
input [16:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_16_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_16_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_16_2 (out[2], din[2], clock, enable_l);
Mflipflop Mflipflop_16_3 (out[3], din[3], clock, enable_l);
Mflipflop Mflipflop_16_4 (out[4], din[4], clock, enable_l);
Mflipflop Mflipflop_16_5 (out[5], din[5], clock, enable_l);
Mflipflop Mflipflop_16_6 (out[6], din[6], clock, enable_l);
Mflipflop Mflipflop_16_7 (out[7], din[7], clock, enable_l);
Mflipflop Mflipflop_16_8 (out[8], din[8], clock, enable_l);
Mflipflop Mflipflop_16_9 (out[9], din[9], clock, enable_l);
Mflipflop Mflipflop_16_10 (out[10], din[10], clock, enable_l);
Mflipflop Mflipflop_16_11 (out[11], din[11], clock, enable_l);
Mflipflop Mflipflop_16_12 (out[12], din[12], clock, enable_l);
Mflipflop Mflipflop_16_13 (out[13], din[13], clock, enable_l);
Mflipflop Mflipflop_16_14 (out[14], din[14], clock, enable_l);
Mflipflop Mflipflop_16_15 (out[15], din[15], clock, enable_l);
Mflipflop Mflipflop_16_16 (out[16], din[16], clock, enable_l);
endmodule
module Mflipflop_18 (out, din, clock, enable_l) ;
output [17:0] out ;
input [17:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_17_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_17_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_17_2 (out[2], din[2], clock, enable_l);
Mflipflop Mflipflop_17_3 (out[3], din[3], clock, enable_l);
Mflipflop Mflipflop_17_4 (out[4], din[4], clock, enable_l);
Mflipflop Mflipflop_17_5 (out[5], din[5], clock, enable_l);
Mflipflop Mflipflop_17_6 (out[6], din[6], clock, enable_l);
Mflipflop Mflipflop_17_7 (out[7], din[7], clock, enable_l);
Mflipflop Mflipflop_17_8 (out[8], din[8], clock, enable_l);
Mflipflop Mflipflop_17_9 (out[9], din[9], clock, enable_l);
Mflipflop Mflipflop_17_10 (out[10], din[10], clock, enable_l);
Mflipflop Mflipflop_17_11 (out[11], din[11], clock, enable_l);
Mflipflop Mflipflop_17_12 (out[12], din[12], clock, enable_l);
Mflipflop Mflipflop_17_13 (out[13], din[13], clock, enable_l);
Mflipflop Mflipflop_17_14 (out[14], din[14], clock, enable_l);
Mflipflop Mflipflop_17_15 (out[15], din[15], clock, enable_l);
Mflipflop Mflipflop_17_16 (out[16], din[16], clock, enable_l);
Mflipflop Mflipflop_17_17 (out[17], din[17], clock, enable_l);
endmodule
module Mflipflop_19 (out, din, clock, enable_l) ;
output [18:0] out ;
input [18:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_18_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_18_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_18_2 (out[2], din[2], clock, enable_l);
Mflipflop Mflipflop_18_3 (out[3], din[3], clock, enable_l);
Mflipflop Mflipflop_18_4 (out[4], din[4], clock, enable_l);
Mflipflop Mflipflop_18_5 (out[5], din[5], clock, enable_l);
Mflipflop Mflipflop_18_6 (out[6], din[6], clock, enable_l);
Mflipflop Mflipflop_18_7 (out[7], din[7], clock, enable_l);
Mflipflop Mflipflop_18_8 (out[8], din[8], clock, enable_l);
Mflipflop Mflipflop_18_9 (out[9], din[9], clock, enable_l);
Mflipflop Mflipflop_18_10 (out[10], din[10], clock, enable_l);
Mflipflop Mflipflop_18_11 (out[11], din[11], clock, enable_l);
Mflipflop Mflipflop_18_12 (out[12], din[12], clock, enable_l);
Mflipflop Mflipflop_18_13 (out[13], din[13], clock, enable_l);
Mflipflop Mflipflop_18_14 (out[14], din[14], clock, enable_l);
Mflipflop Mflipflop_18_15 (out[15], din[15], clock, enable_l);
Mflipflop Mflipflop_18_16 (out[16], din[16], clock, enable_l);
Mflipflop Mflipflop_18_17 (out[17], din[17], clock, enable_l);
Mflipflop Mflipflop_18_18 (out[18], din[18], clock, enable_l);
endmodule
module Mflipflop_20 (out, din, clock, enable_l) ;
output [19:0] out ;
input [19:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_19_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_19_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_19_2 (out[2], din[2], clock, enable_l);
Mflipflop Mflipflop_19_3 (out[3], din[3], clock, enable_l);
Mflipflop Mflipflop_19_4 (out[4], din[4], clock, enable_l);
Mflipflop Mflipflop_19_5 (out[5], din[5], clock, enable_l);
Mflipflop Mflipflop_19_6 (out[6], din[6], clock, enable_l);
Mflipflop Mflipflop_19_7 (out[7], din[7], clock, enable_l);
Mflipflop Mflipflop_19_8 (out[8], din[8], clock, enable_l);
Mflipflop Mflipflop_19_9 (out[9], din[9], clock, enable_l);
Mflipflop Mflipflop_19_10 (out[10], din[10], clock, enable_l);
Mflipflop Mflipflop_19_11 (out[11], din[11], clock, enable_l);
Mflipflop Mflipflop_19_12 (out[12], din[12], clock, enable_l);
Mflipflop Mflipflop_19_13 (out[13], din[13], clock, enable_l);
Mflipflop Mflipflop_19_14 (out[14], din[14], clock, enable_l);
Mflipflop Mflipflop_19_15 (out[15], din[15], clock, enable_l);
Mflipflop Mflipflop_19_16 (out[16], din[16], clock, enable_l);
Mflipflop Mflipflop_19_17 (out[17], din[17], clock, enable_l);
Mflipflop Mflipflop_19_18 (out[18], din[18], clock, enable_l);
Mflipflop Mflipflop_19_19 (out[19], din[19], clock, enable_l);
endmodule
module Mflipflop_21 (out, din, clock, enable_l) ;
output [20:0] out ;
input [20:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_20_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_20_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_20_2 (out[2], din[2], clock, enable_l);
Mflipflop Mflipflop_20_3 (out[3], din[3], clock, enable_l);
Mflipflop Mflipflop_20_4 (out[4], din[4], clock, enable_l);
Mflipflop Mflipflop_20_5 (out[5], din[5], clock, enable_l);
Mflipflop Mflipflop_20_6 (out[6], din[6], clock, enable_l);
Mflipflop Mflipflop_20_7 (out[7], din[7], clock, enable_l);
Mflipflop Mflipflop_20_8 (out[8], din[8], clock, enable_l);
Mflipflop Mflipflop_20_9 (out[9], din[9], clock, enable_l);
Mflipflop Mflipflop_20_10 (out[10], din[10], clock, enable_l);
Mflipflop Mflipflop_20_11 (out[11], din[11], clock, enable_l);
Mflipflop Mflipflop_20_12 (out[12], din[12], clock, enable_l);
Mflipflop Mflipflop_20_13 (out[13], din[13], clock, enable_l);
Mflipflop Mflipflop_20_14 (out[14], din[14], clock, enable_l);
Mflipflop Mflipflop_20_15 (out[15], din[15], clock, enable_l);
Mflipflop Mflipflop_20_16 (out[16], din[16], clock, enable_l);
Mflipflop Mflipflop_20_17 (out[17], din[17], clock, enable_l);
Mflipflop Mflipflop_20_18 (out[18], din[18], clock, enable_l);
Mflipflop Mflipflop_20_19 (out[19], din[19], clock, enable_l);
Mflipflop Mflipflop_20_20 (out[20], din[20], clock, enable_l);
endmodule
module Mflipflop_22 (out, din, clock, enable_l) ;
output [21:0] out ;
input [21:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_21_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_21_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_21_2 (out[2], din[2], clock, enable_l);
Mflipflop Mflipflop_21_3 (out[3], din[3], clock, enable_l);
Mflipflop Mflipflop_21_4 (out[4], din[4], clock, enable_l);
Mflipflop Mflipflop_21_5 (out[5], din[5], clock, enable_l);
Mflipflop Mflipflop_21_6 (out[6], din[6], clock, enable_l);
Mflipflop Mflipflop_21_7 (out[7], din[7], clock, enable_l);
Mflipflop Mflipflop_21_8 (out[8], din[8], clock, enable_l);
Mflipflop Mflipflop_21_9 (out[9], din[9], clock, enable_l);
Mflipflop Mflipflop_21_10 (out[10], din[10], clock, enable_l);
Mflipflop Mflipflop_21_11 (out[11], din[11], clock, enable_l);
Mflipflop Mflipflop_21_12 (out[12], din[12], clock, enable_l);
Mflipflop Mflipflop_21_13 (out[13], din[13], clock, enable_l);
Mflipflop Mflipflop_21_14 (out[14], din[14], clock, enable_l);
Mflipflop Mflipflop_21_15 (out[15], din[15], clock, enable_l);
Mflipflop Mflipflop_21_16 (out[16], din[16], clock, enable_l);
Mflipflop Mflipflop_21_17 (out[17], din[17], clock, enable_l);
Mflipflop Mflipflop_21_18 (out[18], din[18], clock, enable_l);
Mflipflop Mflipflop_21_19 (out[19], din[19], clock, enable_l);
Mflipflop Mflipflop_21_20 (out[20], din[20], clock, enable_l);
Mflipflop Mflipflop_21_21 (out[21], din[21], clock, enable_l);
endmodule
module Mflipflop_23 (out, din, clock, enable_l) ;
output [22:0] out ;
input [22:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_22_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_22_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_22_2 (out[2], din[2], clock, enable_l);
Mflipflop Mflipflop_22_3 (out[3], din[3], clock, enable_l);
Mflipflop Mflipflop_22_4 (out[4], din[4], clock, enable_l);
Mflipflop Mflipflop_22_5 (out[5], din[5], clock, enable_l);
Mflipflop Mflipflop_22_6 (out[6], din[6], clock, enable_l);
Mflipflop Mflipflop_22_7 (out[7], din[7], clock, enable_l);
Mflipflop Mflipflop_22_8 (out[8], din[8], clock, enable_l);
Mflipflop Mflipflop_22_9 (out[9], din[9], clock, enable_l);
Mflipflop Mflipflop_22_10 (out[10], din[10], clock, enable_l);
Mflipflop Mflipflop_22_11 (out[11], din[11], clock, enable_l);
Mflipflop Mflipflop_22_12 (out[12], din[12], clock, enable_l);
Mflipflop Mflipflop_22_13 (out[13], din[13], clock, enable_l);
Mflipflop Mflipflop_22_14 (out[14], din[14], clock, enable_l);
Mflipflop Mflipflop_22_15 (out[15], din[15], clock, enable_l);
Mflipflop Mflipflop_22_16 (out[16], din[16], clock, enable_l);
Mflipflop Mflipflop_22_17 (out[17], din[17], clock, enable_l);
Mflipflop Mflipflop_22_18 (out[18], din[18], clock, enable_l);
Mflipflop Mflipflop_22_19 (out[19], din[19], clock, enable_l);
Mflipflop Mflipflop_22_20 (out[20], din[20], clock, enable_l);
Mflipflop Mflipflop_22_21 (out[21], din[21], clock, enable_l);
Mflipflop Mflipflop_22_22 (out[22], din[22], clock, enable_l);
endmodule
module Mflipflop_24 (out, din, clock, enable_l) ;
output [23:0] out ;
input [23:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_23_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_23_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_23_2 (out[2], din[2], clock, enable_l);
Mflipflop Mflipflop_23_3 (out[3], din[3], clock, enable_l);
Mflipflop Mflipflop_23_4 (out[4], din[4], clock, enable_l);
Mflipflop Mflipflop_23_5 (out[5], din[5], clock, enable_l);
Mflipflop Mflipflop_23_6 (out[6], din[6], clock, enable_l);
Mflipflop Mflipflop_23_7 (out[7], din[7], clock, enable_l);
Mflipflop Mflipflop_23_8 (out[8], din[8], clock, enable_l);
Mflipflop Mflipflop_23_9 (out[9], din[9], clock, enable_l);
Mflipflop Mflipflop_23_10 (out[10], din[10], clock, enable_l);
Mflipflop Mflipflop_23_11 (out[11], din[11], clock, enable_l);
Mflipflop Mflipflop_23_12 (out[12], din[12], clock, enable_l);
Mflipflop Mflipflop_23_13 (out[13], din[13], clock, enable_l);
Mflipflop Mflipflop_23_14 (out[14], din[14], clock, enable_l);
Mflipflop Mflipflop_23_15 (out[15], din[15], clock, enable_l);
Mflipflop Mflipflop_23_16 (out[16], din[16], clock, enable_l);
Mflipflop Mflipflop_23_17 (out[17], din[17], clock, enable_l);
Mflipflop Mflipflop_23_18 (out[18], din[18], clock, enable_l);
Mflipflop Mflipflop_23_19 (out[19], din[19], clock, enable_l);
Mflipflop Mflipflop_23_20 (out[20], din[20], clock, enable_l);
Mflipflop Mflipflop_23_21 (out[21], din[21], clock, enable_l);
Mflipflop Mflipflop_23_22 (out[22], din[22], clock, enable_l);
Mflipflop Mflipflop_23_23 (out[23], din[23], clock, enable_l);
endmodule
module Mflipflop_25 (out, din, clock, enable_l) ;
output [24:0] out ;
input [24:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_24_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_24_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_24_2 (out[2], din[2], clock, enable_l);
Mflipflop Mflipflop_24_3 (out[3], din[3], clock, enable_l);
Mflipflop Mflipflop_24_4 (out[4], din[4], clock, enable_l);
Mflipflop Mflipflop_24_5 (out[5], din[5], clock, enable_l);
Mflipflop Mflipflop_24_6 (out[6], din[6], clock, enable_l);
Mflipflop Mflipflop_24_7 (out[7], din[7], clock, enable_l);
Mflipflop Mflipflop_24_8 (out[8], din[8], clock, enable_l);
Mflipflop Mflipflop_24_9 (out[9], din[9], clock, enable_l);
Mflipflop Mflipflop_24_10 (out[10], din[10], clock, enable_l);
Mflipflop Mflipflop_24_11 (out[11], din[11], clock, enable_l);
Mflipflop Mflipflop_24_12 (out[12], din[12], clock, enable_l);
Mflipflop Mflipflop_24_13 (out[13], din[13], clock, enable_l);
Mflipflop Mflipflop_24_14 (out[14], din[14], clock, enable_l);
Mflipflop Mflipflop_24_15 (out[15], din[15], clock, enable_l);
Mflipflop Mflipflop_24_16 (out[16], din[16], clock, enable_l);
Mflipflop Mflipflop_24_17 (out[17], din[17], clock, enable_l);
Mflipflop Mflipflop_24_18 (out[18], din[18], clock, enable_l);
Mflipflop Mflipflop_24_19 (out[19], din[19], clock, enable_l);
Mflipflop Mflipflop_24_20 (out[20], din[20], clock, enable_l);
Mflipflop Mflipflop_24_21 (out[21], din[21], clock, enable_l);
Mflipflop Mflipflop_24_22 (out[22], din[22], clock, enable_l);
Mflipflop Mflipflop_24_23 (out[23], din[23], clock, enable_l);
Mflipflop Mflipflop_24_24 (out[24], din[24], clock, enable_l);
endmodule
module Mflipflop_26 (out, din, clock, enable_l) ;
output [25:0] out ;
input [25:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_25_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_25_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_25_2 (out[2], din[2], clock, enable_l);
Mflipflop Mflipflop_25_3 (out[3], din[3], clock, enable_l);
Mflipflop Mflipflop_25_4 (out[4], din[4], clock, enable_l);
Mflipflop Mflipflop_25_5 (out[5], din[5], clock, enable_l);
Mflipflop Mflipflop_25_6 (out[6], din[6], clock, enable_l);
Mflipflop Mflipflop_25_7 (out[7], din[7], clock, enable_l);
Mflipflop Mflipflop_25_8 (out[8], din[8], clock, enable_l);
Mflipflop Mflipflop_25_9 (out[9], din[9], clock, enable_l);
Mflipflop Mflipflop_25_10 (out[10], din[10], clock, enable_l);
Mflipflop Mflipflop_25_11 (out[11], din[11], clock, enable_l);
Mflipflop Mflipflop_25_12 (out[12], din[12], clock, enable_l);
Mflipflop Mflipflop_25_13 (out[13], din[13], clock, enable_l);
Mflipflop Mflipflop_25_14 (out[14], din[14], clock, enable_l);
Mflipflop Mflipflop_25_15 (out[15], din[15], clock, enable_l);
Mflipflop Mflipflop_25_16 (out[16], din[16], clock, enable_l);
Mflipflop Mflipflop_25_17 (out[17], din[17], clock, enable_l);
Mflipflop Mflipflop_25_18 (out[18], din[18], clock, enable_l);
Mflipflop Mflipflop_25_19 (out[19], din[19], clock, enable_l);
Mflipflop Mflipflop_25_20 (out[20], din[20], clock, enable_l);
Mflipflop Mflipflop_25_21 (out[21], din[21], clock, enable_l);
Mflipflop Mflipflop_25_22 (out[22], din[22], clock, enable_l);
Mflipflop Mflipflop_25_23 (out[23], din[23], clock, enable_l);
Mflipflop Mflipflop_25_24 (out[24], din[24], clock, enable_l);
Mflipflop Mflipflop_25_25 (out[25], din[25], clock, enable_l);
endmodule
module Mflipflop_27 (out, din, clock, enable_l) ;
output [26:0] out ;
input [26:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_26_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_26_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_26_2 (out[2], din[2], clock, enable_l);
Mflipflop Mflipflop_26_3 (out[3], din[3], clock, enable_l);
Mflipflop Mflipflop_26_4 (out[4], din[4], clock, enable_l);
Mflipflop Mflipflop_26_5 (out[5], din[5], clock, enable_l);
Mflipflop Mflipflop_26_6 (out[6], din[6], clock, enable_l);
Mflipflop Mflipflop_26_7 (out[7], din[7], clock, enable_l);
Mflipflop Mflipflop_26_8 (out[8], din[8], clock, enable_l);
Mflipflop Mflipflop_26_9 (out[9], din[9], clock, enable_l);
Mflipflop Mflipflop_26_10 (out[10], din[10], clock, enable_l);
Mflipflop Mflipflop_26_11 (out[11], din[11], clock, enable_l);
Mflipflop Mflipflop_26_12 (out[12], din[12], clock, enable_l);
Mflipflop Mflipflop_26_13 (out[13], din[13], clock, enable_l);
Mflipflop Mflipflop_26_14 (out[14], din[14], clock, enable_l);
Mflipflop Mflipflop_26_15 (out[15], din[15], clock, enable_l);
Mflipflop Mflipflop_26_16 (out[16], din[16], clock, enable_l);
Mflipflop Mflipflop_26_17 (out[17], din[17], clock, enable_l);
Mflipflop Mflipflop_26_18 (out[18], din[18], clock, enable_l);
Mflipflop Mflipflop_26_19 (out[19], din[19], clock, enable_l);
Mflipflop Mflipflop_26_20 (out[20], din[20], clock, enable_l);
Mflipflop Mflipflop_26_21 (out[21], din[21], clock, enable_l);
Mflipflop Mflipflop_26_22 (out[22], din[22], clock, enable_l);
Mflipflop Mflipflop_26_23 (out[23], din[23], clock, enable_l);
Mflipflop Mflipflop_26_24 (out[24], din[24], clock, enable_l);
Mflipflop Mflipflop_26_25 (out[25], din[25], clock, enable_l);
Mflipflop Mflipflop_26_26 (out[26], din[26], clock, enable_l);
endmodule
module Mflipflop_28 (out, din, clock, enable_l) ;
output [27:0] out ;
input [27:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_27_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_27_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_27_2 (out[2], din[2], clock, enable_l);
Mflipflop Mflipflop_27_3 (out[3], din[3], clock, enable_l);
Mflipflop Mflipflop_27_4 (out[4], din[4], clock, enable_l);
Mflipflop Mflipflop_27_5 (out[5], din[5], clock, enable_l);
Mflipflop Mflipflop_27_6 (out[6], din[6], clock, enable_l);
Mflipflop Mflipflop_27_7 (out[7], din[7], clock, enable_l);
Mflipflop Mflipflop_27_8 (out[8], din[8], clock, enable_l);
Mflipflop Mflipflop_27_9 (out[9], din[9], clock, enable_l);
Mflipflop Mflipflop_27_10 (out[10], din[10], clock, enable_l);
Mflipflop Mflipflop_27_11 (out[11], din[11], clock, enable_l);
Mflipflop Mflipflop_27_12 (out[12], din[12], clock, enable_l);
Mflipflop Mflipflop_27_13 (out[13], din[13], clock, enable_l);
Mflipflop Mflipflop_27_14 (out[14], din[14], clock, enable_l);
Mflipflop Mflipflop_27_15 (out[15], din[15], clock, enable_l);
Mflipflop Mflipflop_27_16 (out[16], din[16], clock, enable_l);
Mflipflop Mflipflop_27_17 (out[17], din[17], clock, enable_l);
Mflipflop Mflipflop_27_18 (out[18], din[18], clock, enable_l);
Mflipflop Mflipflop_27_19 (out[19], din[19], clock, enable_l);
Mflipflop Mflipflop_27_20 (out[20], din[20], clock, enable_l);
Mflipflop Mflipflop_27_21 (out[21], din[21], clock, enable_l);
Mflipflop Mflipflop_27_22 (out[22], din[22], clock, enable_l);
Mflipflop Mflipflop_27_23 (out[23], din[23], clock, enable_l);
Mflipflop Mflipflop_27_24 (out[24], din[24], clock, enable_l);
Mflipflop Mflipflop_27_25 (out[25], din[25], clock, enable_l);
Mflipflop Mflipflop_27_26 (out[26], din[26], clock, enable_l);
Mflipflop Mflipflop_27_27 (out[27], din[27], clock, enable_l);
endmodule
module Mflipflop_29 (out, din, clock, enable_l) ;
output [28:0] out ;
input [28:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_28_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_28_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_28_2 (out[2], din[2], clock, enable_l);
Mflipflop Mflipflop_28_3 (out[3], din[3], clock, enable_l);
Mflipflop Mflipflop_28_4 (out[4], din[4], clock, enable_l);
Mflipflop Mflipflop_28_5 (out[5], din[5], clock, enable_l);
Mflipflop Mflipflop_28_6 (out[6], din[6], clock, enable_l);
Mflipflop Mflipflop_28_7 (out[7], din[7], clock, enable_l);
Mflipflop Mflipflop_28_8 (out[8], din[8], clock, enable_l);
Mflipflop Mflipflop_28_9 (out[9], din[9], clock, enable_l);
Mflipflop Mflipflop_28_10 (out[10], din[10], clock, enable_l);
Mflipflop Mflipflop_28_11 (out[11], din[11], clock, enable_l);
Mflipflop Mflipflop_28_12 (out[12], din[12], clock, enable_l);
Mflipflop Mflipflop_28_13 (out[13], din[13], clock, enable_l);
Mflipflop Mflipflop_28_14 (out[14], din[14], clock, enable_l);
Mflipflop Mflipflop_28_15 (out[15], din[15], clock, enable_l);
Mflipflop Mflipflop_28_16 (out[16], din[16], clock, enable_l);
Mflipflop Mflipflop_28_17 (out[17], din[17], clock, enable_l);
Mflipflop Mflipflop_28_18 (out[18], din[18], clock, enable_l);
Mflipflop Mflipflop_28_19 (out[19], din[19], clock, enable_l);
Mflipflop Mflipflop_28_20 (out[20], din[20], clock, enable_l);
Mflipflop Mflipflop_28_21 (out[21], din[21], clock, enable_l);
Mflipflop Mflipflop_28_22 (out[22], din[22], clock, enable_l);
Mflipflop Mflipflop_28_23 (out[23], din[23], clock, enable_l);
Mflipflop Mflipflop_28_24 (out[24], din[24], clock, enable_l);
Mflipflop Mflipflop_28_25 (out[25], din[25], clock, enable_l);
Mflipflop Mflipflop_28_26 (out[26], din[26], clock, enable_l);
Mflipflop Mflipflop_28_27 (out[27], din[27], clock, enable_l);
Mflipflop Mflipflop_28_28 (out[28], din[28], clock, enable_l);
endmodule
module Mflipflop_30 (out, din, clock, enable_l) ;
output [29:0] out ;
input [29:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_29_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_29_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_29_2 (out[2], din[2], clock, enable_l);
Mflipflop Mflipflop_29_3 (out[3], din[3], clock, enable_l);
Mflipflop Mflipflop_29_4 (out[4], din[4], clock, enable_l);
Mflipflop Mflipflop_29_5 (out[5], din[5], clock, enable_l);
Mflipflop Mflipflop_29_6 (out[6], din[6], clock, enable_l);
Mflipflop Mflipflop_29_7 (out[7], din[7], clock, enable_l);
Mflipflop Mflipflop_29_8 (out[8], din[8], clock, enable_l);
Mflipflop Mflipflop_29_9 (out[9], din[9], clock, enable_l);
Mflipflop Mflipflop_29_10 (out[10], din[10], clock, enable_l);
Mflipflop Mflipflop_29_11 (out[11], din[11], clock, enable_l);
Mflipflop Mflipflop_29_12 (out[12], din[12], clock, enable_l);
Mflipflop Mflipflop_29_13 (out[13], din[13], clock, enable_l);
Mflipflop Mflipflop_29_14 (out[14], din[14], clock, enable_l);
Mflipflop Mflipflop_29_15 (out[15], din[15], clock, enable_l);
Mflipflop Mflipflop_29_16 (out[16], din[16], clock, enable_l);
Mflipflop Mflipflop_29_17 (out[17], din[17], clock, enable_l);
Mflipflop Mflipflop_29_18 (out[18], din[18], clock, enable_l);
Mflipflop Mflipflop_29_19 (out[19], din[19], clock, enable_l);
Mflipflop Mflipflop_29_20 (out[20], din[20], clock, enable_l);
Mflipflop Mflipflop_29_21 (out[21], din[21], clock, enable_l);
Mflipflop Mflipflop_29_22 (out[22], din[22], clock, enable_l);
Mflipflop Mflipflop_29_23 (out[23], din[23], clock, enable_l);
Mflipflop Mflipflop_29_24 (out[24], din[24], clock, enable_l);
Mflipflop Mflipflop_29_25 (out[25], din[25], clock, enable_l);
Mflipflop Mflipflop_29_26 (out[26], din[26], clock, enable_l);
Mflipflop Mflipflop_29_27 (out[27], din[27], clock, enable_l);
Mflipflop Mflipflop_29_28 (out[28], din[28], clock, enable_l);
Mflipflop Mflipflop_29_29 (out[29], din[29], clock, enable_l);
endmodule
module Mflipflop_31 (out, din, clock, enable_l) ;
output [30:0] out ;
input [30:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_30_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_30_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_30_2 (out[2], din[2], clock, enable_l);
Mflipflop Mflipflop_30_3 (out[3], din[3], clock, enable_l);
Mflipflop Mflipflop_30_4 (out[4], din[4], clock, enable_l);
Mflipflop Mflipflop_30_5 (out[5], din[5], clock, enable_l);
Mflipflop Mflipflop_30_6 (out[6], din[6], clock, enable_l);
Mflipflop Mflipflop_30_7 (out[7], din[7], clock, enable_l);
Mflipflop Mflipflop_30_8 (out[8], din[8], clock, enable_l);
Mflipflop Mflipflop_30_9 (out[9], din[9], clock, enable_l);
Mflipflop Mflipflop_30_10 (out[10], din[10], clock, enable_l);
Mflipflop Mflipflop_30_11 (out[11], din[11], clock, enable_l);
Mflipflop Mflipflop_30_12 (out[12], din[12], clock, enable_l);
Mflipflop Mflipflop_30_13 (out[13], din[13], clock, enable_l);
Mflipflop Mflipflop_30_14 (out[14], din[14], clock, enable_l);
Mflipflop Mflipflop_30_15 (out[15], din[15], clock, enable_l);
Mflipflop Mflipflop_30_16 (out[16], din[16], clock, enable_l);
Mflipflop Mflipflop_30_17 (out[17], din[17], clock, enable_l);
Mflipflop Mflipflop_30_18 (out[18], din[18], clock, enable_l);
Mflipflop Mflipflop_30_19 (out[19], din[19], clock, enable_l);
Mflipflop Mflipflop_30_20 (out[20], din[20], clock, enable_l);
Mflipflop Mflipflop_30_21 (out[21], din[21], clock, enable_l);
Mflipflop Mflipflop_30_22 (out[22], din[22], clock, enable_l);
Mflipflop Mflipflop_30_23 (out[23], din[23], clock, enable_l);
Mflipflop Mflipflop_30_24 (out[24], din[24], clock, enable_l);
Mflipflop Mflipflop_30_25 (out[25], din[25], clock, enable_l);
Mflipflop Mflipflop_30_26 (out[26], din[26], clock, enable_l);
Mflipflop Mflipflop_30_27 (out[27], din[27], clock, enable_l);
Mflipflop Mflipflop_30_28 (out[28], din[28], clock, enable_l);
Mflipflop Mflipflop_30_29 (out[29], din[29], clock, enable_l);
Mflipflop Mflipflop_30_30 (out[30], din[30], clock, enable_l);
endmodule
module Mflipflop_32 (out, din, clock, enable_l) ;
output [31:0] out ;
input [31:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_31_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_31_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_31_2 (out[2], din[2], clock, enable_l);
Mflipflop Mflipflop_31_3 (out[3], din[3], clock, enable_l);
Mflipflop Mflipflop_31_4 (out[4], din[4], clock, enable_l);
Mflipflop Mflipflop_31_5 (out[5], din[5], clock, enable_l);
Mflipflop Mflipflop_31_6 (out[6], din[6], clock, enable_l);
Mflipflop Mflipflop_31_7 (out[7], din[7], clock, enable_l);
Mflipflop Mflipflop_31_8 (out[8], din[8], clock, enable_l);
Mflipflop Mflipflop_31_9 (out[9], din[9], clock, enable_l);
Mflipflop Mflipflop_31_10 (out[10], din[10], clock, enable_l);
Mflipflop Mflipflop_31_11 (out[11], din[11], clock, enable_l);
Mflipflop Mflipflop_31_12 (out[12], din[12], clock, enable_l);
Mflipflop Mflipflop_31_13 (out[13], din[13], clock, enable_l);
Mflipflop Mflipflop_31_14 (out[14], din[14], clock, enable_l);
Mflipflop Mflipflop_31_15 (out[15], din[15], clock, enable_l);
Mflipflop Mflipflop_31_16 (out[16], din[16], clock, enable_l);
Mflipflop Mflipflop_31_17 (out[17], din[17], clock, enable_l);
Mflipflop Mflipflop_31_18 (out[18], din[18], clock, enable_l);
Mflipflop Mflipflop_31_19 (out[19], din[19], clock, enable_l);
Mflipflop Mflipflop_31_20 (out[20], din[20], clock, enable_l);
Mflipflop Mflipflop_31_21 (out[21], din[21], clock, enable_l);
Mflipflop Mflipflop_31_22 (out[22], din[22], clock, enable_l);
Mflipflop Mflipflop_31_23 (out[23], din[23], clock, enable_l);
Mflipflop Mflipflop_31_24 (out[24], din[24], clock, enable_l);
Mflipflop Mflipflop_31_25 (out[25], din[25], clock, enable_l);
Mflipflop Mflipflop_31_26 (out[26], din[26], clock, enable_l);
Mflipflop Mflipflop_31_27 (out[27], din[27], clock, enable_l);
Mflipflop Mflipflop_31_28 (out[28], din[28], clock, enable_l);
Mflipflop Mflipflop_31_29 (out[29], din[29], clock, enable_l);
Mflipflop Mflipflop_31_30 (out[30], din[30], clock, enable_l);
Mflipflop Mflipflop_31_31 (out[31], din[31], clock, enable_l);
endmodule
module Mflipflop_33 (out, din, clock, enable_l) ;
output [32:0] out ;
input [32:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_32_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_32_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_32_2 (out[2], din[2], clock, enable_l);
Mflipflop Mflipflop_32_3 (out[3], din[3], clock, enable_l);
Mflipflop Mflipflop_32_4 (out[4], din[4], clock, enable_l);
Mflipflop Mflipflop_32_5 (out[5], din[5], clock, enable_l);
Mflipflop Mflipflop_32_6 (out[6], din[6], clock, enable_l);
Mflipflop Mflipflop_32_7 (out[7], din[7], clock, enable_l);
Mflipflop Mflipflop_32_8 (out[8], din[8], clock, enable_l);
Mflipflop Mflipflop_32_9 (out[9], din[9], clock, enable_l);
Mflipflop Mflipflop_32_10 (out[10], din[10], clock, enable_l);
Mflipflop Mflipflop_32_11 (out[11], din[11], clock, enable_l);
Mflipflop Mflipflop_32_12 (out[12], din[12], clock, enable_l);
Mflipflop Mflipflop_32_13 (out[13], din[13], clock, enable_l);
Mflipflop Mflipflop_32_14 (out[14], din[14], clock, enable_l);
Mflipflop Mflipflop_32_15 (out[15], din[15], clock, enable_l);
Mflipflop Mflipflop_32_16 (out[16], din[16], clock, enable_l);
Mflipflop Mflipflop_32_17 (out[17], din[17], clock, enable_l);
Mflipflop Mflipflop_32_18 (out[18], din[18], clock, enable_l);
Mflipflop Mflipflop_32_19 (out[19], din[19], clock, enable_l);
Mflipflop Mflipflop_32_20 (out[20], din[20], clock, enable_l);
Mflipflop Mflipflop_32_21 (out[21], din[21], clock, enable_l);
Mflipflop Mflipflop_32_22 (out[22], din[22], clock, enable_l);
Mflipflop Mflipflop_32_23 (out[23], din[23], clock, enable_l);
Mflipflop Mflipflop_32_24 (out[24], din[24], clock, enable_l);
Mflipflop Mflipflop_32_25 (out[25], din[25], clock, enable_l);
Mflipflop Mflipflop_32_26 (out[26], din[26], clock, enable_l);
Mflipflop Mflipflop_32_27 (out[27], din[27], clock, enable_l);
Mflipflop Mflipflop_32_28 (out[28], din[28], clock, enable_l);
Mflipflop Mflipflop_32_29 (out[29], din[29], clock, enable_l);
Mflipflop Mflipflop_32_30 (out[30], din[30], clock, enable_l);
Mflipflop Mflipflop_32_31 (out[31], din[31], clock, enable_l);
Mflipflop Mflipflop_32_32 (out[32], din[32], clock, enable_l);
endmodule
module Mflipflop_34 (out, din, clock, enable_l) ;
output [33:0] out ;
input [33:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_33_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_33_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_33_2 (out[2], din[2], clock, enable_l);
Mflipflop Mflipflop_33_3 (out[3], din[3], clock, enable_l);
Mflipflop Mflipflop_33_4 (out[4], din[4], clock, enable_l);
Mflipflop Mflipflop_33_5 (out[5], din[5], clock, enable_l);
Mflipflop Mflipflop_33_6 (out[6], din[6], clock, enable_l);
Mflipflop Mflipflop_33_7 (out[7], din[7], clock, enable_l);
Mflipflop Mflipflop_33_8 (out[8], din[8], clock, enable_l);
Mflipflop Mflipflop_33_9 (out[9], din[9], clock, enable_l);
Mflipflop Mflipflop_33_10 (out[10], din[10], clock, enable_l);
Mflipflop Mflipflop_33_11 (out[11], din[11], clock, enable_l);
Mflipflop Mflipflop_33_12 (out[12], din[12], clock, enable_l);
Mflipflop Mflipflop_33_13 (out[13], din[13], clock, enable_l);
Mflipflop Mflipflop_33_14 (out[14], din[14], clock, enable_l);
Mflipflop Mflipflop_33_15 (out[15], din[15], clock, enable_l);
Mflipflop Mflipflop_33_16 (out[16], din[16], clock, enable_l);
Mflipflop Mflipflop_33_17 (out[17], din[17], clock, enable_l);
Mflipflop Mflipflop_33_18 (out[18], din[18], clock, enable_l);
Mflipflop Mflipflop_33_19 (out[19], din[19], clock, enable_l);
Mflipflop Mflipflop_33_20 (out[20], din[20], clock, enable_l);
Mflipflop Mflipflop_33_21 (out[21], din[21], clock, enable_l);
Mflipflop Mflipflop_33_22 (out[22], din[22], clock, enable_l);
Mflipflop Mflipflop_33_23 (out[23], din[23], clock, enable_l);
Mflipflop Mflipflop_33_24 (out[24], din[24], clock, enable_l);
Mflipflop Mflipflop_33_25 (out[25], din[25], clock, enable_l);
Mflipflop Mflipflop_33_26 (out[26], din[26], clock, enable_l);
Mflipflop Mflipflop_33_27 (out[27], din[27], clock, enable_l);
Mflipflop Mflipflop_33_28 (out[28], din[28], clock, enable_l);
Mflipflop Mflipflop_33_29 (out[29], din[29], clock, enable_l);
Mflipflop Mflipflop_33_30 (out[30], din[30], clock, enable_l);
Mflipflop Mflipflop_33_31 (out[31], din[31], clock, enable_l);
Mflipflop Mflipflop_33_32 (out[32], din[32], clock, enable_l);
Mflipflop Mflipflop_33_33 (out[33], din[33], clock, enable_l);
endmodule
module Mflipflop_35 (out, din, clock, enable_l) ;
output [34:0] out ;
input [34:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_34_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_34_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_34_2 (out[2], din[2], clock, enable_l);
Mflipflop Mflipflop_34_3 (out[3], din[3], clock, enable_l);
Mflipflop Mflipflop_34_4 (out[4], din[4], clock, enable_l);
Mflipflop Mflipflop_34_5 (out[5], din[5], clock, enable_l);
Mflipflop Mflipflop_34_6 (out[6], din[6], clock, enable_l);
Mflipflop Mflipflop_34_7 (out[7], din[7], clock, enable_l);
Mflipflop Mflipflop_34_8 (out[8], din[8], clock, enable_l);
Mflipflop Mflipflop_34_9 (out[9], din[9], clock, enable_l);
Mflipflop Mflipflop_34_10 (out[10], din[10], clock, enable_l);
Mflipflop Mflipflop_34_11 (out[11], din[11], clock, enable_l);
Mflipflop Mflipflop_34_12 (out[12], din[12], clock, enable_l);
Mflipflop Mflipflop_34_13 (out[13], din[13], clock, enable_l);
Mflipflop Mflipflop_34_14 (out[14], din[14], clock, enable_l);
Mflipflop Mflipflop_34_15 (out[15], din[15], clock, enable_l);
Mflipflop Mflipflop_34_16 (out[16], din[16], clock, enable_l);
Mflipflop Mflipflop_34_17 (out[17], din[17], clock, enable_l);
Mflipflop Mflipflop_34_18 (out[18], din[18], clock, enable_l);
Mflipflop Mflipflop_34_19 (out[19], din[19], clock, enable_l);
Mflipflop Mflipflop_34_20 (out[20], din[20], clock, enable_l);
Mflipflop Mflipflop_34_21 (out[21], din[21], clock, enable_l);
Mflipflop Mflipflop_34_22 (out[22], din[22], clock, enable_l);
Mflipflop Mflipflop_34_23 (out[23], din[23], clock, enable_l);
Mflipflop Mflipflop_34_24 (out[24], din[24], clock, enable_l);
Mflipflop Mflipflop_34_25 (out[25], din[25], clock, enable_l);
Mflipflop Mflipflop_34_26 (out[26], din[26], clock, enable_l);
Mflipflop Mflipflop_34_27 (out[27], din[27], clock, enable_l);
Mflipflop Mflipflop_34_28 (out[28], din[28], clock, enable_l);
Mflipflop Mflipflop_34_29 (out[29], din[29], clock, enable_l);
Mflipflop Mflipflop_34_30 (out[30], din[30], clock, enable_l);
Mflipflop Mflipflop_34_31 (out[31], din[31], clock, enable_l);
Mflipflop Mflipflop_34_32 (out[32], din[32], clock, enable_l);
Mflipflop Mflipflop_34_33 (out[33], din[33], clock, enable_l);
Mflipflop Mflipflop_34_34 (out[34], din[34], clock, enable_l);
endmodule
module Mflipflop_36 (out, din, clock, enable_l) ;
output [35:0] out ;
input [35:0] din ;
input clock ;
input enable_l ;
Mflipflop Mflipflop_35_0 (out[0], din[0], clock, enable_l);
Mflipflop Mflipflop_35_1 (out[1], din[1], clock, enable_l);
Mflipflop Mflipflop_35_2 (out[2], din[2], clock, enable_l);
Mflipflop Mflipflop_35_3 (out[3], din[3], clock, enable_l);
Mflipflop Mflipflop_35_4 (out[4], din[4], clock, enable_l);
Mflipflop Mflipflop_35_5 (out[5], din[5], clock, enable_l);
Mflipflop Mflipflop_35_6 (out[6], din[6], clock, enable_l);
Mflipflop Mflipflop_35_7 (out[7], din[7], clock, enable_l);
Mflipflop Mflipflop_35_8 (out[8], din[8], clock, enable_l);
Mflipflop Mflipflop_35_9 (out[9], din[9], clock, enable_l);
Mflipflop Mflipflop_35_10 (out[10], din[10], clock, enable_l);
Mflipflop Mflipflop_35_11 (out[11], din[11], clock, enable_l);
Mflipflop Mflipflop_35_12 (out[12], din[12], clock, enable_l);
Mflipflop Mflipflop_35_13 (out[13], din[13], clock, enable_l);
| This page: |
Created: | Thu Aug 19 11:58:00 1999 |
| From: |
../../../sparc_v8/lib/rtl/macros.v
|