endmodule
module Mflipflop_sr_15
(out, din, scanen, sin, reset_l, clock) ;
output [14:0] out
;
input [14:0] din
;
input scanen
;
input [14:0] sin
;
input reset_l
;
input clock
;
Mflipflop_sr Mflipflop_sr_14_0 (out[0], din[0], scanen, sin[0], reset_l, clock);
Mflipflop_sr Mflipflop_sr_14_1 (out[1], din[1], scanen, sin[1], reset_l, clock);
Mflipflop_sr Mflipflop_sr_14_2 (out[2], din[2], scanen, sin[2], reset_l, clock);
Mflipflop_sr Mflipflop_sr_14_3 (out[3], din[3], scanen, sin[3], reset_l, clock);
Mflipflop_sr Mflipflop_sr_14_4 (out[4], din[4], scanen, sin[4], reset_l, clock);
Mflipflop_sr Mflipflop_sr_14_5 (out[5], din[5], scanen, sin[5], reset_l, clock);
Mflipflop_sr Mflipflop_sr_14_6 (out[6], din[6], scanen, sin[6], reset_l, clock);
Mflipflop_sr Mflipflop_sr_14_7 (out[7], din[7], scanen, sin[7], reset_l, clock);
Mflipflop_sr Mflipflop_sr_14_8 (out[8], din[8], scanen, sin[8], reset_l, clock);
Mflipflop_sr Mflipflop_sr_14_9 (out[9], din[9], scanen, sin[9], reset_l, clock);
Mflipflop_sr Mflipflop_sr_14_10 (out[10], din[10], scanen, sin[10], reset_l, clock);
Mflipflop_sr Mflipflop_sr_14_11 (out[11], din[11], scanen, sin[11], reset_l, clock);
Mflipflop_sr Mflipflop_sr_14_12 (out[12], din[12], scanen, sin[12], reset_l, clock);
Mflipflop_sr Mflipflop_sr_14_13 (out[13], din[13], scanen, sin[13], reset_l, clock);
Mflipflop_sr Mflipflop_sr_14_14 (out[14], din[14], scanen, sin[14], reset_l, clock);
endmodule
module Mflipflop_sr_16
(out, din, scanen, sin, reset_l, clock) ;
output [15:0] out
;
input [15:0] din
;
input scanen
;
input [15:0] sin
;
input reset_l
;
input clock
;
Mflipflop_sr Mflipflop_sr_15_0 (out[0], din[0], scanen, sin[0], reset_l, clock);
Mflipflop_sr Mflipflop_sr_15_1 (out[1], din[1], scanen, sin[1], reset_l, clock);
Mflipflop_sr Mflipflop_sr_15_2 (out[2], din[2], scanen, sin[2], reset_l, clock);
Mflipflop_sr Mflipflop_sr_15_3 (out[3], din[3], scanen, sin[3], reset_l, clock);
Mflipflop_sr Mflipflop_sr_15_4 (out[4], din[4], scanen, sin[4], reset_l, clock);
Mflipflop_sr Mflipflop_sr_15_5 (out[5], din[5], scanen, sin[5], reset_l, clock);
Mflipflop_sr Mflipflop_sr_15_6 (out[6], din[6], scanen, sin[6], reset_l, clock);
Mflipflop_sr Mflipflop_sr_15_7 (out[7], din[7], scanen, sin[7], reset_l, clock);
Mflipflop_sr Mflipflop_sr_15_8 (out[8], din[8], scanen, sin[8], reset_l, clock);
Mflipflop_sr Mflipflop_sr_15_9 (out[9], din[9], scanen, sin[9], reset_l, clock);
Mflipflop_sr Mflipflop_sr_15_10 (out[10], din[10], scanen, sin[10], reset_l, clock);
Mflipflop_sr Mflipflop_sr_15_11 (out[11], din[11], scanen, sin[11], reset_l, clock);
Mflipflop_sr Mflipflop_sr_15_12 (out[12], din[12], scanen, sin[12], reset_l, clock);
Mflipflop_sr Mflipflop_sr_15_13 (out[13], din[13], scanen, sin[13], reset_l, clock);
Mflipflop_sr Mflipflop_sr_15_14 (out[14], din[14], scanen, sin[14], reset_l, clock);
Mflipflop_sr Mflipflop_sr_15_15 (out[15], din[15], scanen, sin[15], reset_l, clock);
endmodule
module Mflipflop_sr_17
(out, din, scanen, sin, reset_l, clock) ;
output [16:0] out
;
input [16:0] din
;
input scanen
;
input [16:0] sin
;
input reset_l
;
input clock
;
Mflipflop_sr Mflipflop_sr_16_0 (out[0], din[0], scanen, sin[0], reset_l, clock);
Mflipflop_sr Mflipflop_sr_16_1 (out[1], din[1], scanen, sin[1], reset_l, clock);
Mflipflop_sr Mflipflop_sr_16_2 (out[2], din[2], scanen, sin[2], reset_l, clock);
Mflipflop_sr Mflipflop_sr_16_3 (out[3], din[3], scanen, sin[3], reset_l, clock);
Mflipflop_sr Mflipflop_sr_16_4 (out[4], din[4], scanen, sin[4], reset_l, clock);
Mflipflop_sr Mflipflop_sr_16_5 (out[5], din[5], scanen, sin[5], reset_l, clock);
Mflipflop_sr Mflipflop_sr_16_6 (out[6], din[6], scanen, sin[6], reset_l, clock);
Mflipflop_sr Mflipflop_sr_16_7 (out[7], din[7], scanen, sin[7], reset_l, clock);
Mflipflop_sr Mflipflop_sr_16_8 (out[8], din[8], scanen, sin[8], reset_l, clock);
Mflipflop_sr Mflipflop_sr_16_9 (out[9], din[9], scanen, sin[9], reset_l, clock);
Mflipflop_sr Mflipflop_sr_16_10 (out[10], din[10], scanen, sin[10], reset_l, clock);
Mflipflop_sr Mflipflop_sr_16_11 (out[11], din[11], scanen, sin[11], reset_l, clock);
Mflipflop_sr Mflipflop_sr_16_12 (out[12], din[12], scanen, sin[12], reset_l, clock);
Mflipflop_sr Mflipflop_sr_16_13 (out[13], din[13], scanen, sin[13], reset_l, clock);
Mflipflop_sr Mflipflop_sr_16_14 (out[14], din[14], scanen, sin[14], reset_l, clock);
Mflipflop_sr Mflipflop_sr_16_15 (out[15], din[15], scanen, sin[15], reset_l, clock);
Mflipflop_sr Mflipflop_sr_16_16 (out[16], din[16], scanen, sin[16], reset_l, clock);
endmodule
module Mflipflop_sr_18
(out, din, scanen, sin, reset_l, clock) ;
output [17:0] out
;
input [17:0] din
;
input scanen
;
input [17:0] sin
;
input reset_l
;
input clock
;
Mflipflop_sr Mflipflop_sr_17_0 (out[0], din[0], scanen, sin[0], reset_l, clock);
Mflipflop_sr Mflipflop_sr_17_1 (out[1], din[1], scanen, sin[1], reset_l, clock);
Mflipflop_sr Mflipflop_sr_17_2 (out[2], din[2], scanen, sin[2], reset_l, clock);
Mflipflop_sr Mflipflop_sr_17_3 (out[3], din[3], scanen, sin[3], reset_l, clock);
Mflipflop_sr Mflipflop_sr_17_4 (out[4], din[4], scanen, sin[4], reset_l, clock);
Mflipflop_sr Mflipflop_sr_17_5 (out[5], din[5], scanen, sin[5], reset_l, clock);
Mflipflop_sr Mflipflop_sr_17_6 (out[6], din[6], scanen, sin[6], reset_l, clock);
Mflipflop_sr Mflipflop_sr_17_7 (out[7], din[7], scanen, sin[7], reset_l, clock);
Mflipflop_sr Mflipflop_sr_17_8 (out[8], din[8], scanen, sin[8], reset_l, clock);
Mflipflop_sr Mflipflop_sr_17_9 (out[9], din[9], scanen, sin[9], reset_l, clock);
Mflipflop_sr Mflipflop_sr_17_10 (out[10], din[10], scanen, sin[10], reset_l, clock);
Mflipflop_sr Mflipflop_sr_17_11 (out[11], din[11], scanen, sin[11], reset_l, clock);
Mflipflop_sr Mflipflop_sr_17_12 (out[12], din[12], scanen, sin[12], reset_l, clock);
Mflipflop_sr Mflipflop_sr_17_13 (out[13], din[13], scanen, sin[13], reset_l, clock);
Mflipflop_sr Mflipflop_sr_17_14 (out[14], din[14], scanen, sin[14], reset_l, clock);
Mflipflop_sr Mflipflop_sr_17_15 (out[15], din[15], scanen, sin[15], reset_l, clock);
Mflipflop_sr Mflipflop_sr_17_16 (out[16], din[16], scanen, sin[16], reset_l, clock);
Mflipflop_sr Mflipflop_sr_17_17 (out[17], din[17], scanen, sin[17], reset_l, clock);
endmodule
module Mflipflop_sr_19
(out, din, scanen, sin, reset_l, clock) ;
output [18:0] out
;
input [18:0] din
;
input scanen
;
input [18:0] sin
;
input reset_l
;
input clock
;
Mflipflop_sr Mflipflop_sr_18_0 (out[0], din[0], scanen, sin[0], reset_l, clock);
Mflipflop_sr Mflipflop_sr_18_1 (out[1], din[1], scanen, sin[1], reset_l, clock);
Mflipflop_sr Mflipflop_sr_18_2 (out[2], din[2], scanen, sin[2], reset_l, clock);
Mflipflop_sr Mflipflop_sr_18_3 (out[3], din[3], scanen, sin[3], reset_l, clock);
Mflipflop_sr Mflipflop_sr_18_4 (out[4], din[4], scanen, sin[4], reset_l, clock);
Mflipflop_sr Mflipflop_sr_18_5 (out[5], din[5], scanen, sin[5], reset_l, clock);
Mflipflop_sr Mflipflop_sr_18_6 (out[6], din[6], scanen, sin[6], reset_l, clock);
Mflipflop_sr Mflipflop_sr_18_7 (out[7], din[7], scanen, sin[7], reset_l, clock);
Mflipflop_sr Mflipflop_sr_18_8 (out[8], din[8], scanen, sin[8], reset_l, clock);
Mflipflop_sr Mflipflop_sr_18_9 (out[9], din[9], scanen, sin[9], reset_l, clock);
Mflipflop_sr Mflipflop_sr_18_10 (out[10], din[10], scanen, sin[10], reset_l, clock);
Mflipflop_sr Mflipflop_sr_18_11 (out[11], din[11], scanen, sin[11], reset_l, clock);
Mflipflop_sr Mflipflop_sr_18_12 (out[12], din[12], scanen, sin[12], reset_l, clock);
Mflipflop_sr Mflipflop_sr_18_13 (out[13], din[13], scanen, sin[13], reset_l, clock);
Mflipflop_sr Mflipflop_sr_18_14 (out[14], din[14], scanen, sin[14], reset_l, clock);
Mflipflop_sr Mflipflop_sr_18_15 (out[15], din[15], scanen, sin[15], reset_l, clock);
Mflipflop_sr Mflipflop_sr_18_16 (out[16], din[16], scanen, sin[16], reset_l, clock);
Mflipflop_sr Mflipflop_sr_18_17 (out[17], din[17], scanen, sin[17], reset_l, clock);
Mflipflop_sr Mflipflop_sr_18_18 (out[18], din[18], scanen, sin[18], reset_l, clock);
endmodule
module Mflipflop_sr_20
(out, din, scanen, sin, reset_l, clock) ;
output [19:0] out
;
input [19:0] din
;
input scanen
;
input [19:0] sin
;
input reset_l
;
input clock
;
Mflipflop_sr Mflipflop_sr_19_0 (out[0], din[0], scanen, sin[0], reset_l, clock);
Mflipflop_sr Mflipflop_sr_19_1 (out[1], din[1], scanen, sin[1], reset_l, clock);
Mflipflop_sr Mflipflop_sr_19_2 (out[2], din[2], scanen, sin[2], reset_l, clock);
Mflipflop_sr Mflipflop_sr_19_3 (out[3], din[3], scanen, sin[3], reset_l, clock);
Mflipflop_sr Mflipflop_sr_19_4 (out[4], din[4], scanen, sin[4], reset_l, clock);
Mflipflop_sr Mflipflop_sr_19_5 (out[5], din[5], scanen, sin[5], reset_l, clock);
Mflipflop_sr Mflipflop_sr_19_6 (out[6], din[6], scanen, sin[6], reset_l, clock);
Mflipflop_sr Mflipflop_sr_19_7 (out[7], din[7], scanen, sin[7], reset_l, clock);
Mflipflop_sr Mflipflop_sr_19_8 (out[8], din[8], scanen, sin[8], reset_l, clock);
Mflipflop_sr Mflipflop_sr_19_9 (out[9], din[9], scanen, sin[9], reset_l, clock);
Mflipflop_sr Mflipflop_sr_19_10 (out[10], din[10], scanen, sin[10], reset_l, clock);
Mflipflop_sr Mflipflop_sr_19_11 (out[11], din[11], scanen, sin[11], reset_l, clock);
Mflipflop_sr Mflipflop_sr_19_12 (out[12], din[12], scanen, sin[12], reset_l, clock);
Mflipflop_sr Mflipflop_sr_19_13 (out[13], din[13], scanen, sin[13], reset_l, clock);
Mflipflop_sr Mflipflop_sr_19_14 (out[14], din[14], scanen, sin[14], reset_l, clock);
Mflipflop_sr Mflipflop_sr_19_15 (out[15], din[15], scanen, sin[15], reset_l, clock);
Mflipflop_sr Mflipflop_sr_19_16 (out[16], din[16], scanen, sin[16], reset_l, clock);
Mflipflop_sr Mflipflop_sr_19_17 (out[17], din[17], scanen, sin[17], reset_l, clock);
Mflipflop_sr Mflipflop_sr_19_18 (out[18], din[18], scanen, sin[18], reset_l, clock);
Mflipflop_sr Mflipflop_sr_19_19 (out[19], din[19], scanen, sin[19], reset_l, clock);
endmodule
module Mflipflop_sr_21
(out, din, scanen, sin, reset_l, clock) ;
output [20:0] out
;
input [20:0] din
;
input scanen
;
input [20:0] sin
;
input reset_l
;
input clock
;
Mflipflop_sr Mflipflop_sr_20_0 (out[0], din[0], scanen, sin[0], reset_l, clock);
Mflipflop_sr Mflipflop_sr_20_1 (out[1], din[1], scanen, sin[1], reset_l, clock);
Mflipflop_sr Mflipflop_sr_20_2 (out[2], din[2], scanen, sin[2], reset_l, clock);
Mflipflop_sr Mflipflop_sr_20_3 (out[3], din[3], scanen, sin[3], reset_l, clock);
Mflipflop_sr Mflipflop_sr_20_4 (out[4], din[4], scanen, sin[4], reset_l, clock);
Mflipflop_sr Mflipflop_sr_20_5 (out[5], din[5], scanen, sin[5], reset_l, clock);
Mflipflop_sr Mflipflop_sr_20_6 (out[6], din[6], scanen, sin[6], reset_l, clock);
Mflipflop_sr Mflipflop_sr_20_7 (out[7], din[7], scanen, sin[7], reset_l, clock);
Mflipflop_sr Mflipflop_sr_20_8 (out[8], din[8], scanen, sin[8], reset_l, clock);
Mflipflop_sr Mflipflop_sr_20_9 (out[9], din[9], scanen, sin[9], reset_l, clock);
Mflipflop_sr Mflipflop_sr_20_10 (out[10], din[10], scanen, sin[10], reset_l, clock);
Mflipflop_sr Mflipflop_sr_20_11 (out[11], din[11], scanen, sin[11], reset_l, clock);
Mflipflop_sr Mflipflop_sr_20_12 (out[12], din[12], scanen, sin[12], reset_l, clock);
Mflipflop_sr Mflipflop_sr_20_13 (out[13], din[13], scanen, sin[13], reset_l, clock);
Mflipflop_sr Mflipflop_sr_20_14 (out[14], din[14], scanen, sin[14], reset_l, clock);
Mflipflop_sr Mflipflop_sr_20_15 (out[15], din[15], scanen, sin[15], reset_l, clock);
Mflipflop_sr Mflipflop_sr_20_16 (out[16], din[16], scanen, sin[16], reset_l, clock);
Mflipflop_sr Mflipflop_sr_20_17 (out[17], din[17], scanen, sin[17], reset_l, clock);
Mflipflop_sr Mflipflop_sr_20_18 (out[18], din[18], scanen, sin[18], reset_l, clock);
Mflipflop_sr Mflipflop_sr_20_19 (out[19], din[19], scanen, sin[19], reset_l, clock);
Mflipflop_sr Mflipflop_sr_20_20 (out[20], din[20], scanen, sin[20], reset_l, clock);
endmodule
module Mflipflop_sr_22
(out, din, scanen, sin, reset_l, clock) ;
output [21:0] out
;
input [21:0] din
;
input scanen
;
input [21:0] sin
;
input reset_l
;
input clock
;
Mflipflop_sr Mflipflop_sr_21_0 (out[0], din[0], scanen, sin[0], reset_l, clock);
Mflipflop_sr Mflipflop_sr_21_1 (out[1], din[1], scanen, sin[1], reset_l, clock);
Mflipflop_sr Mflipflop_sr_21_2 (out[2], din[2], scanen, sin[2], reset_l, clock);
Mflipflop_sr Mflipflop_sr_21_3 (out[3], din[3], scanen, sin[3], reset_l, clock);
Mflipflop_sr Mflipflop_sr_21_4 (out[4], din[4], scanen, sin[4], reset_l, clock);
Mflipflop_sr Mflipflop_sr_21_5 (out[5], din[5], scanen, sin[5], reset_l, clock);
Mflipflop_sr Mflipflop_sr_21_6 (out[6], din[6], scanen, sin[6], reset_l, clock);
Mflipflop_sr Mflipflop_sr_21_7 (out[7], din[7], scanen, sin[7], reset_l, clock);
Mflipflop_sr Mflipflop_sr_21_8 (out[8], din[8], scanen, sin[8], reset_l, clock);
Mflipflop_sr Mflipflop_sr_21_9 (out[9], din[9], scanen, sin[9], reset_l, clock);
Mflipflop_sr Mflipflop_sr_21_10 (out[10], din[10], scanen, sin[10], reset_l, clock);
Mflipflop_sr Mflipflop_sr_21_11 (out[11], din[11], scanen, sin[11], reset_l, clock);
Mflipflop_sr Mflipflop_sr_21_12 (out[12], din[12], scanen, sin[12], reset_l, clock);
Mflipflop_sr Mflipflop_sr_21_13 (out[13], din[13], scanen, sin[13], reset_l, clock);
Mflipflop_sr Mflipflop_sr_21_14 (out[14], din[14], scanen, sin[14], reset_l, clock);
Mflipflop_sr Mflipflop_sr_21_15 (out[15], din[15], scanen, sin[15], reset_l, clock);
Mflipflop_sr Mflipflop_sr_21_16 (out[16], din[16], scanen, sin[16], reset_l, clock);
Mflipflop_sr Mflipflop_sr_21_17 (out[17], din[17], scanen, sin[17], reset_l, clock);
Mflipflop_sr Mflipflop_sr_21_18 (out[18], din[18], scanen, sin[18], reset_l, clock);
Mflipflop_sr Mflipflop_sr_21_19 (out[19], din[19], scanen, sin[19], reset_l, clock);
Mflipflop_sr Mflipflop_sr_21_20 (out[20], din[20], scanen, sin[20], reset_l, clock);
Mflipflop_sr Mflipflop_sr_21_21 (out[21], din[21], scanen, sin[21], reset_l, clock);
endmodule
module Mflipflop_sr_23
(out, din, scanen, sin, reset_l, clock) ;
output [22:0] out
;
input [22:0] din
;
input scanen
;
input [22:0] sin
;
input reset_l
;
input clock
;
Mflipflop_sr Mflipflop_sr_22_0 (out[0], din[0], scanen, sin[0], reset_l, clock);
Mflipflop_sr Mflipflop_sr_22_1 (out[1], din[1], scanen, sin[1], reset_l, clock);
Mflipflop_sr Mflipflop_sr_22_2 (out[2], din[2], scanen, sin[2], reset_l, clock);
Mflipflop_sr Mflipflop_sr_22_3 (out[3], din[3], scanen, sin[3], reset_l, clock);
Mflipflop_sr Mflipflop_sr_22_4 (out[4], din[4], scanen, sin[4], reset_l, clock);
Mflipflop_sr Mflipflop_sr_22_5 (out[5], din[5], scanen, sin[5], reset_l, clock);
Mflipflop_sr Mflipflop_sr_22_6 (out[6], din[6], scanen, sin[6], reset_l, clock);
Mflipflop_sr Mflipflop_sr_22_7 (out[7], din[7], scanen, sin[7], reset_l, clock);
Mflipflop_sr Mflipflop_sr_22_8 (out[8], din[8], scanen, sin[8], reset_l, clock);
Mflipflop_sr Mflipflop_sr_22_9 (out[9], din[9], scanen, sin[9], reset_l, clock);
Mflipflop_sr Mflipflop_sr_22_10 (out[10], din[10], scanen, sin[10], reset_l, clock);
Mflipflop_sr Mflipflop_sr_22_11 (out[11], din[11], scanen, sin[11], reset_l, clock);
Mflipflop_sr Mflipflop_sr_22_12 (out[12], din[12], scanen, sin[12], reset_l, clock);
Mflipflop_sr Mflipflop_sr_22_13 (out[13], din[13], scanen, sin[13], reset_l, clock);
Mflipflop_sr Mflipflop_sr_22_14 (out[14], din[14], scanen, sin[14], reset_l, clock);
Mflipflop_sr Mflipflop_sr_22_15 (out[15], din[15], scanen, sin[15], reset_l, clock);
Mflipflop_sr Mflipflop_sr_22_16 (out[16], din[16], scanen, sin[16], reset_l, clock);
Mflipflop_sr Mflipflop_sr_22_17 (out[17], din[17], scanen, sin[17], reset_l, clock);
Mflipflop_sr Mflipflop_sr_22_18 (out[18], din[18], scanen, sin[18], reset_l, clock);
Mflipflop_sr Mflipflop_sr_22_19 (out[19], din[19], scanen, sin[19], reset_l, clock);
Mflipflop_sr Mflipflop_sr_22_20 (out[20], din[20], scanen, sin[20], reset_l, clock);
Mflipflop_sr Mflipflop_sr_22_21 (out[21], din[21], scanen, sin[21], reset_l, clock);
Mflipflop_sr Mflipflop_sr_22_22 (out[22], din[22], scanen, sin[22], reset_l, clock);
endmodule
module Mflipflop_sr_24
(out, din, scanen, sin, reset_l, clock) ;
output [23:0] out
;
input [23:0] din
;
input scanen
;
input [23:0] sin
;
input reset_l
;
input clock
;
Mflipflop_sr Mflipflop_sr_23_0 (out[0], din[0], scanen, sin[0], reset_l, clock);
Mflipflop_sr Mflipflop_sr_23_1 (out[1], din[1], scanen, sin[1], reset_l, clock);
Mflipflop_sr Mflipflop_sr_23_2 (out[2], din[2], scanen, sin[2], reset_l, clock);
Mflipflop_sr Mflipflop_sr_23_3 (out[3], din[3], scanen, sin[3], reset_l, clock);
Mflipflop_sr Mflipflop_sr_23_4 (out[4], din[4], scanen, sin[4], reset_l, clock);
Mflipflop_sr Mflipflop_sr_23_5 (out[5], din[5], scanen, sin[5], reset_l, clock);
Mflipflop_sr Mflipflop_sr_23_6 (out[6], din[6], scanen, sin[6], reset_l, clock);
Mflipflop_sr Mflipflop_sr_23_7 (out[7], din[7], scanen, sin[7], reset_l, clock);
Mflipflop_sr Mflipflop_sr_23_8 (out[8], din[8], scanen, sin[8], reset_l, clock);
Mflipflop_sr Mflipflop_sr_23_9 (out[9], din[9], scanen, sin[9], reset_l, clock);
Mflipflop_sr Mflipflop_sr_23_10 (out[10], din[10], scanen, sin[10], reset_l, clock);
Mflipflop_sr Mflipflop_sr_23_11 (out[11], din[11], scanen, sin[11], reset_l, clock);
Mflipflop_sr Mflipflop_sr_23_12 (out[12], din[12], scanen, sin[12], reset_l, clock);
Mflipflop_sr Mflipflop_sr_23_13 (out[13], din[13], scanen, sin[13], reset_l, clock);
Mflipflop_sr Mflipflop_sr_23_14 (out[14], din[14], scanen, sin[14], reset_l, clock);
Mflipflop_sr Mflipflop_sr_23_15 (out[15], din[15], scanen, sin[15], reset_l, clock);
Mflipflop_sr Mflipflop_sr_23_16 (out[16], din[16], scanen, sin[16], reset_l, clock);
Mflipflop_sr Mflipflop_sr_23_17 (out[17], din[17], scanen, sin[17], reset_l, clock);
Mflipflop_sr Mflipflop_sr_23_18 (out[18], din[18], scanen, sin[18], reset_l, clock);
Mflipflop_sr Mflipflop_sr_23_19 (out[19], din[19], scanen, sin[19], reset_l, clock);
Mflipflop_sr Mflipflop_sr_23_20 (out[20], din[20], scanen, sin[20], reset_l, clock);
Mflipflop_sr Mflipflop_sr_23_21 (out[21], din[21], scanen, sin[21], reset_l, clock);
Mflipflop_sr Mflipflop_sr_23_22 (out[22], din[22], scanen, sin[22], reset_l, clock);
Mflipflop_sr Mflipflop_sr_23_23 (out[23], din[23], scanen, sin[23], reset_l, clock);
endmodule
module Mflipflop_sr_25
(out, din, scanen, sin, reset_l, clock) ;
output [24:0] out
;
input [24:0] din
;
input scanen
;
input [24:0] sin
;
input reset_l
;
input clock
;
Mflipflop_sr Mflipflop_sr_24_0 (out[0], din[0], scanen, sin[0], reset_l, clock);
Mflipflop_sr Mflipflop_sr_24_1 (out[1], din[1], scanen, sin[1], reset_l, clock);
Mflipflop_sr Mflipflop_sr_24_2 (out[2], din[2], scanen, sin[2], reset_l, clock);
Mflipflop_sr Mflipflop_sr_24_3 (out[3], din[3], scanen, sin[3], reset_l, clock);
Mflipflop_sr Mflipflop_sr_24_4 (out[4], din[4], scanen, sin[4], reset_l, clock);
Mflipflop_sr Mflipflop_sr_24_5 (out[5], din[5], scanen, sin[5], reset_l, clock);
Mflipflop_sr Mflipflop_sr_24_6 (out[6], din[6], scanen, sin[6], reset_l, clock);
Mflipflop_sr Mflipflop_sr_24_7 (out[7], din[7], scanen, sin[7], reset_l, clock);
Mflipflop_sr Mflipflop_sr_24_8 (out[8], din[8], scanen, sin[8], reset_l, clock);
Mflipflop_sr Mflipflop_sr_24_9 (out[9], din[9], scanen, sin[9], reset_l, clock);
Mflipflop_sr Mflipflop_sr_24_10 (out[10], din[10], scanen, sin[10], reset_l, clock);
Mflipflop_sr Mflipflop_sr_24_11 (out[11], din[11], scanen, sin[11], reset_l, clock);
Mflipflop_sr Mflipflop_sr_24_12 (out[12], din[12], scanen, sin[12], reset_l, clock);
Mflipflop_sr Mflipflop_sr_24_13 (out[13], din[13], scanen, sin[13], reset_l, clock);
Mflipflop_sr Mflipflop_sr_24_14 (out[14], din[14], scanen, sin[14], reset_l, clock);
Mflipflop_sr Mflipflop_sr_24_15 (out[15], din[15], scanen, sin[15], reset_l, clock);
Mflipflop_sr Mflipflop_sr_24_16 (out[16], din[16], scanen, sin[16], reset_l, clock);
Mflipflop_sr Mflipflop_sr_24_17 (out[17], din[17], scanen, sin[17], reset_l, clock);
Mflipflop_sr Mflipflop_sr_24_18 (out[18], din[18], scanen, sin[18], reset_l, clock);
Mflipflop_sr Mflipflop_sr_24_19 (out[19], din[19], scanen, sin[19], reset_l, clock);
Mflipflop_sr Mflipflop_sr_24_20 (out[20], din[20], scanen, sin[20], reset_l, clock);
Mflipflop_sr Mflipflop_sr_24_21 (out[21], din[21], scanen, sin[21], reset_l, clock);
Mflipflop_sr Mflipflop_sr_24_22 (out[22], din[22], scanen, sin[22], reset_l, clock);
Mflipflop_sr Mflipflop_sr_24_23 (out[23], din[23], scanen, sin[23], reset_l, clock);
Mflipflop_sr Mflipflop_sr_24_24 (out[24], din[24], scanen, sin[24], reset_l, clock);
endmodule
module Mflipflop_sr_26
(out, din, scanen, sin, reset_l, clock) ;
output [25:0] out
;
input [25:0] din
;
input scanen
;
input [25:0] sin
;
input reset_l
;
input clock
;
Mflipflop_sr Mflipflop_sr_25_0 (out[0], din[0], scanen, sin[0], reset_l, clock);
Mflipflop_sr Mflipflop_sr_25_1 (out[1], din[1], scanen, sin[1], reset_l, clock);
Mflipflop_sr Mflipflop_sr_25_2 (out[2], din[2], scanen, sin[2], reset_l, clock);
Mflipflop_sr Mflipflop_sr_25_3 (out[3], din[3], scanen, sin[3], reset_l, clock);
Mflipflop_sr Mflipflop_sr_25_4 (out[4], din[4], scanen, sin[4], reset_l, clock);
Mflipflop_sr Mflipflop_sr_25_5 (out[5], din[5], scanen, sin[5], reset_l, clock);
Mflipflop_sr Mflipflop_sr_25_6 (out[6], din[6], scanen, sin[6], reset_l, clock);
Mflipflop_sr Mflipflop_sr_25_7 (out[7], din[7], scanen, sin[7], reset_l, clock);
Mflipflop_sr Mflipflop_sr_25_8 (out[8], din[8], scanen, sin[8], reset_l, clock);
Mflipflop_sr Mflipflop_sr_25_9 (out[9], din[9], scanen, sin[9], reset_l, clock);
Mflipflop_sr Mflipflop_sr_25_10 (out[10], din[10], scanen, sin[10], reset_l, clock);
Mflipflop_sr Mflipflop_sr_25_11 (out[11], din[11], scanen, sin[11], reset_l, clock);
Mflipflop_sr Mflipflop_sr_25_12 (out[12], din[12], scanen, sin[12], reset_l, clock);
Mflipflop_sr Mflipflop_sr_25_13 (out[13], din[13], scanen, sin[13], reset_l, clock);
Mflipflop_sr Mflipflop_sr_25_14 (out[14], din[14], scanen, sin[14], reset_l, clock);
Mflipflop_sr Mflipflop_sr_25_15 (out[15], din[15], scanen, sin[15], reset_l, clock);
Mflipflop_sr Mflipflop_sr_25_16 (out[16], din[16], scanen, sin[16], reset_l, clock);
Mflipflop_sr Mflipflop_sr_25_17 (out[17], din[17], scanen, sin[17], reset_l, clock);
Mflipflop_sr Mflipflop_sr_25_18 (out[18], din[18], scanen, sin[18], reset_l, clock);
Mflipflop_sr Mflipflop_sr_25_19 (out[19], din[19], scanen, sin[19], reset_l, clock);
Mflipflop_sr Mflipflop_sr_25_20 (out[20], din[20], scanen, sin[20], reset_l, clock);
Mflipflop_sr Mflipflop_sr_25_21 (out[21], din[21], scanen, sin[21], reset_l, clock);
Mflipflop_sr Mflipflop_sr_25_22 (out[22], din[22], scanen, sin[22], reset_l, clock);
Mflipflop_sr Mflipflop_sr_25_23 (out[23], din[23], scanen, sin[23], reset_l, clock);
Mflipflop_sr Mflipflop_sr_25_24 (out[24], din[24], scanen, sin[24], reset_l, clock);
Mflipflop_sr Mflipflop_sr_25_25 (out[25], din[25], scanen, sin[25], reset_l, clock);
endmodule
module Mflipflop_sr_27
(out, din, scanen, sin, reset_l, clock) ;
output [26:0] out
;
input [26:0] din
;
input scanen
;
input [26:0] sin
;
input reset_l
;
input clock
;
Mflipflop_sr Mflipflop_sr_26_0 (out[0], din[0], scanen, sin[0], reset_l, clock);
Mflipflop_sr Mflipflop_sr_26_1 (out[1], din[1], scanen, sin[1], reset_l, clock);
Mflipflop_sr Mflipflop_sr_26_2 (out[2], din[2], scanen, sin[2], reset_l, clock);
Mflipflop_sr Mflipflop_sr_26_3 (out[3], din[3], scanen, sin[3], reset_l, clock);
Mflipflop_sr Mflipflop_sr_26_4 (out[4], din[4], scanen, sin[4], reset_l, clock);
Mflipflop_sr Mflipflop_sr_26_5 (out[5], din[5], scanen, sin[5], reset_l, clock);
Mflipflop_sr Mflipflop_sr_26_6 (out[6], din[6], scanen, sin[6], reset_l, clock);
Mflipflop_sr Mflipflop_sr_26_7 (out[7], din[7], scanen, sin[7], reset_l, clock);
Mflipflop_sr Mflipflop_sr_26_8 (out[8], din[8], scanen, sin[8], reset_l, clock);
Mflipflop_sr Mflipflop_sr_26_9 (out[9], din[9], scanen, sin[9], reset_l, clock);
Mflipflop_sr Mflipflop_sr_26_10 (out[10], din[10], scanen, sin[10], reset_l, clock);
Mflipflop_sr Mflipflop_sr_26_11 (out[11], din[11], scanen, sin[11], reset_l, clock);
Mflipflop_sr Mflipflop_sr_26_12 (out[12], din[12], scanen, sin[12], reset_l, clock);
Mflipflop_sr Mflipflop_sr_26_13 (out[13], din[13], scanen, sin[13], reset_l, clock);
Mflipflop_sr Mflipflop_sr_26_14 (out[14], din[14], scanen, sin[14], reset_l, clock);
Mflipflop_sr Mflipflop_sr_26_15 (out[15], din[15], scanen, sin[15], reset_l, clock);
Mflipflop_sr Mflipflop_sr_26_16 (out[16], din[16], scanen, sin[16], reset_l, clock);
Mflipflop_sr Mflipflop_sr_26_17 (out[17], din[17], scanen, sin[17], reset_l, clock);
Mflipflop_sr Mflipflop_sr_26_18 (out[18], din[18], scanen, sin[18], reset_l, clock);
Mflipflop_sr Mflipflop_sr_26_19 (out[19], din[19], scanen, sin[19], reset_l, clock);
Mflipflop_sr Mflipflop_sr_26_20 (out[20], din[20], scanen, sin[20], reset_l, clock);
Mflipflop_sr Mflipflop_sr_26_21 (out[21], din[21], scanen, sin[21], reset_l, clock);
Mflipflop_sr Mflipflop_sr_26_22 (out[22], din[22], scanen, sin[22], reset_l, clock);
Mflipflop_sr Mflipflop_sr_26_23 (out[23], din[23], scanen, sin[23], reset_l, clock);
Mflipflop_sr Mflipflop_sr_26_24 (out[24], din[24], scanen, sin[24], reset_l, clock);
Mflipflop_sr Mflipflop_sr_26_25 (out[25], din[25], scanen, sin[25], reset_l, clock);
Mflipflop_sr Mflipflop_sr_26_26 (out[26], din[26], scanen, sin[26], reset_l, clock);
endmodule
module Mflipflop_sr_28
(out, din, scanen, sin, reset_l, clock) ;
output [27:0] out
;
input [27:0] din
;
input scanen
;
input [27:0] sin
;
input reset_l
;
input clock
;
Mflipflop_sr Mflipflop_sr_27_0 (out[0], din[0], scanen, sin[0], reset_l, clock);
Mflipflop_sr Mflipflop_sr_27_1 (out[1], din[1], scanen, sin[1], reset_l, clock);
Mflipflop_sr Mflipflop_sr_27_2 (out[2], din[2], scanen, sin[2], reset_l, clock);
Mflipflop_sr Mflipflop_sr_27_3 (out[3], din[3], scanen, sin[3], reset_l, clock);
Mflipflop_sr Mflipflop_sr_27_4 (out[4], din[4], scanen, sin[4], reset_l, clock);
Mflipflop_sr Mflipflop_sr_27_5 (out[5], din[5], scanen, sin[5], reset_l, clock);
Mflipflop_sr Mflipflop_sr_27_6 (out[6], din[6], scanen, sin[6], reset_l, clock);
Mflipflop_sr Mflipflop_sr_27_7 (out[7], din[7], scanen, sin[7], reset_l, clock);
Mflipflop_sr Mflipflop_sr_27_8 (out[8], din[8], scanen, sin[8], reset_l, clock);
Mflipflop_sr Mflipflop_sr_27_9 (out[9], din[9], scanen, sin[9], reset_l, clock);
Mflipflop_sr Mflipflop_sr_27_10 (out[10], din[10], scanen, sin[10], reset_l, clock);
Mflipflop_sr Mflipflop_sr_27_11 (out[11], din[11], scanen, sin[11], reset_l, clock);
Mflipflop_sr Mflipflop_sr_27_12 (out[12], din[12], scanen, sin[12], reset_l, clock);
Mflipflop_sr Mflipflop_sr_27_13 (out[13], din[13], scanen, sin[13], reset_l, clock);
Mflipflop_sr Mflipflop_sr_27_14 (out[14], din[14], scanen, sin[14], reset_l, clock);
Mflipflop_sr Mflipflop_sr_27_15 (out[15], din[15], scanen, sin[15], reset_l, clock);
Mflipflop_sr Mflipflop_sr_27_16 (out[16], din[16], scanen, sin[16], reset_l, clock);
Mflipflop_sr Mflipflop_sr_27_17 (out[17], din[17], scanen, sin[17], reset_l, clock);
Mflipflop_sr Mflipflop_sr_27_18 (out[18], din[18], scanen, sin[18], reset_l, clock);
Mflipflop_sr Mflipflop_sr_27_19 (out[19], din[19], scanen, sin[19], reset_l, clock);
Mflipflop_sr Mflipflop_sr_27_20 (out[20], din[20], scanen, sin[20], reset_l, clock);
Mflipflop_sr Mflipflop_sr_27_21 (out[21], din[21], scanen, sin[21], reset_l, clock);
Mflipflop_sr Mflipflop_sr_27_22 (out[22], din[22], scanen, sin[22], reset_l, clock);
Mflipflop_sr Mflipflop_sr_27_23 (out[23], din[23], scanen, sin[23], reset_l, clock);
Mflipflop_sr Mflipflop_sr_27_24 (out[24], din[24], scanen, sin[24], reset_l, clock);
Mflipflop_sr Mflipflop_sr_27_25 (out[25], din[25], scanen, sin[25], reset_l, clock);
Mflipflop_sr Mflipflop_sr_27_26 (out[26], din[26], scanen, sin[26], reset_l, clock);
Mflipflop_sr Mflipflop_sr_27_27 (out[27], din[27], scanen, sin[27], reset_l, clock);
endmodule
module Mflipflop_sr_29
(out, din, scanen, sin, reset_l, clock) ;
output [28:0] out
;
input [28:0] din
;
input scanen
;
input [28:0] sin
;
input reset_l
;
input clock
;
Mflipflop_sr Mflipflop_sr_28_0 (out[0], din[0], scanen, sin[0], reset_l, clock);
Mflipflop_sr Mflipflop_sr_28_1 (out[1], din[1], scanen, sin[1], reset_l, clock);
Mflipflop_sr Mflipflop_sr_28_2 (out[2], din[2], scanen, sin[2], reset_l, clock);
Mflipflop_sr Mflipflop_sr_28_3 (out[3], din[3], scanen, sin[3], reset_l, clock);
Mflipflop_sr Mflipflop_sr_28_4 (out[4], din[4], scanen, sin[4], reset_l, clock);
Mflipflop_sr Mflipflop_sr_28_5 (out[5], din[5], scanen, sin[5], reset_l, clock);
Mflipflop_sr Mflipflop_sr_28_6 (out[6], din[6], scanen, sin[6], reset_l, clock);
Mflipflop_sr Mflipflop_sr_28_7 (out[7], din[7], scanen, sin[7], reset_l, clock);
Mflipflop_sr Mflipflop_sr_28_8 (out[8], din[8], scanen, sin[8], reset_l, clock);
Mflipflop_sr Mflipflop_sr_28_9 (out[9], din[9], scanen, sin[9], reset_l, clock);
Mflipflop_sr Mflipflop_sr_28_10 (out[10], din[10], scanen, sin[10], reset_l, clock);
Mflipflop_sr Mflipflop_sr_28_11 (out[11], din[11], scanen, sin[11], reset_l, clock);
Mflipflop_sr Mflipflop_sr_28_12 (out[12], din[12], scanen, sin[12], reset_l, clock);
Mflipflop_sr Mflipflop_sr_28_13 (out[13], din[13], scanen, sin[13], reset_l, clock);
Mflipflop_sr Mflipflop_sr_28_14 (out[14], din[14], scanen, sin[14], reset_l, clock);
Mflipflop_sr Mflipflop_sr_28_15 (out[15], din[15], scanen, sin[15], reset_l, clock);
Mflipflop_sr Mflipflop_sr_28_16 (out[16], din[16], scanen, sin[16], reset_l, clock);
Mflipflop_sr Mflipflop_sr_28_17 (out[17], din[17], scanen, sin[17], reset_l, clock);
Mflipflop_sr Mflipflop_sr_28_18 (out[18], din[18], scanen, sin[18], reset_l, clock);
Mflipflop_sr Mflipflop_sr_28_19 (out[19], din[19], scanen, sin[19], reset_l, clock);
Mflipflop_sr Mflipflop_sr_28_20 (out[20], din[20], scanen, sin[20], reset_l, clock);
Mflipflop_sr Mflipflop_sr_28_21 (out[21], din[21], scanen, sin[21], reset_l, clock);
Mflipflop_sr Mflipflop_sr_28_22 (out[22], din[22], scanen, sin[22], reset_l, clock);
Mflipflop_sr Mflipflop_sr_28_23 (out[23], din[23], scanen, sin[23], reset_l, clock);
Mflipflop_sr Mflipflop_sr_28_24 (out[24], din[24], scanen, sin[24], reset_l, clock);
Mflipflop_sr Mflipflop_sr_28_25 (out[25], din[25], scanen, sin[25], reset_l, clock);
Mflipflop_sr Mflipflop_sr_28_26 (out[26], din[26], scanen, sin[26], reset_l, clock);
Mflipflop_sr Mflipflop_sr_28_27 (out[27], din[27], scanen, sin[27], reset_l, clock);
Mflipflop_sr Mflipflop_sr_28_28 (out[28], din[28], scanen, sin[28], reset_l, clock);
endmodule
module Mflipflop_sr_30
(out, din, scanen, sin, reset_l, clock) ;
output [29:0] out
;
input [29:0] din
;
input scanen
;
input [29:0] sin
;
input reset_l
;
input clock
;
Mflipflop_sr Mflipflop_sr_29_0 (out[0], din[0], scanen, sin[0], reset_l, clock);
Mflipflop_sr Mflipflop_sr_29_1 (out[1], din[1], scanen, sin[1], reset_l, clock);
Mflipflop_sr Mflipflop_sr_29_2 (out[2], din[2], scanen, sin[2], reset_l, clock);
Mflipflop_sr Mflipflop_sr_29_3 (out[3], din[3], scanen, sin[3], reset_l, clock);
Mflipflop_sr Mflipflop_sr_29_4 (out[4], din[4], scanen, sin[4], reset_l, clock);
Mflipflop_sr Mflipflop_sr_29_5 (out[5], din[5], scanen, sin[5], reset_l, clock);
Mflipflop_sr Mflipflop_sr_29_6 (out[6], din[6], scanen, sin[6], reset_l, clock);
Mflipflop_sr Mflipflop_sr_29_7 (out[7], din[7], scanen, sin[7], reset_l, clock);
Mflipflop_sr Mflipflop_sr_29_8 (out[8], din[8], scanen, sin[8], reset_l, clock);
Mflipflop_sr Mflipflop_sr_29_9 (out[9], din[9], scanen, sin[9], reset_l, clock);
Mflipflop_sr Mflipflop_sr_29_10 (out[10], din[10], scanen, sin[10], reset_l, clock);
Mflipflop_sr Mflipflop_sr_29_11 (out[11], din[11], scanen, sin[11], reset_l, clock);
Mflipflop_sr Mflipflop_sr_29_12 (out[12], din[12], scanen, sin[12], reset_l, clock);
Mflipflop_sr Mflipflop_sr_29_13 (out[13], din[13], scanen, sin[13], reset_l, clock);
Mflipflop_sr Mflipflop_sr_29_14 (out[14], din[14], scanen, sin[14], reset_l, clock);
Mflipflop_sr Mflipflop_sr_29_15 (out[15], din[15], scanen, sin[15], reset_l, clock);
Mflipflop_sr Mflipflop_sr_29_16 (out[16], din[16], scanen, sin[16], reset_l, clock);
Mflipflop_sr Mflipflop_sr_29_17 (out[17], din[17], scanen, sin[17], reset_l, clock);
Mflipflop_sr Mflipflop_sr_29_18 (out[18], din[18], scanen, sin[18], reset_l, clock);
Mflipflop_sr Mflipflop_sr_29_19 (out[19], din[19], scanen, sin[19], reset_l, clock);
Mflipflop_sr Mflipflop_sr_29_20 (out[20], din[20], scanen, sin[20], reset_l, clock);
Mflipflop_sr Mflipflop_sr_29_21 (out[21], din[21], scanen, sin[21], reset_l, clock);
Mflipflop_sr Mflipflop_sr_29_22 (out[22], din[22], scanen, sin[22], reset_l, clock);
Mflipflop_sr Mflipflop_sr_29_23 (out[23], din[23], scanen, sin[23], reset_l, clock);
Mflipflop_sr Mflipflop_sr_29_24 (out[24], din[24], scanen, sin[24], reset_l, clock);
Mflipflop_sr Mflipflop_sr_29_25 (out[25], din[25], scanen, sin[25], reset_l, clock);
Mflipflop_sr Mflipflop_sr_29_26 (out[26], din[26], scanen, sin[26], reset_l, clock);
Mflipflop_sr Mflipflop_sr_29_27 (out[27], din[27], scanen, sin[27], reset_l, clock);
Mflipflop_sr Mflipflop_sr_29_28 (out[28], din[28], scanen, sin[28], reset_l, clock);
Mflipflop_sr Mflipflop_sr_29_29 (out[29], din[29], scanen, sin[29], reset_l, clock);
endmodule
module Mflipflop_sr_31
(out, din, scanen, sin, reset_l, clock) ;
output [30:0] out
;
input [30:0] din
;
input scanen
;
input [30:0] sin
;
input reset_l
;
input clock
;
Mflipflop_sr Mflipflop_sr_30_0 (out[0], din[0], scanen, sin[0], reset_l, clock);
Mflipflop_sr Mflipflop_sr_30_1 (out[1], din[1], scanen, sin[1], reset_l, clock);
Mflipflop_sr Mflipflop_sr_30_2 (out[2], din[2], scanen, sin[2], reset_l, clock);
Mflipflop_sr Mflipflop_sr_30_3 (out[3], din[3], scanen, sin[3], reset_l, clock);
Mflipflop_sr Mflipflop_sr_30_4 (out[4], din[4], scanen, sin[4], reset_l, clock);
Mflipflop_sr Mflipflop_sr_30_5 (out[5], din[5], scanen, sin[5], reset_l, clock);
Mflipflop_sr Mflipflop_sr_30_6 (out[6], din[6], scanen, sin[6], reset_l, clock);
Mflipflop_sr Mflipflop_sr_30_7 (out[7], din[7], scanen, sin[7], reset_l, clock);
Mflipflop_sr Mflipflop_sr_30_8 (out[8], din[8], scanen, sin[8], reset_l, clock);
Mflipflop_sr Mflipflop_sr_30_9 (out[9], din[9], scanen, sin[9], reset_l, clock);
Mflipflop_sr Mflipflop_sr_30_10 (out[10], din[10], scanen, sin[10], reset_l, clock);
Mflipflop_sr Mflipflop_sr_30_11 (out[11], din[11], scanen, sin[11], reset_l, clock);
Mflipflop_sr Mflipflop_sr_30_12 (out[12], din[12], scanen, sin[12], reset_l, clock);
Mflipflop_sr Mflipflop_sr_30_13 (out[13], din[13], scanen, sin[13], reset_l, clock);
Mflipflop_sr Mflipflop_sr_30_14 (out[14], din[14], scanen, sin[14], reset_l, clock);
Mflipflop_sr Mflipflop_sr_30_15 (out[15], din[15], scanen, sin[15], reset_l, clock);
Mflipflop_sr Mflipflop_sr_30_16 (out[16], din[16], scanen, sin[16], reset_l, clock);
Mflipflop_sr Mflipflop_sr_30_17 (out[17], din[17], scanen, sin[17], reset_l, clock);
Mflipflop_sr Mflipflop_sr_30_18 (out[18], din[18], scanen, sin[18], reset_l, clock);
Mflipflop_sr Mflipflop_sr_30_19 (out[19], din[19], scanen, sin[19], reset_l, clock);
Mflipflop_sr Mflipflop_sr_30_20 (out[20], din[20], scanen, sin[20], reset_l, clock);
Mflipflop_sr Mflipflop_sr_30_21 (out[21], din[21], scanen, sin[21], reset_l, clock);
Mflipflop_sr Mflipflop_sr_30_22 (out[22], din[22], scanen, sin[22], reset_l, clock);
Mflipflop_sr Mflipflop_sr_30_23 (out[23], din[23], scanen, sin[23], reset_l, clock);
Mflipflop_sr Mflipflop_sr_30_24 (out[24], din[24], scanen, sin[24], reset_l, clock);
Mflipflop_sr Mflipflop_sr_30_25 (out[25], din[25], scanen, sin[25], reset_l, clock);
Mflipflop_sr Mflipflop_sr_30_26 (out[26], din[26], scanen, sin[26], reset_l, clock);
Mflipflop_sr Mflipflop_sr_30_27 (out[27], din[27], scanen, sin[27], reset_l, clock);
Mflipflop_sr Mflipflop_sr_30_28 (out[28], din[28], scanen, sin[28], reset_l, clock);
Mflipflop_sr Mflipflop_sr_30_29 (out[29], din[29], scanen, sin[29], reset_l, clock);
Mflipflop_sr Mflipflop_sr_30_30 (out[30], din[30], scanen, sin[30], reset_l, clock);
endmodule
module Mflipflop_sr_32
(out, din, scanen, sin, reset_l, clock) ;
output [31:0] out
;
input [31:0] din
;
input scanen
;
input [31:0] sin
;
input reset_l
;
input clock
;
Mflipflop_sr Mflipflop_sr_31_0 (out[0], din[0], scanen, sin[0], reset_l, clock);
Mflipflop_sr Mflipflop_sr_31_1 (out[1], din[1], scanen, sin[1], reset_l, clock);
Mflipflop_sr Mflipflop_sr_31_2 (out[2], din[2], scanen, sin[2], reset_l, clock);
Mflipflop_sr Mflipflop_sr_31_3 (out[3], din[3], scanen, sin[3], reset_l, clock);
Mflipflop_sr Mflipflop_sr_31_4 (out[4], din[4], scanen, sin[4], reset_l, clock);
Mflipflop_sr Mflipflop_sr_31_5 (out[5], din[5], scanen, sin[5], reset_l, clock);
Mflipflop_sr Mflipflop_sr_31_6 (out[6], din[6], scanen, sin[6], reset_l, clock);
Mflipflop_sr Mflipflop_sr_31_7 (out[7], din[7], scanen, sin[7], reset_l, clock);
Mflipflop_sr Mflipflop_sr_31_8 (out[8], din[8], scanen, sin[8], reset_l, clock);
Mflipflop_sr Mflipflop_sr_31_9 (out[9], din[9], scanen, sin[9], reset_l, clock);
Mflipflop_sr Mflipflop_sr_31_10 (out[10], din[10], scanen, sin[10], reset_l, clock);
Mflipflop_sr Mflipflop_sr_31_11 (out[11], din[11], scanen, sin[11], reset_l, clock);
Mflipflop_sr Mflipflop_sr_31_12 (out[12], din[12], scanen, sin[12], reset_l, clock);
Mflipflop_sr Mflipflop_sr_31_13 (out[13], din[13], scanen, sin[13], reset_l, clock);
Mflipflop_sr Mflipflop_sr_31_14 (out[14], din[14], scanen, sin[14], reset_l, clock);
Mflipflop_sr Mflipflop_sr_31_15 (out[15], din[15], scanen, sin[15], reset_l, clock);
Mflipflop_sr Mflipflop_sr_31_16 (out[16], din[16], scanen, sin[16], reset_l, clock);
Mflipflop_sr Mflipflop_sr_31_17 (out[17], din[17], scanen, sin[17], reset_l, clock);
Mflipflop_sr Mflipflop_sr_31_18 (out[18], din[18], scanen, sin[18], reset_l, clock);
Mflipflop_sr Mflipflop_sr_31_19 (out[19], din[19], scanen, sin[19], reset_l, clock);
Mflipflop_sr Mflipflop_sr_31_20 (out[20], din[20], scanen, sin[20], reset_l, clock);
Mflipflop_sr Mflipflop_sr_31_21 (out[21], din[21], scanen, sin[21], reset_l, clock);
Mflipflop_sr Mflipflop_sr_31_22 (out[22], din[22], scanen, sin[22], reset_l, clock);
Mflipflop_sr Mflipflop_sr_31_23 (out[23], din[23], scanen, sin[23], reset_l, clock);
Mflipflop_sr Mflipflop_sr_31_24 (out[24], din[24], scanen, sin[24], reset_l, clock);
Mflipflop_sr Mflipflop_sr_31_25 (out[25], din[25], scanen, sin[25], reset_l, clock);
Mflipflop_sr Mflipflop_sr_31_26 (out[26], din[26], scanen, sin[26], reset_l, clock);
Mflipflop_sr Mflipflop_sr_31_27 (out[27], din[27], scanen, sin[27], reset_l, clock);
Mflipflop_sr Mflipflop_sr_31_28 (out[28], din[28], scanen, sin[28], reset_l, clock);
Mflipflop_sr Mflipflop_sr_31_29 (out[29], din[29], scanen, sin[29], reset_l, clock);
Mflipflop_sr Mflipflop_sr_31_30 (out[30], din[30], scanen, sin[30], reset_l, clock);
Mflipflop_sr Mflipflop_sr_31_31 (out[31], din[31], scanen, sin[31], reset_l, clock);
endmodule
![[Up: rl_tw_sm mc_mstb_reg_1]](v2html-up.gif)
![[Up: rl_tw_sm mdata_r_reg_1]](v2html-up.gif)
![[Up: rl_tw_sm mmdaten_reg_1]](v2html-up.gif)
![[Up: rl_tw_sm mdata_m_reg_1]](v2html-up.gif)
![[Up: rl_tw_sm flush_entry_ff_1]](v2html-up.gif)
![[Up: rl_tw_sm ptp_flush_ff_1]](v2html-up.gif)
![[Up: rl_tw_sm tw_abort_ff_1]](v2html-up.gif)
![[Up: rl_tw_sm flush_done_ff_1]](v2html-up.gif)
![[Up: rl_tw_sm tw_pte_chk_ff_1]](v2html-up.gif)
![[Up: rl_tw_sm probe_hit_ff_1]](v2html-up.gif)
![[Up: rl_marb_sm io_issue_ff_1]](v2html-up.gif)
![[Up: rl_marb_sm io_issue_ff_2]](v2html-up.gif)
![[Up: rl_marb_sm io_issue_wrt_ff_1]](v2html-up.gif)
![[Up: rl_marb_sm io_issue_wrt_ff_2]](v2html-up.gif)
![[Up: rl_marb_sm fb_space_ff_1]](v2html-up.gif)
![[Up: rl_marb_sm mstb_l_ff_1]](v2html-up.gif)
![[Up: rl_marb_sm mbsy_ff_1]](v2html-up.gif)
![[Up: rl_marb_sm misc_bsy_ff_1]](v2html-up.gif)
![[Up: rl_marb_sm sbsy_ff_1]](v2html-up.gif)
![[Up: rl_marb_sm dcdaten_ff_1]](v2html-up.gif)
![[Up: rl_marb_sm sb_data_avail_ff_1]](v2html-up.gif)
![[Up: rl_marb_sm drd_c1_ff_1]](v2html-up.gif)
![[Up: rl_marb_sm ldst_st_ff_1]](v2html-up.gif)
![[Up: rl_marb_sm ldst_block_ff_1]](v2html-up.gif)
![[Up: rl_marb_sm slock_ff_1]](v2html-up.gif)
![[Up: rl_marb_sm drd_iod_ff_1]](v2html-up.gif)
![[Up: rl_mmu_regs par_asi_ff_1]](v2html-up.gif)
![[Up: rl_mmu_regs enbl_err_ff_1]](v2html-up.gif)
![[Up: rl_mmu_regs r_ic_fill_ff_1]](v2html-up.gif)
![[Up: rl_mmu_regs mm_dccfstb_ff_1]](v2html-up.gif)
![[Up: rl_mmu_regs odd_wd_ff_1]](v2html-up.gif)
... (truncated)
module Mflipflop_r_1
(out, din, reset_l, clock) ;
output out
;
input din
;
input reset_l
;
input clock
;
Mflipflop_r Mflipflop_r_0_32 (out, din, reset_l, clock);
endmodule
![[Up: rl_tw_sm mdata_et_reg_2]](v2html-up.gif)
![[Up: rl_tw_sm mdata_acc_reg_2]](v2html-up.gif)
![[Up: rl_mmu_regs perr_ff_2]](v2html-up.gif)
![[Up: rl_mmu_regs r_d_sf_perr_ff_2]](v2html-up.gif)
![[Up: rl_mmu_regs sb_errtype_ff_2]](v2html-up.gif)
![[Up: rl_mmu_regs r_par_lvl_ff_2]](v2html-up.gif)
![[Up: rl_ic_cntl pes_reg]](v2html-up.gif)
module Mflipflop_r_2
(out, din, reset_l, clock) ;
output [1:0] out
;
input [1:0] din
;
input reset_l
;
input clock
;
Mflipflop_r Mflipflop_r_1_0 (out[0], din[0], reset_l, clock);
Mflipflop_r Mflipflop_r_1_1 (out[1], din[1], reset_l, clock);
endmodule
![[Up: rl_mmu_regs tlb_acc_ff_3]](v2html-up.gif)
![[Up: rl_mmu_regs data_acc_treg_3]](v2html-up.gif)
![[Up: rl_mmu_regs data_accx_reg_3]](v2html-up.gif)
module Mflipflop_r_3
(out, din, reset_l, clock) ;
output [2:0] out
;
input [2:0] din
;
input reset_l
;
input clock
;
Mflipflop_r Mflipflop_r_2_0 (out[0], din[0], reset_l, clock);
Mflipflop_r Mflipflop_r_2_1 (out[1], din[1], reset_l, clock);
Mflipflop_r Mflipflop_r_2_2 (out[2], din[2], reset_l, clock);
endmodule
![[Up: rl_mmu_regs mf_stat_reg_4]](v2html-up.gif)
module Mflipflop_r_4
(out, din, reset_l, clock) ;
output [3:0] out
;
input [3:0] din
;
input reset_l
;
input clock
;
Mflipflop_r Mflipflop_r_3_0 (out[0], din[0], reset_l, clock);
Mflipflop_r Mflipflop_r_3_1 (out[1], din[1], reset_l, clock);
Mflipflop_r Mflipflop_r_3_2 (out[2], din[2], reset_l, clock);
Mflipflop_r Mflipflop_r_3_3 (out[3], din[3], reset_l, clock);
endmodule
module Mflipflop_r_5
(out, din, reset_l, clock) ;
output [4:0] out
;
input [4:0] din
;
input reset_l
;
input clock
;
Mflipflop_r Mflipflop_r_4_0 (out[0], din[0], reset_l, clock);
Mflipflop_r Mflipflop_r_4_1 (out[1], din[1], reset_l, clock);
Mflipflop_r Mflipflop_r_4_2 (out[2], din[2], reset_l, clock);
Mflipflop_r Mflipflop_r_4_3 (out[3], din[3], reset_l, clock);
Mflipflop_r Mflipflop_r_4_4 (out[4], din[4], reset_l, clock);
endmodule
module Mflipflop_r_6
(out, din, reset_l, clock) ;
output [5:0] out
;
input [5:0] din
;
input reset_l
;
input clock
;
Mflipflop_r Mflipflop_r_5_0 (out[0], din[0], reset_l, clock);
Mflipflop_r Mflipflop_r_5_1 (out[1], din[1], reset_l, clock);
Mflipflop_r Mflipflop_r_5_2 (out[2], din[2], reset_l, clock);
Mflipflop_r Mflipflop_r_5_3 (out[3], din[3], reset_l, clock);
Mflipflop_r Mflipflop_r_5_4 (out[4], din[4], reset_l, clock);
Mflipflop_r Mflipflop_r_5_5 (out[5], din[5], reset_l, clock);
endmodule
module Mflipflop_r_7
(out, din, reset_l, clock) ;
output [6:0] out
;
input [6:0] din
;
input reset_l
;
input clock
;
Mflipflop_r Mflipflop_r_6_0 (out[0], din[0], reset_l, clock);
Mflipflop_r Mflipflop_r_6_1 (out[1], din[1], reset_l, clock);
Mflipflop_r Mflipflop_r_6_2 (out[2], din[2], reset_l, clock);
Mflipflop_r Mflipflop_r_6_3 (out[3], din[3], reset_l, clock);
Mflipflop_r Mflipflop_r_6_4 (out[4], din[4], reset_l, clock);
Mflipflop_r Mflipflop_r_6_5 (out[5], din[5], reset_l, clock);
Mflipflop_r Mflipflop_r_6_6 (out[6], din[6], reset_l, clock);
endmodule
module Mflipflop_r_8
(out, din, reset_l, clock) ;
output [7:0] out
;
input [7:0] din
;
input reset_l
;
input clock
;
Mflipflop_r Mflipflop_r_7_0 (out[0], din[0], reset_l, clock);
Mflipflop_r Mflipflop_r_7_1 (out[1], din[1], reset_l, clock);
Mflipflop_r Mflipflop_r_7_2 (out[2], din[2], reset_l, clock);
Mflipflop_r Mflipflop_r_7_3 (out[3], din[3], reset_l, clock);
Mflipflop_r Mflipflop_r_7_4 (out[4], din[4], reset_l, clock);
Mflipflop_r Mflipflop_r_7_5 (out[5], din[5], reset_l, clock);
Mflipflop_r Mflipflop_r_7_6 (out[6], din[6], reset_l, clock);
Mflipflop_r Mflipflop_r_7_7 (out[7], din[7], reset_l, clock);
endmodule
module Mflipflop_r_9
(out, din, reset_l, clock) ;
output [8:0] out
;
input [8:0] din
;
input reset_l
;
input clock
;
Mflipflop_r Mflipflop_r_8_0 (out[0], din[0], reset_l, clock);
Mflipflop_r Mflipflop_r_8_1 (out[1], din[1], reset_l, clock);
Mflipflop_r Mflipflop_r_8_2 (out[2], din[2], reset_l, clock);
Mflipflop_r Mflipflop_r_8_3 (out[3], din[3], reset_l, clock);
Mflipflop_r Mflipflop_r_8_4 (out[4], din[4], reset_l, clock);
Mflipflop_r Mflipflop_r_8_5 (out[5], din[5], reset_l, clock);
Mflipflop_r Mflipflop_r_8_6 (out[6], din[6], reset_l, clock);
Mflipflop_r Mflipflop_r_8_7 (out[7], din[7], reset_l, clock);
Mflipflop_r Mflipflop_r_8_8 (out[8], din[8], reset_l, clock);
endmodule
module Mflipflop_r_10
(out, din, reset_l, clock) ;
output [9:0] out
;
input [9:0] din
;
input reset_l
;
input clock
;
Mflipflop_r Mflipflop_r_9_0 (out[0], din[0], reset_l, clock);
Mflipflop_r Mflipflop_r_9_1 (out[1], din[1], reset_l, clock);
Mflipflop_r Mflipflop_r_9_2 (out[2], din[2], reset_l, clock);
Mflipflop_r Mflipflop_r_9_3 (out[3], din[3], reset_l, clock);
Mflipflop_r Mflipflop_r_9_4 (out[4], din[4], reset_l, clock);
Mflipflop_r Mflipflop_r_9_5 (out[5], din[5], reset_l, clock);
Mflipflop_r Mflipflop_r_9_6 (out[6], din[6], reset_l, clock);
Mflipflop_r Mflipflop_r_9_7 (out[7], din[7], reset_l, clock);
Mflipflop_r Mflipflop_r_9_8 (out[8], din[8], reset_l, clock);
Mflipflop_r Mflipflop_r_9_9 (out[9], din[9], reset_l, clock);
endmodule
![[Up: rl_marb_sm asi_state_ff_11]](v2html-up.gif)
module Mflipflop_r_11
(out, din, reset_l, clock) ;
output [10:0] out
;
input [10:0] din
;
input reset_l
;
input clock
;
Mflipflop_r Mflipflop_r_10_0 (out[0], din[0], reset_l, clock);
Mflipflop_r Mflipflop_r_10_1 (out[1], din[1], reset_l, clock);
Mflipflop_r Mflipflop_r_10_2 (out[2], din[2], reset_l, clock);
Mflipflop_r Mflipflop_r_10_3 (out[3], din[3], reset_l, clock);
Mflipflop_r Mflipflop_r_10_4 (out[4], din[4], reset_l, clock);
Mflipflop_r Mflipflop_r_10_5 (out[5], din[5], reset_l, clock);
Mflipflop_r Mflipflop_r_10_6 (out[6], din[6], reset_l, clock);
Mflipflop_r Mflipflop_r_10_7 (out[7], din[7], reset_l, clock);
Mflipflop_r Mflipflop_r_10_8 (out[8], din[8], reset_l, clock);
Mflipflop_r Mflipflop_r_10_9 (out[9], din[9], reset_l, clock);
Mflipflop_r Mflipflop_r_10_10 (out[10], din[10], reset_l, clock);
endmodule
module Mflipflop_r_12
(out, din, reset_l, clock) ;
output [11:0] out
;
input [11:0] din
;
input reset_l
;
input clock
;
Mflipflop_r Mflipflop_r_11_0 (out[0], din[0], reset_l, clock);
Mflipflop_r Mflipflop_r_11_1 (out[1], din[1], reset_l, clock);
Mflipflop_r Mflipflop_r_11_2 (out[2], din[2], reset_l, clock);
Mflipflop_r Mflipflop_r_11_3 (out[3], din[3], reset_l, clock);
Mflipflop_r Mflipflop_r_11_4 (out[4], din[4], reset_l, clock);
Mflipflop_r Mflipflop_r_11_5 (out[5], din[5], reset_l, clock);
Mflipflop_r Mflipflop_r_11_6 (out[6], din[6], reset_l, clock);
Mflipflop_r Mflipflop_r_11_7 (out[7], din[7], reset_l, clock);
Mflipflop_r Mflipflop_r_11_8 (out[8], din[8], reset_l, clock);
Mflipflop_r Mflipflop_r_11_9 (out[9], din[9], reset_l, clock);
Mflipflop_r Mflipflop_r_11_10 (out[10], din[10], reset_l, clock);
Mflipflop_r Mflipflop_r_11_11 (out[11], din[11], reset_l, clock);
endmodule
module Mflipflop_r_13
(out, din, reset_l, clock) ;
output [12:0] out
;
input [12:0] din
;
input reset_l
;
input clock
;
Mflipflop_r Mflipflop_r_12_0 (out[0], din[0], reset_l, clock);
Mflipflop_r Mflipflop_r_12_1 (out[1], din[1], reset_l, clock);
Mflipflop_r Mflipflop_r_12_2 (out[2], din[2], reset_l, clock);
Mflipflop_r Mflipflop_r_12_3 (out[3], din[3], reset_l, clock);
Mflipflop_r Mflipflop_r_12_4 (out[4], din[4], reset_l, clock);
Mflipflop_r Mflipflop_r_12_5 (out[5], din[5], reset_l, clock);
Mflipflop_r Mflipflop_r_12_6 (out[6], din[6], reset_l, clock);
Mflipflop_r Mflipflop_r_12_7 (out[7], din[7], reset_l, clock);
Mflipflop_r Mflipflop_r_12_8 (out[8], din[8], reset_l, clock);
Mflipflop_r Mflipflop_r_12_9 (out[9], din[9], reset_l, clock);
Mflipflop_r Mflipflop_r_12_10 (out[10], din[10], reset_l, clock);
Mflipflop_r Mflipflop_r_12_11 (out[11], din[11], reset_l, clock);
Mflipflop_r Mflipflop_r_12_12 (out[12], din[12], reset_l, clock);
endmodule
module Mflipflop_r_14
(out, din, reset_l, clock) ;
output [13:0] out
;
input [13:0] din
;
input reset_l
;
input clock
;
Mflipflop_r Mflipflop_r_13_0 (out[0], din[0], reset_l, clock);
Mflipflop_r Mflipflop_r_13_1 (out[1], din[1], reset_l, clock);
Mflipflop_r Mflipflop_r_13_2 (out[2], din[2], reset_l, clock);
Mflipflop_r Mflipflop_r_13_3 (out[3], din[3], reset_l, clock);
Mflipflop_r Mflipflop_r_13_4 (out[4], din[4], reset_l, clock);
Mflipflop_r Mflipflop_r_13_5 (out[5], din[5], reset_l, clock);
Mflipflop_r Mflipflop_r_13_6 (out[6], din[6], reset_l, clock);
Mflipflop_r Mflipflop_r_13_7 (out[7], din[7], reset_l, clock);
Mflipflop_r Mflipflop_r_13_8 (out[8], din[8], reset_l, clock);
Mflipflop_r Mflipflop_r_13_9 (out[9], din[9], reset_l, clock);
Mflipflop_r Mflipflop_r_13_10 (out[10], din[10], reset_l, clock);
Mflipflop_r Mflipflop_r_13_11 (out[11], din[11], reset_l, clock);
Mflipflop_r Mflipflop_r_13_12 (out[12], din[12], reset_l, clock);
Mflipflop_r Mflipflop_r_13_13 (out[13], din[13], reset_l, clock);
endmodule
module Mflipflop_r_15
(out, din, reset_l, clock) ;
output [14:0] out
;
input [14:0] din
;
input reset_l
;
input clock
;
Mflipflop_r Mflipflop_r_14_0 (out[0], din[0], reset_l, clock);
Mflipflop_r Mflipflop_r_14_1 (out[1], din[1], reset_l, clock);
Mflipflop_r Mflipflop_r_14_2 (out[2], din[2], reset_l, clock);
Mflipflop_r Mflipflop_r_14_3 (out[3], din[3], reset_l, clock);
Mflipflop_r Mflipflop_r_14_4 (out[4], din[4], reset_l, clock);
Mflipflop_r Mflipflop_r_14_5 (out[5], din[5], reset_l, clock);
Mflipflop_r Mflipflop_r_14_6 (out[6], din[6], reset_l, clock);
Mflipflop_r Mflipflop_r_14_7 (out[7], din[7], reset_l, clock);
Mflipflop_r Mflipflop_r_14_8 (out[8], din[8], reset_l, clock);
Mflipflop_r Mflipflop_r_14_9 (out[9], din[9], reset_l, clock);
Mflipflop_r Mflipflop_r_14_10 (out[10], din[10], reset_l, clock);
Mflipflop_r Mflipflop_r_14_11 (out[11], din[11], reset_l, clock);
Mflipflop_r Mflipflop_r_14_12 (out[12], din[12], reset_l, clock);
Mflipflop_r Mflipflop_r_14_13 (out[13], din[13], reset_l, clock);
Mflipflop_r Mflipflop_r_14_14 (out[14], din[14], reset_l, clock);
endmodule
module Mflipflop_r_16
(out, din, reset_l, clock) ;
output [15:0] out
;
input [15:0] din
;
input reset_l
;
input clock
;
Mflipflop_r Mflipflop_r_15_0 (out[0], din[0], reset_l, clock);
Mflipflop_r Mflipflop_r_15_1 (out[1], din[1], reset_l, clock);
Mflipflop_r Mflipflop_r_15_2 (out[2], din[2], reset_l, clock);
Mflipflop_r Mflipflop_r_15_3 (out[3], din[3], reset_l, clock);
Mflipflop_r Mflipflop_r_15_4 (out[4], din[4], reset_l, clock);
Mflipflop_r Mflipflop_r_15_5 (out[5], din[5], reset_l, clock);
Mflipflop_r Mflipflop_r_15_6 (out[6], din[6], reset_l, clock);
Mflipflop_r Mflipflop_r_15_7 (out[7], din[7], reset_l, clock);
Mflipflop_r Mflipflop_r_15_8 (out[8], din[8], reset_l, clock);
Mflipflop_r Mflipflop_r_15_9 (out[9], din[9], reset_l, clock);
Mflipflop_r Mflipflop_r_15_10 (out[10], din[10], reset_l, clock);
Mflipflop_r Mflipflop_r_15_11 (out[11], din[11], reset_l, clock);
Mflipflop_r Mflipflop_r_15_12 (out[12], din[12], reset_l, clock);
Mflipflop_r Mflipflop_r_15_13 (out[13], din[13], reset_l, clock);
Mflipflop_r Mflipflop_r_15_14 (out[14], din[14], reset_l, clock);
Mflipflop_r Mflipflop_r_15_15 (out[15], din[15], reset_l, clock);
endmodule
module Mflipflop_r_17
(out, din, reset_l, clock) ;
output [16:0] out
;
input [16:0] din
;
input reset_l
;
input clock
;
Mflipflop_r Mflipflop_r_16_0 (out[0], din[0], reset_l, clock);
Mflipflop_r Mflipflop_r_16_1 (out[1], din[1], reset_l, clock);
Mflipflop_r Mflipflop_r_16_2 (out[2], din[2], reset_l, clock);
Mflipflop_r Mflipflop_r_16_3 (out[3], din[3], reset_l, clock);
Mflipflop_r Mflipflop_r_16_4 (out[4], din[4], reset_l, clock);
Mflipflop_r Mflipflop_r_16_5 (out[5], din[5], reset_l, clock);
Mflipflop_r Mflipflop_r_16_6 (out[6], din[6], reset_l, clock);
Mflipflop_r Mflipflop_r_16_7 (out[7], din[7], reset_l, clock);
Mflipflop_r Mflipflop_r_16_8 (out[8], din[8], reset_l, clock);
Mflipflop_r Mflipflop_r_16_9 (out[9], din[9], reset_l, clock);
Mflipflop_r Mflipflop_r_16_10 (out[10], din[10], reset_l, clock);
Mflipflop_r Mflipflop_r_16_11 (out[11], din[11], reset_l, clock);
Mflipflop_r Mflipflop_r_16_12 (out[12], din[12], reset_l, clock);
Mflipflop_r Mflipflop_r_16_13 (out[13], din[13], reset_l, clock);
Mflipflop_r Mflipflop_r_16_14 (out[14], din[14], reset_l, clock);
Mflipflop_r Mflipflop_r_16_15 (out[15], din[15], reset_l, clock);
Mflipflop_r Mflipflop_r_16_16 (out[16], din[16], reset_l, clock);
endmodule
module Mflipflop_r_18
(out, din, reset_l, clock) ;
output [17:0] out
;
input [17:0] din
;
input reset_l
;
input clock
;
Mflipflop_r Mflipflop_r_17_0 (out[0], din[0], reset_l, clock);
Mflipflop_r Mflipflop_r_17_1 (out[1], din[1], reset_l, clock);
Mflipflop_r Mflipflop_r_17_2 (out[2], din[2], reset_l, clock);
Mflipflop_r Mflipflop_r_17_3 (out[3], din[3], reset_l, clock);
Mflipflop_r Mflipflop_r_17_4 (out[4], din[4], reset_l, clock);
Mflipflop_r Mflipflop_r_17_5 (out[5], din[5], reset_l, clock);
Mflipflop_r Mflipflop_r_17_6 (out[6], din[6], reset_l, clock);
Mflipflop_r Mflipflop_r_17_7 (out[7], din[7], reset_l, clock);
Mflipflop_r Mflipflop_r_17_8 (out[8], din[8], reset_l, clock);
Mflipflop_r Mflipflop_r_17_9 (out[9], din[9], reset_l, clock);
Mflipflop_r Mflipflop_r_17_10 (out[10], din[10], reset_l, clock);
Mflipflop_r Mflipflop_r_17_11 (out[11], din[11], reset_l, clock);
Mflipflop_r Mflipflop_r_17_12 (out[12], din[12], reset_l, clock);
Mflipflop_r Mflipflop_r_17_13 (out[13], din[13], reset_l, clock);
Mflipflop_r Mflipflop_r_17_14 (out[14], din[14], reset_l, clock);
Mflipflop_r Mflipflop_r_17_15 (out[15], din[15], reset_l, clock);
Mflipflop_r Mflipflop_r_17_16 (out[16], din[16], reset_l, clock);
Mflipflop_r Mflipflop_r_17_17 (out[17], din[17], reset_l, clock);
endmodule
module Mflipflop_r_19
(out, din, reset_l, clock) ;
output [18:0] out
;
input [18:0] din
;
input reset_l
;
input clock
;
Mflipflop_r Mflipflop_r_18_0 (out[0], din[0], reset_l, clock);
Mflipflop_r Mflipflop_r_18_1 (out[1], din[1], reset_l, clock);
Mflipflop_r Mflipflop_r_18_2 (out[2], din[2], reset_l, clock);
Mflipflop_r Mflipflop_r_18_3 (out[3], din[3], reset_l, clock);
Mflipflop_r Mflipflop_r_18_4 (out[4], din[4], reset_l, clock);
Mflipflop_r Mflipflop_r_18_5 (out[5], din[5], reset_l, clock);
Mflipflop_r Mflipflop_r_18_6 (out[6], din[6], reset_l, clock);
Mflipflop_r Mflipflop_r_18_7 (out[7], din[7], reset_l, clock);
Mflipflop_r Mflipflop_r_18_8 (out[8], din[8], reset_l, clock);
Mflipflop_r Mflipflop_r_18_9 (out[9], din[9], reset_l, clock);
Mflipflop_r Mflipflop_r_18_10 (out[10], din[10], reset_l, clock);
Mflipflop_r Mflipflop_r_18_11 (out[11], din[11], reset_l, clock);
Mflipflop_r Mflipflop_r_18_12 (out[12], din[12], reset_l, clock);
Mflipflop_r Mflipflop_r_18_13 (out[13], din[13], reset_l, clock);
Mflipflop_r Mflipflop_r_18_14 (out[14], din[14], reset_l, clock);
Mflipflop_r Mflipflop_r_18_15 (out[15], din[15], reset_l, clock);
Mflipflop_r Mflipflop_r_18_16 (out[16], din[16], reset_l, clock);
Mflipflop_r Mflipflop_r_18_17 (out[17], din[17], reset_l, clock);
Mflipflop_r Mflipflop_r_18_18 (out[18], din[18], reset_l, clock);
endmodule
module Mflipflop_r_20
(out, din, reset_l, clock) ;
output [19:0] out
;
input [19:0] din
;
input reset_l
;
input clock
;
Mflipflop_r Mflipflop_r_19_0 (out[0], din[0], reset_l, clock);
Mflipflop_r Mflipflop_r_19_1 (out[1], din[1], reset_l, clock);
Mflipflop_r Mflipflop_r_19_2 (out[2], din[2], reset_l, clock);
Mflipflop_r Mflipflop_r_19_3 (out[3], din[3], reset_l, clock);
Mflipflop_r Mflipflop_r_19_4 (out[4], din[4], reset_l, clock);
Mflipflop_r Mflipflop_r_19_5 (out[5], din[5], reset_l, clock);
Mflipflop_r Mflipflop_r_19_6 (out[6], din[6], reset_l, clock);
Mflipflop_r Mflipflop_r_19_7 (out[7], din[7], reset_l, clock);
Mflipflop_r Mflipflop_r_19_8 (out[8], din[8], reset_l, clock);
Mflipflop_r Mflipflop_r_19_9 (out[9], din[9], reset_l, clock);
This page: |
Created: | Thu Aug 19 11:58:56 1999 |
| From: |
../../../sparc_v8/lib/rtl/macros.v
|