Signals

Signals index

R : ADFFRA : input

Connects up to: Mflipflop_r:dff:reset_l
R : ADFFRHA : input

Connects up to: Mflipflop_rh:dff:reset_l
R : ASFFRA : input

Connects up to: Mflipflop_sr:dff:reset_l
R : ASFFRHA : input

Connects up to: Mflipflop_srh:dff:reset_l , MflipflopR:dff:resetn , rsflop:dff:global_reset , rsflop:dff:reset
r : final_adder : wire

Connects down to: add2_3:add2_3:s , fpm_round:round:r , inexact:inexact0:r
r : fpm_round : input

Connects up to: final_adder:round:r
r : inexact : input

Connects up to: final_adder:inexact0:r
R : MSFFRA : input
R : MSFFRHA : input
r175_dec : rl_mcb_sm : wire

Connects down to: state_count_1:rl_mcb_count:r175_dec
r175_dec : state_count_1 : output

Connects down to: Mflipflop_noop_1:ffh_col_inc_175:out

Connects up to: rl_mcb_sm:rl_mcb_count:r175_dec
rac_met : simm : reg (used in @posedge)
radix : rl_clk_stop : wire
radr_cyc : abort_write_sm : input

Connects up to: afxmaster:aw_sm:radr_cyc
radr_cyc : afxmaster : wire

Connects down to: abort_write_sm:aw_sm:radr_cyc , afxm_sm:afxm_sm1:radr_cyc
radr_cyc : afxm_sm : output wire

Connects up to: afxmaster:afxm_sm1:radr_cyc
radr_cyc1 : afxmaster : wire

Connects down to: afxm_sm:afxm_sm1:radr_cyc1
radr_cyc1 : afxm_sm : output reg

Connects up to: afxmaster:afxm_sm1:radr_cyc1
radr_cyc2 : afxmaster : reg
ram_address : cam : output wire

Connects up to: S_TLB:TLB_cam:ram_address
ram_address : iocam : output wire

Connects up to: IOTLB:IOTLB_cam:ram_address
ram_address : IOTLB : wire

Connects down to: iocam:IOTLB_cam:ram_address , iosram:IOTLB_ram:decoded_addr
ram_address : S_TLB : wire

Connects down to: cam:TLB_cam:ram_address , sram:TLB_ram:decoded_addr
ram_data_in : cam : output wire

Connects up to: S_TLB:TLB_cam:ram_data_in
ram_data_in : iocam : output wire

Connects up to: IOTLB:IOTLB_cam:ram_data_in
ram_data_in : IOTLB : wire

Connects down to: iocam:IOTLB_cam:ram_data_in , iosram:IOTLB_ram:di
ram_data_in : S_TLB : wire

Connects down to: cam:TLB_cam:ram_data_in , sram:TLB_ram:di
ram_oe : afx_mon : wire
ram_output : Msystem : wire

Connects down to: RAM64:TheRam:ram_output
ram_output : RAM64 : output

Connects up to: Msystem:TheRam:ram_output
ram_read_op : cam : wire
ram_read_op : iocam : wire
ram_reg_hld : dp_mmu : input

Connects down to: MflipflopR_28:tlb_data_28:enable_l

Connects up to: mmu:MMU_dp:ram_reg_hld
ram_reg_hld : mmu : wire

Connects down to: m_mmu_cntl:MMU_cntl:ram_reg_hld , dp_mmu:MMU_dp:ram_reg_hld
ram_reg_hld : m_mmu_cntl : output

Connects down to: rl_tw_sm:tw_sm:ram_reg_hld

Connects up to: mmu:MMU_cntl:ram_reg_hld
ram_reg_hld : rl_tw_sm : output

Connects up to: m_mmu_cntl:tw_sm:ram_reg_hld
ram_write : cam : output wire

Connects up to: S_TLB:TLB_cam:ram_write
ram_write : iocam : output wire

Connects up to: IOTLB:IOTLB_cam:ram_write
ram_write : IOTLB : wire

Connects down to: iocam:IOTLB_cam:ram_write , iosram:IOTLB_ram:we
ram_write : S_TLB : wire

Connects down to: cam:TLB_cam:ram_write , sram:TLB_ram:we
rand : simm : reg
random_dmiss : Mtask : reg
random_imiss : Mtask : reg
rand_irl_in : PRIORITY : input
ranval : pcislave : integer
RAP_CHANN : MEM_Device_Operating_Environment : integer
ras0_dis : rl_mcb_lgc : wire

Connects down to: S_sr_HDff:ffhdsr_ras0srff:res , S_sr_HDff:ffhdsr_ras2srff:res , S_sr_HDff:ffhdsr_ras4srff:res , S_sr_HDff:ffhdsr_ras6srff:res
ras0_en : rl_mcb_lgc : wire

Connects down to: S_sr_HDff:ffhdsr_ras0srff:set , S_sr_HDff:ffhdsr_ras0_simm32_srff:set
ras1_dis : rl_mcb_lgc : wire

Connects down to: S_sr_HDff:ffhdsr_ras1srff:res , S_sr_HDff:ffhdsr_ras3srff:res , S_sr_HDff:ffhdsr_ras5srff:res , S_sr_HDff:ffhdsr_ras7srff:res
ras1_en : rl_mcb_lgc : wire

Connects down to: S_sr_HDff:ffhdsr_ras1srff:set , S_sr_HDff:ffhdsr_ras1_simm32_srff:set
ras2_en : rl_mcb_lgc : wire

Connects down to: S_sr_HDff:ffhdsr_ras2srff:set , S_sr_HDff:ffhdsr_ras2_simm32_srff:set
ras3_en : rl_mcb_lgc : wire

Connects down to: S_sr_HDff:ffhdsr_ras3srff:set , S_sr_HDff:ffhdsr_ras3_simm32_srff:set
ras4_en : rl_mcb_lgc : wire

Connects down to: S_sr_HDff:ffhdsr_ras4srff:set , S_sr_HDff:ffhdsr_ras4_simm32_srff:set
ras5_en : rl_mcb_lgc : wire

Connects down to: S_sr_HDff:ffhdsr_ras5srff:set , S_sr_HDff:ffhdsr_ras5_simm32_srff:set
ras6_en : rl_mcb_lgc : wire

Connects down to: S_sr_HDff:ffhdsr_ras6srff:set , S_sr_HDff:ffhdsr_ras6_simm32_srff:set
ras7_en : rl_mcb_lgc : wire

Connects down to: S_sr_HDff:ffhdsr_ras7srff:set , S_sr_HDff:ffhdsr_ras7_simm32_srff:set
rasb_has_been_asserted : simm : reg
rasb_high_cycle : simm : integer
rasb_l : EDO_DRAM : wire (used in @posedge) (used in @negedge)

Connects down to: simm:simm0:rasb_l , simm:simm1:rasb_l , simm:simm2:rasb_l , simm:simm3:rasb_l
rasb_l : simm : input (used in @posedge) (used in @negedge)

Connects up to: EDO_DRAM:simm0:rasb_l , EDO_DRAM:simm1:rasb_l , EDO_DRAM:simm2:rasb_l , EDO_DRAM:simm3:rasb_l
rasb_low_cycle : simm : integer
rasb_prev_low_cycle : simm : integer
rast_has_been_asserted : simm : reg
rast_high_cycle : simm : integer
rast_l : EDO_DRAM : wire (used in @posedge) (used in @negedge)

Connects down to: simm:simm0:rast_l , simm:simm1:rast_l , simm:simm2:rast_l , simm:simm3:rast_l
rast_l : simm : input (used in @posedge) (used in @negedge)

Connects up to: EDO_DRAM:simm0:rast_l , EDO_DRAM:simm1:rast_l , EDO_DRAM:simm2:rast_l , EDO_DRAM:simm3:rast_l
rast_low_cycle : simm : integer
rast_prev_low_cycle : simm : integer
ras_active_end_time_0 : MEM_Device_Operating_Environment : integer
ras_active_flag_0 : MEM_Device_Operating_Environment : reg
ras_active_start_time_0 : MEM_Device_Operating_Environment : integer
ras_dec : rl_mcb_sm : wire

Connects down to: state_count_1:rl_mcb_count:ras_dec
ras_dec : state_count_1 : output

Connects down to: Mflipflop_noop_3:ffh_col_inc_ras:out

Connects up to: rl_mcb_sm:rl_mcb_count:ras_dec
ras_dis : rl_mcb_lgc : wire

Connects down to: rl_mcb_sm:mcb_sm:ras_dis , S_sr_HDff:ffhdsr_ras0_simm32_srff:res , S_sr_HDff:ffhdsr_ras1_simm32_srff:res , S_sr_HDff:ffhdsr_ras2_simm32_srff:res , S_sr_HDff:ffhdsr_ras3_simm32_srff:res , S_sr_HDff:ffhdsr_ras4_simm32_srff:res , S_sr_HDff:ffhdsr_ras5_simm32_srff:res , S_sr_HDff:ffhdsr_ras6_simm32_srff:res , S_sr_HDff:ffhdsr_ras7_simm32_srff:res
ras_dis : rl_mcb_page : input

Connects up to: rl_mcb_sm:ispage:ras_dis
ras_dis : rl_mcb_sm : input

Connects down to: rl_mcb_page:ispage:ras_dis

Connects up to: rl_mcb_lgc:mcb_sm:ras_dis
ras_en_0 : rl_mcb_lgc : wire
ras_en_1 : rl_mcb_lgc : wire
ras_init : simm : reg
ras_l : Msystem : wire

Connects down to: ssparc_chip:ssparc:mc_ras_l , RAM64:TheRam:ras_l
ras_l : RAM64 : input

Connects up to: Msystem:TheRam:ras_l
ras_l_page0 : RAM : wire
ras_l_page1 : RAM : wire
ras_pre_end_time_0 : MEM_Device_Operating_Environment : integer
ras_pre_end_time_1 : MEM_Device_Operating_Environment : integer
ras_pre_end_time_2 : MEM_Device_Operating_Environment : integer
ras_pre_end_time_3 : MEM_Device_Operating_Environment : integer
ras_pre_end_time_4 : MEM_Device_Operating_Environment : integer
ras_pre_end_time_5 : MEM_Device_Operating_Environment : integer
ras_pre_end_time_6 : MEM_Device_Operating_Environment : integer
ras_pre_end_time_7 : MEM_Device_Operating_Environment : integer
ras_pre_start_time_0 : MEM_Device_Operating_Environment : integer
ras_pre_start_time_1 : MEM_Device_Operating_Environment : integer
ras_pre_start_time_2 : MEM_Device_Operating_Environment : integer
ras_pre_start_time_3 : MEM_Device_Operating_Environment : integer
ras_pre_start_time_4 : MEM_Device_Operating_Environment : integer
ras_pre_start_time_5 : MEM_Device_Operating_Environment : integer
ras_pre_start_time_6 : MEM_Device_Operating_Environment : integer
ras_pre_start_time_7 : MEM_Device_Operating_Environment : integer
ras_refresh_end_time_bank0 : MEM_Device_Operating_Environment : integer
ras_refresh_end_time_bank1 : MEM_Device_Operating_Environment : integer
ras_refresh_start_time_bank0 : MEM_Device_Operating_Environment : integer
ras_refresh_start_time_bank1 : MEM_Device_Operating_Environment : integer
ras_stat : RAM : output reg
ras_stat_page0 : RAM : reg
ras_stat_page1 : RAM : reg
raw_gclk_unbuf : clk_misc : wire

Connects down to: rl_clk_cntl:clk_cntl:gclk_unbuf
raw_gclk_unbuf_ : clk_misc : wire

Connects down to: rl_clk_cntl:clk_cntl:gclk_unbuf_
raw_pci_refclk_unbuf : clk_misc : wire

Connects down to: rl_clk_cntl:clk_cntl:pci_refclk_unbuf
raw_pci_refclk_unbuf_ : clk_misc : wire

Connects down to: rl_clk_cntl:clk_cntl:pci_refclk_unbuf_
raw_pci_rst_l : interrupts : input

Connects down to: sync:sync_pci13:in , sync:sync_afx7:in

Connects up to: pcic:interrupts:raw_pci_rst_l
raw_pci_rst_l : pcic : input

Connects down to: interrupts:interrupts:raw_pci_rst_l

Connects up to: ssparc_core:ssparc_pcic:pci_rst_pin_in_l
raw_rcc_clk_unbuf : clk_misc : wire

Connects down to: rl_clk_cntl:clk_cntl:rcc_clk_unbuf
raw_rfr_clock_unbuf : clk_misc : wire

Connects down to: rl_clk_cntl:clk_cntl:rfr_clock
raw_rfr_late_unbuf : clk_misc : wire

Connects down to: rl_clk_cntl:clk_cntl:rfr_late
raw_sboclk_unbuf : clk_misc : wire

Connects down to: rl_clk_cntl:clk_cntl:sboclk
raw_ss_clock_unbuf : clk_misc : wire

Connects down to: rl_clk_cntl:clk_cntl:ss_clock_unbuf
raw_tmr_clk : clk_misc : wire

Connects down to: rl_clk_cntl:clk_cntl:tmr_clk
rcaddr : rl_col_row_addr : output

Connects down to: Mux2_11:mx_rca:out , Mux3D_1:mx_row_graddr_11:out

Connects up to: rl_mcb:cr_addr:mc_memaddr
RCC_CLK : ACALLBUF : input

Connects up to: clkbuf_c:buffers:rcc_clk_dly
RCC_CLK : ACSS2MISC : output
rcc_clk : clk_misc : input (used in @posedge)

Connects down to: misc:ssparc_misc:rcc_clk

Connects up to: ssparc_chip:clk_misc:rcc_clk
rcc_clk : misc : input (used in @posedge)

Connects down to: rl_rst_cntl:rst_cntl:rcc_clk , rl_clk_stop:clk_stop:rcc_clk , rl_cyc_ctr:cyc_ctr:rcc_clk , ASFFRHA:__spare_gate_ff_0_g2_v12_0_s112:CK , ASFFRHA:__spare_gate_ff_0_g1_v12_0_s108:CK

Connects up to: clk_misc:ssparc_misc:rcc_clk
rcc_clk : Mtask : wire (used in @posedge)

Connects down to: Mflipflop_rh:rst_rst:clock
rcc_clk : rl_clk_stop : input (used in @posedge)

Connects down to: Mflipflop_s_3:phi_reg:clock , Mflipflop_1:event_reg_1:clock , Mflipflop_1:event_reg_2:clock , Mflipflop_s:lp_reg:clock , Mflipflop_s:n2lp_reg:clock , Mflipflop_srh:ext_ev1_ff:clock , Mflipflop_srh:ext_ev2_ff:clock , Mflipflop_sr:sxe_ff:clock , Mflipflop_sr_3:xc_ff:clock , Mflipflop_sr:six_ff:clock , Mflipflop_sr:sie_ff:clock , Mflipflop_sr:sne_ff:clock , Mflipflop_s:start_ff:clock , Mflipflop_srh_3:xsp_ff:clock , Mflipflop_srh:xsc_ff:clock , Mflipflop_srh:sa0_ff:clock , Mflipflop_srh:sa1_ff:clock , Mflipflop_srh:sa2_ff:clock , Mflipflop_srh:sa3_ff:clock , Mflipflop_srh:sa4_ff:clock , Mflipflop_sr:stop_ff:clock , Mflipflop_sr:int_ev_mc_ff:clock , Mflipflop_srh:int_ev_ff:clock , Mflipflop_srh:sds_ff:clock , Mflipflop_s_2:gcp_reg:clock , Mflipflop_srh_2:srq_reg:clock , Mflipflop_srh:sbe_ff:clock , Mflipflop_noop:sbm1_ff:clock , Mflipflop_noop:sbm2_ff:clock , Mflipflop_noop:sbm3_ff:clock , Mflipflop_noop:sbm4_ff:clock , Mflipflop_noop:sbm5_ff:clock , Mflipflop_noop:sbm6_ff:clock

Connects up to: misc:clk_stop:rcc_clk
rcc_clk : rl_cyc_ctr : input (used in @posedge)

Connects down to: Mflipflop_rh_32:cc_reg:clock , Mflipflop_rh:ovfl_ff:clock

Connects up to: misc:cyc_ctr:rcc_clk
rcc_clk : rl_rst_cntl : input (used in @posedge)

Connects down to: Mflipflop_srh_4:rsm_reg:clock , Mflipflop_1:pci_rst_sync1:clock , Mflipflop_1:pci_rst_sync2:clock , Mflipflop_srh:wd_ff:clock

Connects up to: misc:rst_cntl:rcc_clk
rcc_clk : ssparc_chip : wire (used in @posedge)

Connects down to: clk_misc:clk_misc:rcc_clk_unbuf , clk_misc:clk_misc:rcc_clk
rcc_clk_c : clkbuf_c : output

Connects down to: ACALLBUF:buffers:RCC_CLK_M
rcc_clk_dly : clkbuf_c : wire

Connects down to: ACALLBUF:buffers:RCC_CLK
rcc_clk_ff : rl_clk_cntl : wire

Connects down to: Mflipflop_r:grc_ff:out , Mflipflop_rh_3:gpc_reg:enable_l , Mflipflop_rh:lp_ff:enable_l , Mflipflop_rh_3:ip_reg:din , Mflipflop_rh_3:lpc1_reg:enable_l
rcc_clk_ff_a1 : rl_clk_cntl : wire

Connects down to: Mflipflop_r:grc_ff:in
RCC_CLK_M : ACALLBUF : output

Connects up to: clkbuf_c:buffers:rcc_clk_c
RCC_CLK_UNBUF : ACSS2MISC : input
rcc_clk_unbuf : clkbuf_c : input
rcc_clk_unbuf : clk_misc : output

Connects up to: ssparc_chip:clk_misc:rcc_clk
rcc_clk_unbuf : rl_clk_cntl : output wire

Connects up to: clk_misc:clk_cntl:raw_rcc_clk_unbuf
rcc_rst_even_l : misc : wire

Connects down to: rl_clk_stop:clk_stop:rcc_rst_even_l , rl_cyc_ctr:cyc_ctr:rcc_rst_even_l
rcc_rst_even_l : rl_clk_stop : output wire

Connects down to: Mflipflop_srh:ext_ev1_ff:reset_l , Mflipflop_srh:ext_ev2_ff:reset_l , Mflipflop_sr:sxe_ff:reset_l , Mflipflop_sr_3:xc_ff:reset_l , Mflipflop_sr:six_ff:reset_l , Mflipflop_sr:sie_ff:reset_l , Mflipflop_sr:sne_ff:reset_l , Mflipflop_srh_3:xsp_ff:reset_l , Mflipflop_srh:xsc_ff:reset_l , Mflipflop_srh:sa0_ff:reset_l , Mflipflop_srh:sa1_ff:reset_l , Mflipflop_srh:sa2_ff:reset_l , Mflipflop_srh:sa3_ff:reset_l , Mflipflop_srh:sa4_ff:reset_l , Mflipflop_sr:int_ev_mc_ff:reset_l , Mflipflop_srh:int_ev_ff:reset_l , Mflipflop_srh:sds_ff:reset_l , Mflipflop_srh_2:srq_reg:reset_l

Connects up to: misc:clk_stop:rcc_rst_even_l
rcc_rst_even_l : rl_cyc_ctr : input

Connects down to: Mflipflop_rh_32:cc_reg:reset_l , Mflipflop_rh:ovfl_ff:reset_l

Connects up to: misc:cyc_ctr:rcc_rst_even_l
rcc_rst_even_l : rl_rst_cntl : wire

Connects down to: Mflipflop_srh_4:rsm_reg:reset_l , Mflipflop_srh:wd_ff:reset_l
rcc_rst_l : clk_misc : wire

Connects down to: misc:ssparc_misc:rcc_rst_l , rl_clk_cntl:clk_cntl:rcc_rst_l
rcc_rst_l : misc : input

Connects down to: rl_rst_cntl:rst_cntl:rcc_rst_l , rl_clk_stop:clk_stop:rcc_rst_l

Connects up to: clk_misc:ssparc_misc:rcc_rst_l
rcc_rst_l : Mtask : wire

Connects down to: Mflipflop_rh:rst_rst:reset_l
rcc_rst_l : rl_clk_cntl : output

Connects down to: Mflipflop_rh:pdm_ff:in , Mflipflop_rh:rcc_rst_ff:out

Connects up to: clk_misc:clk_cntl:rcc_rst_l
rcc_rst_l : rl_clk_stop : input

Connects down to: Mflipflop_sr:stop_ff:reset_l , Mflipflop_srh:sbe_ff:reset_l

Connects up to: misc:clk_stop:rcc_rst_l
rcc_rst_l : rl_rst_cntl : input

Connects up to: misc:rst_cntl:rcc_rst_l
RCondition : CaseGeneration : output

Connects down to: ME_NAND3_B:nrc:z

Connects up to: Control:cg:RCondition
RCondition : Control : output wire

Connects down to: CaseGeneration:cg:RCondition

Connects up to: fp_ctl:cl:Conditionals_15
RCSelected : CondMux : wire

Connects down to: ME_AND4:sp_0:z , ME_AND2:sp_1:b
rcv_fifo_empty : afxm_sm : input

Connects up to: afxmaster:afxm_sm1:rcv_fifo_empty_g
rcv_fifo_empty_g : afxmaster : wire

Connects down to: start_xfer_sm:start_xfer_sm1:write_fifos_empty , afxm_sm:afxm_sm1:rcv_fifo_empty
rcv_fifo_empty_g1 : afxmaster : reg
rcv_fifo_empty_p : afxmaster : wire

Connects down to: retry_sm:retry_sm1:write_fifos_empty , quiescent_sm:q_sm:trcv_empty_p , start_sm:start_sm1:write_fifos_empty
rcv_fifo_inpempty : afxmaster : input

Connects up to: pcic:afxm:rcv_fifo_inpempty
rcv_fifo_inpempty : pcic : wire

Connects down to: afxmaster:afxm:rcv_fifo_inpempty , pci_core:PCI_CORE:rcv_fifo_inpempty
rcv_fifo_read : afxmaster : wire

Connects down to: afxm_sm:afxm_sm1:rcv_fifo_read
rcv_fifo_read : afxm_sm : input

Connects up to: afxmaster:afxm_sm1:rcv_fifo_read
rcwpm_ : Md_r_reg_cmp : wire

Connects down to: Mflipflop_3:rcwpm_reg_3:out , reg_cmp3:chk_same:side1
rcwpm_m1 : Md_r_reg_cmp : wire

Connects down to: Mflipflop_3:rcwpm_m1_reg_3:out , reg_cmp3:chk_m1:side1
rcwpm_p1 : Md_r_reg_cmp : wire

Connects down to: Mflipflop_3:rcwpm_p1_reg_3:out , reg_cmp3:chk_p1:side1
rd1 : fp_rf : wire

Connects down to: rf16x64_3r1w_2we:fp_regfile:doa63 , rf16x64_3r1w_2we:fp_regfile:doa62 , rf16x64_3r1w_2we:fp_regfile:doa61 , rf16x64_3r1w_2we:fp_regfile:doa60 , rf16x64_3r1w_2we:fp_regfile:doa59 , rf16x64_3r1w_2we:fp_regfile:doa58 , rf16x64_3r1w_2we:fp_regfile:doa57 , rf16x64_3r1w_2we:fp_regfile:doa56 , rf16x64_3r1w_2we:fp_regfile:doa55 , rf16x64_3r1w_2we:fp_regfile:doa54 , rf16x64_3r1w_2we:fp_regfile:doa53 , rf16x64_3r1w_2we:fp_regfile:doa52 , rf16x64_3r1w_2we:fp_regfile:doa51 , rf16x64_3r1w_2we:fp_regfile:doa50 , rf16x64_3r1w_2we:fp_regfile:doa49 , rf16x64_3r1w_2we:fp_regfile:doa48 , rf16x64_3r1w_2we:fp_regfile:doa47 , rf16x64_3r1w_2we:fp_regfile:doa46 , rf16x64_3r1w_2we:fp_regfile:doa45 , rf16x64_3r1w_2we:fp_regfile:doa44 , rf16x64_3r1w_2we:fp_regfile:doa43 , rf16x64_3r1w_2we:fp_regfile:doa42 , rf16x64_3r1w_2we:fp_regfile:doa41 , rf16x64_3r1w_2we:fp_regfile:doa40 , rf16x64_3r1w_2we:fp_regfile:doa39 , rf16x64_3r1w_2we:fp_regfile:doa38 , rf16x64_3r1w_2we:fp_regfile:doa37 , rf16x64_3r1w_2we:fp_regfile:doa36 , rf16x64_3r1w_2we:fp_regfile:doa35 , rf16x64_3r1w_2we:fp_regfile:doa34 , rf16x64_3r1w_2we:fp_regfile:doa33 , rf16x64_3r1w_2we:fp_regfile:doa32 , rf16x64_3r1w_2we:fp_regfile:doa31 , rf16x64_3r1w_2we:fp_regfile:doa30 , rf16x64_3r1w_2we:fp_regfile:doa29 , rf16x64_3r1w_2we:fp_regfile:doa28 , rf16x64_3r1w_2we:fp_regfile:doa27 , rf16x64_3r1w_2we:fp_regfile:doa26 , rf16x64_3r1w_2we:fp_regfile:doa25 , rf16x64_3r1w_2we:fp_regfile:doa24 , rf16x64_3r1w_2we:fp_regfile:doa23 , rf16x64_3r1w_2we:fp_regfile:doa22 , rf16x64_3r1w_2we:fp_regfile:doa21 , rf16x64_3r1w_2we:fp_regfile:doa20 , rf16x64_3r1w_2we:fp_regfile:doa19 , rf16x64_3r1w_2we:fp_regfile:doa18 , rf16x64_3r1w_2we:fp_regfile:doa17 , rf16x64_3r1w_2we:fp_regfile:doa16 , rf16x64_3r1w_2we:fp_regfile:doa15 , rf16x64_3r1w_2we:fp_regfile:doa14 , rf16x64_3r1w_2we:fp_regfile:doa13 , rf16x64_3r1w_2we:fp_regfile:doa12 , rf16x64_3r1w_2we:fp_regfile:doa11 , rf16x64_3r1w_2we:fp_regfile:doa10 , rf16x64_3r1w_2we:fp_regfile:doa9 , rf16x64_3r1w_2we:fp_regfile:doa8 , rf16x64_3r1w_2we:fp_regfile:doa7 , rf16x64_3r1w_2we:fp_regfile:doa6 , rf16x64_3r1w_2we:fp_regfile:doa5 , rf16x64_3r1w_2we:fp_regfile:doa4 , rf16x64_3r1w_2we:fp_regfile:doa3 , rf16x64_3r1w_2we:fp_regfile:doa2 , rf16x64_3r1w_2we:fp_regfile:doa1 , rf16x64_3r1w_2we:fp_regfile:doa0
rd1 : rf16x64_3r1w_2we : wire
rd2 : fp_rf : wire

Connects down to: rf16x64_3r1w_2we:fp_regfile:dob63 , rf16x64_3r1w_2we:fp_regfile:dob62 , rf16x64_3r1w_2we:fp_regfile:dob61 , rf16x64_3r1w_2we:fp_regfile:dob60 , rf16x64_3r1w_2we:fp_regfile:dob59 , rf16x64_3r1w_2we:fp_regfile:dob58 , rf16x64_3r1w_2we:fp_regfile:dob57 , rf16x64_3r1w_2we:fp_regfile:dob56 , rf16x64_3r1w_2we:fp_regfile:dob55 , rf16x64_3r1w_2we:fp_regfile:dob54 , rf16x64_3r1w_2we:fp_regfile:dob53 , rf16x64_3r1w_2we:fp_regfile:dob52 , rf16x64_3r1w_2we:fp_regfile:dob51 , rf16x64_3r1w_2we:fp_regfile:dob50 , rf16x64_3r1w_2we:fp_regfile:dob49 , rf16x64_3r1w_2we:fp_regfile:dob48 , rf16x64_3r1w_2we:fp_regfile:dob47 , rf16x64_3r1w_2we:fp_regfile:dob46 , rf16x64_3r1w_2we:fp_regfile:dob45 , rf16x64_3r1w_2we:fp_regfile:dob44 , rf16x64_3r1w_2we:fp_regfile:dob43 , rf16x64_3r1w_2we:fp_regfile:dob42 , rf16x64_3r1w_2we:fp_regfile:dob41 , rf16x64_3r1w_2we:fp_regfile:dob40 , rf16x64_3r1w_2we:fp_regfile:dob39 , rf16x64_3r1w_2we:fp_regfile:dob38 , rf16x64_3r1w_2we:fp_regfile:dob37 , rf16x64_3r1w_2we:fp_regfile:dob36 , rf16x64_3r1w_2we:fp_regfile:dob35 , rf16x64_3r1w_2we:fp_regfile:dob34 , rf16x64_3r1w_2we:fp_regfile:dob33 , rf16x64_3r1w_2we:fp_regfile:dob32 , rf16x64_3r1w_2we:fp_regfile:dob31 , rf16x64_3r1w_2we:fp_regfile:dob30 , rf16x64_3r1w_2we:fp_regfile:dob29 , rf16x64_3r1w_2we:fp_regfile:dob28 , rf16x64_3r1w_2we:fp_regfile:dob27 , rf16x64_3r1w_2we:fp_regfile:dob26 , rf16x64_3r1w_2we:fp_regfile:dob25 , rf16x64_3r1w_2we:fp_regfile:dob24 , rf16x64_3r1w_2we:fp_regfile:dob23 , rf16x64_3r1w_2we:fp_regfile:dob22 , rf16x64_3r1w_2we:fp_regfile:dob21 , rf16x64_3r1w_2we:fp_regfile:dob20 , rf16x64_3r1w_2we:fp_regfile:dob19 , rf16x64_3r1w_2we:fp_regfile:dob18 , rf16x64_3r1w_2we:fp_regfile:dob17 , rf16x64_3r1w_2we:fp_regfile:dob16 , rf16x64_3r1w_2we:fp_regfile:dob15 , rf16x64_3r1w_2we:fp_regfile:dob14 , rf16x64_3r1w_2we:fp_regfile:dob13 , rf16x64_3r1w_2we:fp_regfile:dob12 , rf16x64_3r1w_2we:fp_regfile:dob11 , rf16x64_3r1w_2we:fp_regfile:dob10 , rf16x64_3r1w_2we:fp_regfile:dob9 , rf16x64_3r1w_2we:fp_regfile:dob8 , rf16x64_3r1w_2we:fp_regfile:dob7 , rf16x64_3r1w_2we:fp_regfile:dob6 , rf16x64_3r1w_2we:fp_regfile:dob5 , rf16x64_3r1w_2we:fp_regfile:dob4 , rf16x64_3r1w_2we:fp_regfile:dob3 , rf16x64_3r1w_2we:fp_regfile:dob2 , rf16x64_3r1w_2we:fp_regfile:dob1 , rf16x64_3r1w_2we:fp_regfile:dob0
rd2 : rf16x64_3r1w_2we : wire
rd3 : fp_rf : wire

Connects down to: rf16x64_3r1w_2we:fp_regfile:doc63 , rf16x64_3r1w_2we:fp_regfile:doc62 , rf16x64_3r1w_2we:fp_regfile:doc61 , rf16x64_3r1w_2we:fp_regfile:doc60 , rf16x64_3r1w_2we:fp_regfile:doc59 , rf16x64_3r1w_2we:fp_regfile:doc58 , rf16x64_3r1w_2we:fp_regfile:doc57 , rf16x64_3r1w_2we:fp_regfile:doc56 , rf16x64_3r1w_2we:fp_regfile:doc55 , rf16x64_3r1w_2we:fp_regfile:doc54 , rf16x64_3r1w_2we:fp_regfile:doc53 , rf16x64_3r1w_2we:fp_regfile:doc52 , rf16x64_3r1w_2we:fp_regfile:doc51 , rf16x64_3r1w_2we:fp_regfile:doc50 , rf16x64_3r1w_2we:fp_regfile:doc49 , rf16x64_3r1w_2we:fp_regfile:doc48 , rf16x64_3r1w_2we:fp_regfile:doc47 , rf16x64_3r1w_2we:fp_regfile:doc46 , rf16x64_3r1w_2we:fp_regfile:doc45 , rf16x64_3r1w_2we:fp_regfile:doc44 , rf16x64_3r1w_2we:fp_regfile:doc43 , rf16x64_3r1w_2we:fp_regfile:doc42 , rf16x64_3r1w_2we:fp_regfile:doc41 , rf16x64_3r1w_2we:fp_regfile:doc40 , rf16x64_3r1w_2we:fp_regfile:doc39 , rf16x64_3r1w_2we:fp_regfile:doc38 , rf16x64_3r1w_2we:fp_regfile:doc37 , rf16x64_3r1w_2we:fp_regfile:doc36 , rf16x64_3r1w_2we:fp_regfile:doc35 , rf16x64_3r1w_2we:fp_regfile:doc34 , rf16x64_3r1w_2we:fp_regfile:doc33 , rf16x64_3r1w_2we:fp_regfile:doc32 , rf16x64_3r1w_2we:fp_regfile:doc31 , rf16x64_3r1w_2we:fp_regfile:doc30 , rf16x64_3r1w_2we:fp_regfile:doc29 , rf16x64_3r1w_2we:fp_regfile:doc28 , rf16x64_3r1w_2we:fp_regfile:doc27 , rf16x64_3r1w_2we:fp_regfile:doc26 , rf16x64_3r1w_2we:fp_regfile:doc25 , rf16x64_3r1w_2we:fp_regfile:doc24 , rf16x64_3r1w_2we:fp_regfile:doc23 , rf16x64_3r1w_2we:fp_regfile:doc22 , rf16x64_3r1w_2we:fp_regfile:doc21 , rf16x64_3r1w_2we:fp_regfile:doc20 , rf16x64_3r1w_2we:fp_regfile:doc19 , rf16x64_3r1w_2we:fp_regfile:doc18 , rf16x64_3r1w_2we:fp_regfile:doc17 , rf16x64_3r1w_2we:fp_regfile:doc16 , rf16x64_3r1w_2we:fp_regfile:doc15 , rf16x64_3r1w_2we:fp_regfile:doc14 , rf16x64_3r1w_2we:fp_regfile:doc13 , rf16x64_3r1w_2we:fp_regfile:doc12 , rf16x64_3r1w_2we:fp_regfile:doc11 , rf16x64_3r1w_2we:fp_regfile:doc10 , rf16x64_3r1w_2we:fp_regfile:doc9 , rf16x64_3r1w_2we:fp_regfile:doc8 , rf16x64_3r1w_2we:fp_regfile:doc7 , rf16x64_3r1w_2we:fp_regfile:doc6 , rf16x64_3r1w_2we:fp_regfile:doc5 , rf16x64_3r1w_2we:fp_regfile:doc4 , rf16x64_3r1w_2we:fp_regfile:doc3 , rf16x64_3r1w_2we:fp_regfile:doc2 , rf16x64_3r1w_2we:fp_regfile:doc1 , rf16x64_3r1w_2we:fp_regfile:doc0
rd3 : rf16x64_3r1w_2we : wire
rdata : pcimaster : reg
rdata64 : pcimaster : reg
rdata_pend : afx_slave : reg
rdtpc : Mspecial_reg_control : wire

Connects down to: Mflipflop_1:rdtpc_m_1:din
rdtpcm : Mdecode : output

Connects down to: Mspecial_reg_control:special_reg_control:rdtpcm

Connects up to: Miuchip:decode:rdtpcm
rdtpcm : Mexec : input

Connects up to: Miuchip:exec:rdtpcm
rdtpcm : Miuchip : wire

Connects down to: Mdecode:decode:rdtpcm , Mexec:exec:rdtpcm
rdtpcm : Mspecial_reg_control : output wire

Connects down to: Mflipflop_1:rdtpc_m_1:out

Connects up to: Mdecode:special_reg_control:rdtpcm
rdtpcm_sm : Mexec : wire
rd_addr : afx_slave : reg
rd_dat : RAM : reg
rd_data : simm : reg
rd_dat_tmp : RAM : reg
rd_dbl : rfield_size : output

Connects up to: fhold_ctl:di_rfdsize:rd_dbl_d
rd_dbl_d : fhold_ctl : wire

Connects down to: rfield_size:di_rfdsize:rd_dbl , ME_FDS2LP:rddbl_e_ff:d
rd_dbl_e : fhold_ctl : output

Connects down to: ME_FDS2LP:rddbl_e_ff:q

Connects up to: fpc_ctl:fhold1:rd_dbl_e
rd_dbl_e : fpc_ctl : wire

Connects down to: fhold_ctl:fhold1:rd_dbl_e , qcore_ctl:qctl1:rd_dbl_e
rd_dbl_e : qcore_ctl : input

Connects down to: ME_NOR3:iu_hold_gate_36:c

Connects up to: fpc_ctl:qctl1:rd_dbl_e
rd_dbl_q0 : rfrw_ctl : input

Connects up to: fpc_ctl:rfrwctl1:fq_rd_dbl
rd_ex_g0 : Mdata_byp1_1 : output

Connects up to: Mdecode:data_byp1_1:rd_ex_g0
rd_ex_g0 : Mdecode : wire

Connects down to: Mpipec_help_ilock:pipec_help_ilock:rd_ex_g0 , Mdata_byp1_1:data_byp1_1:rd_ex_g0
rd_ex_g0 : Mpipec_help_ilock : input

Connects up to: Mdecode:pipec_help_ilock:rd_ex_g0
rd_in : cam : input

Connects down to: Mflipflop_s_28_r:r_data_in_ff:din

Connects up to: S_TLB:TLB_cam:rd_in
rd_in : iocam : input

Connects down to: IOMflipflop_s_28_r:r_data_in_ff:din

Connects up to: IOTLB:IOTLB_cam:rd_in
rd_in : IOTLB : wire

Connects down to: iocam:IOTLB_cam:rd_in
rd_in : S_TLB : wire

Connects down to: cam:TLB_cam:rd_in
RD_IN0 : IOTLB : input

Connects up to: afxmaster:io_tlb:iotlb_rd_in
RD_IN0 : S_TLB : input

Connects up to: mmu:MMU_tlb:tlb_data_in
RD_IN1 : IOTLB : input

Connects up to: afxmaster:io_tlb:iotlb_rd_in
RD_IN1 : S_TLB : input

Connects up to: mmu:MMU_tlb:tlb_data_in
RD_IN10 : IOTLB : input

Connects up to: afxmaster:io_tlb:iotlb_rd_in
RD_IN10 : S_TLB : input

Connects up to: mmu:MMU_tlb:tlb_data_in
RD_IN11 : IOTLB : input

Connects up to: afxmaster:io_tlb:iotlb_rd_in
RD_IN11 : S_TLB : input

Connects up to: mmu:MMU_tlb:tlb_data_in
RD_IN12 : IOTLB : input

Connects up to: afxmaster:io_tlb:iotlb_rd_in
RD_IN12 : S_TLB : input

Connects up to: mmu:MMU_tlb:tlb_data_in
RD_IN13 : IOTLB : input

Connects up to: afxmaster:io_tlb:iotlb_rd_in
RD_IN13 : S_TLB : input

Connects up to: mmu:MMU_tlb:tlb_data_in
RD_IN14 : IOTLB : input

Connects up to: afxmaster:io_tlb:iotlb_rd_in
RD_IN14 : S_TLB : input

Connects up to: mmu:MMU_tlb:tlb_data_in
RD_IN15 : IOTLB : input

Connects up to: afxmaster:io_tlb:iotlb_rd_in
RD_IN15 : S_TLB : input

Connects up to: mmu:MMU_tlb:tlb_data_in
RD_IN16 : IOTLB : input

Connects up to: afxmaster:io_tlb:iotlb_rd_in
RD_IN16 : S_TLB : input

Connects up to: mmu:MMU_tlb:tlb_data_in
RD_IN17 : IOTLB : input

Connects up to: afxmaster:io_tlb:iotlb_rd_in
RD_IN17 : S_TLB : input

Connects up to: mmu:MMU_tlb:tlb_data_in
RD_IN18 : IOTLB : input

Connects up to: afxmaster:io_tlb:iotlb_rd_in
RD_IN18 : S_TLB : input

Connects up to: mmu:MMU_tlb:tlb_data_in
RD_IN19 : IOTLB : input

Connects up to: afxmaster:io_tlb:iotlb_rd_in
RD_IN19 : S_TLB : input

Connects up to: mmu:MMU_tlb:tlb_data_in
RD_IN2 : IOTLB : input

Connects up to: afxmaster:io_tlb:iotlb_rd_in
RD_IN2 : S_TLB : input

Connects up to: mmu:MMU_tlb:tlb_data_in
RD_IN20 : IOTLB : input

Connects up to: afxmaster:io_tlb:iotlb_rd_in
RD_IN20 : S_TLB : input

Connects up to: mmu:MMU_tlb:tlb_data_in
RD_IN21 : IOTLB : input

Connects up to: afxmaster:io_tlb:iotlb_rd_in
RD_IN21 : S_TLB : input

Connects up to: mmu:MMU_tlb:tlb_data_in
RD_IN22 : IOTLB : input

Connects up to: afxmaster:io_tlb:iotlb_rd_in
RD_IN22 : S_TLB : input

Connects up to: mmu:MMU_tlb:tlb_data_in
RD_IN23 : IOTLB : input

Connects up to: afxmaster:io_tlb:iotlb_rd_in
RD_IN23 : S_TLB : input

Connects up to: mmu:MMU_tlb:tlb_data_in
RD_IN24 : IOTLB : input

Connects up to: afxmaster:io_tlb:iotlb_rd_in
RD_IN24 : S_TLB : input

Connects up to: mmu:MMU_tlb:tlb_data_in
RD_IN25 : IOTLB : input

Connects up to: afxmaster:io_tlb:iotlb_rd_in
RD_IN25 : S_TLB : input

Connects up to: mmu:MMU_tlb:tlb_data_in
RD_IN26 : IOTLB : input

Connects up to: afxmaster:io_tlb:iotlb_rd_in
RD_IN26 : S_TLB : input

Connects up to: mmu:MMU_tlb:tlb_data_in
RD_IN27 : IOTLB : input

Connects up to: afxmaster:io_tlb:iotlb_rd_in
RD_IN27 : S_TLB : input

Connects up to: mmu:MMU_tlb:tlb_data_in
RD_IN3 : IOTLB : input

Connects up to: afxmaster:io_tlb:iotlb_rd_in
RD_IN3 : S_TLB : input

Connects up to: mmu:MMU_tlb:tlb_data_in
RD_IN4 : IOTLB : input

Connects up to: afxmaster:io_tlb:iotlb_rd_in
RD_IN4 : S_TLB : input

Connects up to: mmu:MMU_tlb:tlb_data_in
RD_IN5 : IOTLB : input

Connects up to: afxmaster:io_tlb:iotlb_rd_in
RD_IN5 : S_TLB : input

Connects up to: mmu:MMU_tlb:tlb_data_in
RD_IN6 : IOTLB : input

Connects up to: afxmaster:io_tlb:iotlb_rd_in
RD_IN6 : S_TLB : input

Connects up to: mmu:MMU_tlb:tlb_data_in
RD_IN7 : IOTLB : input

Connects up to: afxmaster:io_tlb:iotlb_rd_in
RD_IN7 : S_TLB : input

Connects up to: mmu:MMU_tlb:tlb_data_in
RD_IN8 : IOTLB : input

Connects up to: afxmaster:io_tlb:iotlb_rd_in
RD_IN8 : S_TLB : input

Connects up to: mmu:MMU_tlb:tlb_data_in
RD_IN9 : IOTLB : input

Connects up to: afxmaster:io_tlb:iotlb_rd_in
RD_IN9 : S_TLB : input

Connects up to: mmu:MMU_tlb:tlb_data_in
rd_match : chkdep_rd_all : output

Connects down to: ME_COMP4:cmp_rd_rd:z

Connects up to: fhold_ctl:chk_e_q0:match4_e_rd_0 , fhold_ctl:chk_e_q1:match4_e_rd_1 , fhold_ctl:chk_e_q2:match4_e_rd_2 , fhold_ctl:chk_w_q0:match4_w_rd_0 , fhold_ctl:chk_w_q1:match4_w_rd_1 , fhold_ctl:chk_w_q2:match4_w_rd_2 , fhold_ctl:chk_d_all:match4_d_0
rd_match_erd : Mdata_byp1_1 : wire

Connects down to: reg_cmp5:cmp_drd_erd:same
rd_mmu_data : rl_mmu_regs : wire

Connects down to: Mflipflop_r_32:mmu_data_reg_32:din
rd_mmu_data1 : rl_mmu_regs : wire
rd_mmu_data2 : rl_mmu_regs : wire
rd_mmu_sel : rl_mmu_regs : wire
rd_mmu_sel1 : rl_mmu_regs : wire
rd_mux1_out : rl_mmu_regs : wire
rd_mux2_out : rl_mmu_regs : wire
rd_mux2_pad : rl_mmu_regs : wire
rd_out : IOTLB : wire

Connects down to: iosram:IOTLB_ram:do
rd_out : S_TLB : wire

Connects down to: sram:TLB_ram:do
RD_OUT0 : IOTLB : output

Connects up to: afxmaster:io_tlb:iotlb_rd_out
RD_OUT0 : S_TLB : output

Connects up to: mmu:MMU_tlb:tb_out
RD_OUT1 : IOTLB : output

Connects up to: afxmaster:io_tlb:iotlb_rd_out
RD_OUT1 : S_TLB : output

Connects up to: mmu:MMU_tlb:tb_out
RD_OUT10 : IOTLB : output

Connects up to: afxmaster:io_tlb:iotlb_rd_out
RD_OUT10 : S_TLB : output

Connects up to: mmu:MMU_tlb:tb_out
RD_OUT11 : IOTLB : output

Connects up to: afxmaster:io_tlb:iotlb_rd_out
RD_OUT11 : S_TLB : output

Connects up to: mmu:MMU_tlb:tb_out
RD_OUT12 : IOTLB : output

Connects up to: afxmaster:io_tlb:iotlb_rd_out
RD_OUT12 : S_TLB : output

Connects up to: mmu:MMU_tlb:tb_out
RD_OUT13 : IOTLB : output

Connects up to: afxmaster:io_tlb:iotlb_rd_out
RD_OUT13 : S_TLB : output

Connects up to: mmu:MMU_tlb:tb_out
RD_OUT14 : IOTLB : output

Connects up to: afxmaster:io_tlb:iotlb_rd_out
RD_OUT14 : S_TLB : output

Connects up to: mmu:MMU_tlb:tb_out
RD_OUT15 : IOTLB : output

Connects up to: afxmaster:io_tlb:iotlb_rd_out
RD_OUT15 : S_TLB : output

Connects up to: mmu:MMU_tlb:tb_out
RD_OUT16 : IOTLB : output

Connects up to: afxmaster:io_tlb:iotlb_rd_out
RD_OUT16 : S_TLB : output

Connects up to: mmu:MMU_tlb:tb_out
RD_OUT17 : IOTLB : output

Connects up to: afxmaster:io_tlb:iotlb_rd_out
RD_OUT17 : S_TLB : output

Connects up to: mmu:MMU_tlb:tb_out
RD_OUT18 : IOTLB : output

Connects up to: afxmaster:io_tlb:iotlb_rd_out
RD_OUT18 : S_TLB : output

Connects up to: mmu:MMU_tlb:tb_out
RD_OUT19 : IOTLB : output

Connects up to: afxmaster:io_tlb:iotlb_rd_out
RD_OUT19 : S_TLB : output

Connects up to: mmu:MMU_tlb:tb_out
RD_OUT2 : IOTLB : output

Connects up to: afxmaster:io_tlb:iotlb_rd_out
RD_OUT2 : S_TLB : output

Connects up to: mmu:MMU_tlb:tb_out
RD_OUT20 : IOTLB : output

Connects up to: afxmaster:io_tlb:iotlb_rd_out
RD_OUT20 : S_TLB : output

Connects up to: mmu:MMU_tlb:tb_out
RD_OUT21 : IOTLB : output

Connects up to: afxmaster:io_tlb:iotlb_rd_out
RD_OUT21 : S_TLB : output

Connects up to: mmu:MMU_tlb:tb_out
RD_OUT22 : IOTLB : output

Connects up to: afxmaster:io_tlb:iotlb_rd_out
RD_OUT22 : S_TLB : output

Connects up to: mmu:MMU_tlb:tb_out
RD_OUT23 : IOTLB : output

Connects up to: afxmaster:io_tlb:iotlb_rd_out
RD_OUT23 : S_TLB : output

Connects up to: mmu:MMU_tlb:tb_out
RD_OUT24 : IOTLB : output

Connects up to: afxmaster:io_tlb:iotlb_rd_out
RD_OUT24 : S_TLB : output

Connects up to: mmu:MMU_tlb:tb_out
RD_OUT25 : IOTLB : output

Connects up to: afxmaster:io_tlb:iotlb_rd_out
RD_OUT25 : S_TLB : output

Connects up to: mmu:MMU_tlb:tb_out
RD_OUT26 : IOTLB : output

Connects up to: afxmaster:io_tlb:iotlb_rd_out
RD_OUT26 : S_TLB : output

Connects up to: mmu:MMU_tlb:tb_out
RD_OUT27 : IOTLB : output

Connects up to: afxmaster:io_tlb:iotlb_rd_out
RD_OUT27 : S_TLB : output

Connects up to: mmu:MMU_tlb:tb_out
RD_OUT3 : IOTLB : output

Connects up to: afxmaster:io_tlb:iotlb_rd_out
RD_OUT3 : S_TLB : output

Connects up to: mmu:MMU_tlb:tb_out
RD_OUT4 : IOTLB : output

Connects up to: afxmaster:io_tlb:iotlb_rd_out
RD_OUT4 : S_TLB : output

Connects up to: mmu:MMU_tlb:tb_out
RD_OUT5 : IOTLB : output

Connects up to: afxmaster:io_tlb:iotlb_rd_out
RD_OUT5 : S_TLB : output

Connects up to: mmu:MMU_tlb:tb_out
RD_OUT6 : IOTLB : output

Connects up to: afxmaster:io_tlb:iotlb_rd_out
RD_OUT6 : S_TLB : output

Connects up to: mmu:MMU_tlb:tb_out
RD_OUT7 : IOTLB : output

Connects up to: afxmaster:io_tlb:iotlb_rd_out
RD_OUT7 : S_TLB : output

Connects up to: mmu:MMU_tlb:tb_out
RD_OUT8 : IOTLB : output

Connects up to: afxmaster:io_tlb:iotlb_rd_out
RD_OUT8 : S_TLB : output

Connects up to: mmu:MMU_tlb:tb_out
RD_OUT9 : IOTLB : output

Connects up to: afxmaster:io_tlb:iotlb_rd_out
RD_OUT9 : S_TLB : output

Connects up to: mmu:MMU_tlb:tb_out
rd_par : RAM : reg
rd_parity : simm : reg
rd_par_tmp : RAM : reg
rd_prc_cntr : interrupts : wire

Connects down to: timers:timers:rd_prc_cntr
rd_prc_cntr : timers : output wire

Connects up to: interrupts:timers:rd_prc_cntr
rd_prc_cntr_dcd : timers : wire
rd_prc_cntr_g : timers : reg
rd_prc_cntr_t : timers : reg
rd_prc_lmt : interrupts : wire

Connects down to: timers:timers:rd_prc_lmt
rd_prc_lmt : timers : output wire

Connects up to: interrupts:timers:rd_prc_lmt
rd_prc_lmt_dcd : timers : wire
rd_prc_lmt_g : timers : reg
rd_prc_lmt_t : timers : reg
rd_ptr : fifo4_4 : reg
rd_ptr : fifo4_64 : reg

Connects down to: MUX4to1_64:MUX0:select
rd_ptr : fifo4_next_29 : reg
rd_ptr : fifo4_next_4 : reg
rd_ptr0 : fifo4_next_29 : reg

Connects down to: MUX4to1_10:MUX0:select
rd_ptr1 : fifo4_next_29 : reg

Connects down to: MUX4to1_10:MUX1:select
rd_ptr2 : fifo4_next_29 : reg

Connects down to: MUX4to1_10:MUX2:select
rd_ptr_in : fifo4_next_29 : wire
rd_ptr_inc : fifo4_next_29 : wire
rd_ptr_inc : fifo4_next_4 : wire
rd_ptr_plus1 : fifo4_next_4 : reg
rd_ptr_plus10 : fifo4_next_29 : reg

Connects down to: MUX4to1_10:MUX3:select
rd_ptr_plus11 : fifo4_next_29 : reg

Connects down to: MUX4to1_10:MUX4:select
rd_ptr_plus12 : fifo4_next_29 : reg

Connects down to: MUX4to1_10:MUX5:select
rd_ptr_plus_inc : fifo4_next_29 : wire
rd_ptr_plus_inc : fifo4_next_4 : wire
rd_reg_ld : fhold_ctl : wire

Connects down to: ME_FDS2LP5:rd_wreg:LD
rd_rs_g0 : Mdata_byp2 : wire
rd_sfsr : m_mmu_cntl : wire

Connects down to: rl_mmu_regs:mmu_regs:rd_sfsr , rl_va_mux:va_muxl:rd_sfsr
rd_sfsr : rl_mmu_regs : input

Connects down to: rsflop:data_err_ff:reset , rsflop_sfsr:sfsr_reg:reset

Connects up to: m_mmu_cntl:mmu_regs:rd_sfsr
rd_sfsr : rl_va_mux : output wire

Connects up to: m_mmu_cntl:va_muxl:rd_sfsr
rd_spec_ilock : Mpipec_help_ilock : wire
rd_sys_cntr : interrupts : wire

Connects down to: timers:timers:rd_sys_cntr
rd_sys_cntr : timers : output wire

Connects up to: interrupts:timers:rd_sys_cntr
rd_sys_cntr_dcd : timers : wire
rd_sys_cntr_g : timers : reg
rd_sys_cntr_t : timers : reg
rd_sys_lmt : interrupts : wire

Connects down to: timers:timers:rd_sys_lmt
rd_sys_lmt : timers : output wire

Connects up to: interrupts:timers:rd_sys_lmt
rd_sys_lmt_dcd : timers : wire
rd_sys_lmt_g : timers : reg
rd_sys_lmt_t : timers : reg
rd_used : rfield_size : output

Connects up to: fhold_ctl:di_rfdsize:rd_used_d
rd_used_d : fhold_ctl : wire

Connects down to: rfield_size:di_rfdsize:rd_used , ME_FDS2LP:rdused_e_ff:d
rd_used_e : fhold_ctl : wire

Connects down to: ME_FDS2LP:rdused_e_ff:q
rd_wr_g0 : Malu_control : input

Connects up to: Mdecode:alu_control:rd_wr_g0
rd_wr_g0 : Mdata_byp1_2 : output wire

Connects up to: Mdecode:data_byp1_2:rd_wr_g0
rd_wr_g0 : Mdata_byp2 : input

Connects up to: Mdecode:data_byp2:rd_wr_g0
rd_wr_g0 : Mdecode : wire

Connects down to: Mdata_byp1_2:data_byp1_2:rd_wr_g0 , Mdata_byp2:data_byp2:rd_wr_g0 , Malu_control:alu_control:rd_wr_g0
rd_xlate_in : rl_mmu_lgc : wire
read : fifo4_4 : input

Connects up to: afx_slave_fifo:bm_fifo:read_bm_fifo
read : fifo4_64 : input

Connects up to: afx_slave_fifo:data_fifo:read_data_fifo
read : fifo4_next_29 : input

Connects up to: afx_slave_fifo:address_fifo:read_addr_fifo
read : fifo4_next_4 : input

Connects up to: afx_slave_fifo:cmd_fifo:read_cmd_fifo
read1 : afxmaster : wire
read2 : afxmaster : wire
read3 : afxmaster : wire
readx : rl_mcb_sm : wire

Connects down to: Mflipflop_noop_1:ffh_mm_mreq:din
readx_p : rl_mcb_sm : wire

Connects down to: Mflipflop_noop_1:ffh_mm_mreq:out
ready : pcimaster_fm : reg
ready : pcimaster_fm_data_out : reg
ready : pcislave_fm : reg
ready : pcislave_fm_data_out : reg
read_addr_fifo : afx_slave_fifo : input

Connects down to: fifo4_next_29:address_fifo:read

Connects up to: f_afx_slave:afx_slave_fifo:read_addr_fifo
read_addr_fifo : afx_slave_sm : output

Connects up to: f_afx_slave:afx_slave_sm:read_addr_fifo
read_addr_fifo : f_afx_slave : wire

Connects down to: afx_slave_sm:afx_slave_sm:read_addr_fifo , afx_slave_fifo:afx_slave_fifo:read_addr_fifo
read_afx_fifo : afx_slave_sm : wire

Connects down to: REG32:reg32_0:load_en
read_afx_fifo1 : afx_slave_sm : wire
read_afx_fifo2 : afx_slave_sm : wire
read_alert : afxmaster : reg

Connects down to: sync:s31:in , quiescent_sm:q_sm:read_alert
read_alert : quiescent_sm : input

Connects up to: afxmaster:q_sm:read_alert
read_alert_p : afxmaster : wire

Connects down to: sync:s31:out
read_bm_fifo : afx_slave_fifo : input

Connects down to: fifo4_4:bm_fifo:read

Connects up to: f_afx_slave:afx_slave_fifo:read_bm_fifo
read_bm_fifo : afx_slave_sm : output

Connects up to: f_afx_slave:afx_slave_sm:read_bm_fifo
read_bm_fifo : f_afx_slave : wire

Connects down to: afx_slave_sm:afx_slave_sm:read_bm_fifo , afx_slave_fifo:afx_slave_fifo:read_bm_fifo
read_buf : afx_slave : reg
read_busy : afx_slave : reg
read_cb_w : mc_dtag : wire
read_cb_w : mc_itag : wire
read_cmd_fifo : afx_slave_fifo : input

Connects down to: fifo4_next_4:cmd_fifo:read

Connects up to: f_afx_slave:afx_slave_fifo:read_cmd_fifo
read_cmd_fifo : afx_slave_sm : output

Connects up to: f_afx_slave:afx_slave_sm:read_cmd_fifo
read_cmd_fifo : f_afx_slave : wire

Connects down to: afx_slave_sm:afx_slave_sm:read_cmd_fifo , afx_slave_fifo:afx_slave_fifo:read_cmd_fifo
read_cycle : pcimaster_fm : reg
read_cycle : pcimonitor_fm : reg
read_data : afx_mon : wire
read_data : read_data : output wire

Connects down to: REG64:reg0:data_out

Connects up to: f_afx_slave:read_data:afx_slave_read_data
read_data_fifo : afx_slave_fifo : input

Connects down to: fifo4_64:data_fifo:read

Connects up to: f_afx_slave:afx_slave_fifo:read_data_fifo
read_data_fifo : afx_slave_sm : output

Connects up to: f_afx_slave:afx_slave_sm:read_data_fifo
read_data_fifo : f_afx_slave : wire

Connects down to: afx_slave_sm:afx_slave_sm:read_data_fifo , afx_slave_fifo:afx_slave_fifo:read_data_fifo
read_data_in : read_data : wire
read_data_mux : read_data : wire

Connects down to: REG64:reg0:data_in
read_data_parity : read_data : output reg

Connects up to: f_afx_slave:read_data:afx_slave_read_data_parity
read_data_parity_in : read_data : wire
read_dec : rl_mcb_sm : wire

Connects down to: state_count_1:rl_mcb_count:read_dec
read_dec : state_count_1 : output

Connects down to: Mflipflop_noop_3:ffh_col_inc:out

Connects up to: rl_mcb_sm:rl_mcb_count:read_dec
read_e : rl_mmu_lgc : wire

Connects down to: MflipflopR_1:read_w_ff_1:din , MflipflopR_1:read_w_reg_1:din
read_flag : afx_mon : reg
read_pack_done : afxmaster : wire

Connects down to: retry_sm:retry_sm1:read_pack_done
read_pack_done : retry_sm : input

Connects up to: afxmaster:retry_sm1:read_pack_done
read_parity_mux : read_data : wire
read_pend : afx_mon : reg
read_ram_w : mc_dtag : wire
read_ram_w : mc_itag : wire
read_rdy : rl_mmu_lgc : wire
read_ready : afx_slave_sm : wire
read_req : afxm_sm : wire
read_single : rl_mcb_lgc : wire

Connects down to: rl_mcb_sm:mcb_sm:read_single
read_single : rl_mcb_sm : input

Connects up to: rl_mcb_lgc:mcb_sm:read_single
read_start : afxmaster : wire

Connects down to: sync:s28:out
read_start : start_sm : output wire

Connects up to: afxmaster:start_sm1:read_start_p
read_start_p : afxmaster : wire

Connects down to: start_sm:start_sm1:read_start , sync:s28:in
read_vb_w : mc_dtag : wire
read_vb_w : mc_itag : wire
read_w : m_mmu_cntl : wire

Connects down to: rl_marb_sm:marb_sm:read_w , rl_mmu_lgc:mmu_lgc:read_w , rl_par_cntl:par_cntl:read_w , rl_asi_cntl:asi_cntl:read_w
read_w : rl_asi_cntl : input

Connects up to: m_mmu_cntl:asi_cntl:read_w
read_w : rl_marb_sm : input

Connects up to: m_mmu_cntl:marb_sm:read_w
read_w : rl_mmu_lgc : output wire

Connects down to: MflipflopR_1:read_w_ff_1:out

Connects up to: m_mmu_cntl:mmu_lgc:read_w
read_w : rl_mmu_regs : input

Connects up to: m_mmu_cntl:mmu_regs:read_w_reg
read_w : rl_par_cntl : input

Connects up to: m_mmu_cntl:par_cntl:read_w
read_wait_pci : afx_slave_sm : reg
read_wait_pci_in : afx_slave_sm : wire
read_word_mreq : m_mmu_cntl : wire

Connects down to: rl_tw_sm:tw_sm:read_word_mreq
read_word_mreq : rl_tw_sm : output

Connects up to: m_mmu_cntl:tw_sm:read_word_mreq
read_w_reg : m_mmu_cntl : wire

Connects down to: rl_mmu_lgc:mmu_lgc:read_w_reg , rl_mmu_regs:mmu_regs:read_w
read_w_reg : rl_mmu_lgc : output wire

Connects down to: MflipflopR_1:read_w_reg_1:out

Connects up to: m_mmu_cntl:mmu_lgc:read_w_reg
real_at : rl_dc_cntl : wire
real_cwp : Mtrap_detection : wire
real_rst : inputkey : reg
recirc1 : Mpc : wire
recirc2 : Mpc : wire
recirc2_default : Mdecode : output

Connects down to: Mpc_cntl:pc_cntl:recirc2_default

Connects up to: Miuchip:decode:recirc2_default
recirc2_default : Miuchip : wire

Connects down to: Mpc:pc:recirc2_default , Mdecode:decode:recirc2_default
recirc2_default : Mpc : input

Connects up to: Miuchip:pc:recirc2_default
recirc2_default : Mpc_cntl : output wire

Connects up to: Mdecode:pc_cntl:recirc2_default
recirc2_default_cf0 : Mpc_cntl : wire
recirc2_default_cf1 : Mpc_cntl : wire
recirc2_default_sm : Mpc : wire
redo_iurd_op : rl_mmu_lgc : wire
redo_iusb_op : rl_mmu_lgc : wire
REF : BZCMPS : input
REF : PLL300CBFI : input

Connects down to: CSL_FD3_Q:u12:CP

Connects up to: pll:csl_pll:ext_clk1
refetch_g : rl_ic_cntl : wire
refresh_change_flag : MEM_Device_Operating_Environment : reg
refresh_rate : MEM_Device_Operating_Environment : integer
refresh_rate_end_time : MEM_Device_Operating_Environment : integer
refresh_rate_flag : MEM_Device_Operating_Environment : reg
refresh_rate_start_time : MEM_Device_Operating_Environment : integer
ref_clk : clkbuf_c : output

Connects down to: ACALLBUF:buffers:REF_CLK_I
ref_clk : iopads : output

Connects down to: botpads:botpads:o_ns_135

Connects up to: ssparc_chip:ssparc_iopads:ref_clk
ref_clk : Msystem : wire

Connects down to: ssparc_chip:ssparc:ref_clk
ref_clk : ssparc_chip : output

Connects down to: iopads:ssparc_iopads:ref_clk

Connects up to: Msystem:ssparc:ref_clk
ref_clk_dly : misc_tasks : wire
REF_CLK_I : ACALLBUF : output

Connects up to: clkbuf_c:buffers:ref_clk
ref_dis : rl_mcb_lgc : wire

Connects down to: S_sr_ff:ffsr_ref_srff:dis
ref_en : rl_mcb_lgc : wire

Connects down to: S_sr_ff:ffsr_ref_srff:en
reg0 : fifo4_4 : reg
reg0 : fifo4_64 : wire

Connects down to: MUX4to1_64:MUX0:data0 , REG64:REG64_0:data_out
reg0 : fifo4_next_29 : wire

Connects down to: MUX4to1_10:MUX0:data0 , MUX4to1_10:MUX1:data0 , MUX4to1_10:MUX2:data0 , MUX4to1_10:MUX3:data0 , MUX4to1_10:MUX4:data0 , MUX4to1_10:MUX5:data0 , REG29:REG0:data_out
reg0 : fifo4_next_4 : reg
reg1 : fifo4_4 : reg
reg1 : fifo4_64 : wire

Connects down to: MUX4to1_64:MUX0:data1 , REG64:REG64_1:data_out
reg1 : fifo4_next_29 : wire

Connects down to: MUX4to1_10:MUX0:data1 , MUX4to1_10:MUX1:data1 , MUX4to1_10:MUX2:data1 , MUX4to1_10:MUX3:data1 , MUX4to1_10:MUX4:data1 , MUX4to1_10:MUX5:data1 , REG29:REG1:data_out
reg1 : fifo4_next_4 : reg
reg2 : fifo4_4 : reg
reg2 : fifo4_64 : wire

Connects down to: MUX4to1_64:MUX0:data2 , REG64:REG64_2:data_out
reg2 : fifo4_next_29 : wire

Connects down to: MUX4to1_10:MUX0:data2 , MUX4to1_10:MUX1:data2 , MUX4to1_10:MUX2:data2 , MUX4to1_10:MUX3:data2 , MUX4to1_10:MUX4:data2 , MUX4to1_10:MUX5:data2 , REG29:REG2:data_out
reg2 : fifo4_next_4 : reg
reg3 : fifo4_4 : reg
reg3 : fifo4_64 : wire

Connects down to: MUX4to1_64:MUX0:data3 , REG64:REG64_3:data_out
reg3 : fifo4_next_29 : wire

Connects down to: MUX4to1_10:MUX0:data3 , MUX4to1_10:MUX1:data3 , MUX4to1_10:MUX2:data3 , MUX4to1_10:MUX3:data3 , MUX4to1_10:MUX4:data3 , MUX4to1_10:MUX5:data3 , REG29:REG3:data_out
reg3 : fifo4_next_4 : reg
regdep_q0_q1 : qcore_ctl : wire
regdep_q0_q2 : qcore_ctl : wire
regdep_q1_q2 : qcore_ctl : wire
region_flush : rl_dc_cntl : wire
reg_data_in : REG29 : wire
reg_data_in : REG32 : wire
reg_data_in : REG36 : wire
reg_data_in : REG37 : wire
reg_data_in : REG44 : wire
reg_data_in : REG64 : wire
reg_fhold : fhold_ctl : wire

Connects down to: ME_FD1R:fhold_ff:q
reg_init : pcislave_timing : reg
reg_rom_adr : fp_rom : wire

Connects down to: Mflipflop_noop:rmad7:out , Mflipflop_noop:rmad6:out , Mflipflop_noop:rmad5:out , Mflipflop_noop:rmad4:out , Mflipflop_noop:rmad3:out , Mflipflop_noop:rmad2:out , Mflipflop_noop:rmad1:out , Mflipflop_noop:rmad0:out , RR256X64:ROM_256x64:ADR7 , RR256X64:ROM_256x64:ADR6 , RR256X64:ROM_256x64:ADR5 , RR256X64:ROM_256x64:ADR4 , RR256X64:ROM_256x64:ADR3 , RR256X64:ROM_256x64:ADR2 , RR256X64:ROM_256x64:ADR1 , RR256X64:ROM_256x64:ADR0
reg_rom_adr : RR256X64 : wire
relatch : pcimonitor_fm : reg
relatch : pcislave_fm : reg
released_cb_f : pcimaster_fm : reg
released_cb_f : pcislave_fm : reg
release_hold : writebuffer : input

Connects down to: JDB22A:iu_std_wd2_gate1:B1 , ANAND5C:wb_0_vin_gate2:A5 , ANAND5C:wb_0_vin_gate3:A5 , ANAND5C:wb_1_vin_gate2:A5 , ANAND5C:wb_1_vin_gate3:A5 , ANAND5C:wb_2_vin_gate2:A5 , ANAND5C:wb_2_vin_gate3:A5 , ANAND5C:wb_3_vin_gate2:A5 , JNAND4C:wb_3_vin_gate3:A4

Connects up to: rl_dc_cntl:writebuffer:atomic_dstat_avail
RemainBusy1 : ImplementedCheck : wire

Connects down to: ME_FD1:ggh11:qn
RemainBusy2 : ImplementedCheck : wire

Connects down to: ME_FD1:ggh12:qn
remapd_grnt0_ : arbiter : wire
remapd_grnt1_ : arbiter : wire
remapd_grnt2_ : arbiter : wire
remapd_grnt3_ : arbiter : wire
remapd_grnth_ : arbiter : wire
RemBits : DivLog : wire

Connects down to: ME_INV_B:ir3:x , ME_INV_B:ir2:x , ME_INV_B:ir1:x , ME_INV_B:ir0:x , ME_NAND4:ds10:d , ME_NAND4:ds11:a , ME_NAND4:ds11:b , ME_NAND4:ds11:c , ME_NAND4:ds20:c , ME_NAND4:ds21:c , ME_NAND4:ds22:a , ME_NAND4:ds22:b , ME_NAND4:ds22:d , ME_NAND4:ds23:a , ME_NAND4:ds23:b , ME_NAND2:ds30:b , ME_NAND4:ds31:b , ME_NAND4:ds31:c , ME_NAND2:ds32:a , ME_NAND4:ds33:a
req0_ : Msystem : wire

Connects down to: arbiter_vc:arbiter_VC:req_ , PciMaster:pciM:req_
req1 : pcic : wire

Connects down to: f_afx_slave:f_afx_slave:pci_req , pci_core:PCI_CORE:req1
req1_ : Msystem : wire

Connects down to: arbiter_vc:arbiter_VC:req_ , MASTER:pciM1:req_
req1_new_ : Msystem : wire

Connects down to: ssparc_chip:ssparc:pci_req_l
req2_ : Msystem : wire

Connects down to: arbiter_vc:arbiter_VC:req_ , ssparc_chip:ssparc:pci_req_l , MASTER:pciM2:req_
req3_ : Msystem : wire

Connects down to: arbiter_vc:arbiter_VC:req_ , ssparc_chip:ssparc:pci_req_l
req64nn : pcimonitor : input

Connects down to: pcimonitor_fm:fm:req64nn
req64nn : pcimonitor_fm : input

Connects up to: pcimonitor:fm:req64nn
req64nn : pcimonitor_fm_cntrl : reg
req64nn : pcimonitor_fm_input : reg
req64nn_event : pcimonitor_fm_input : reg
req64nn_event_time : pcimonitor_fm_input : integer
req64nn_last_event : pcimonitor_fm_input : integer
req64nn_old : pcimonitor_fm_input : reg
req64_val : pcimaster_fm : reg
reqnn : Msystem : wire

Connects down to: pcimonitor:u1:reqnn
reqnn : pcimonitor : input

Connects down to: pcimonitor_fm:fm:reqnn

Connects up to: Msystem:u1:reqnn
reqnn : pcimonitor_fm : input

Connects up to: pcimonitor:fm:reqnn
reqnn : pcimonitor_fm_cntrl : reg
reqnn : pcimonitor_fm_input : reg
reqnn_0 : pcimonitor_fm_input : reg
reqnn_1 : pcimonitor_fm_input : reg
reqnn_2 : pcimonitor_fm_input : reg
reqnn_3 : pcimonitor_fm_input : reg
reqnn_4 : pcimonitor_fm_input : reg
reqnn_5 : pcimonitor_fm_input : reg
reqnn_6 : pcimonitor_fm_input : reg
reqnn_7 : pcimonitor_fm_input : reg
reqnn_event : pcimonitor_fm_input : reg
reqnn_event_time : pcimonitor_fm_input : integer
reqnn_last_event : pcimonitor_fm_input : integer
reqnn_old : pcimonitor_fm_input : reg
reqs_ : arbiter : wire
request : pcimaster_fm : reg
request_cnt : pcislave_fm : integer
request_limit : pcislave_fm : integer
request_limit_last : pcislave_fm : integer
request_value : pcimaster : reg
req_ : arbiter : input

Connects up to: pcic:arbiter:ext_req_l
req_ack_sm : interrupts : reg
req_ack_sm_in : interrupts : wire
req_any : arbiter : wire
req_conf_ : arbiter : input

Connects up to: pcic:arbiter:req_conf_
req_conf_ : pcic : wire

Connects down to: arbiter:arbiter:req_conf_ , pci_core:PCI_CORE:req_conf_
req_count_dec : rl_reqgen : wire

Connects down to: S_sr_ff:ffsr_req:dis , Mflipflop_noop_6:ffh_col_inc_req_count:out
req_current_grnt : arbiter : wire
req_cyc : abort_write_sm : input

Connects up to: afxmaster:aw_sm:req_cyc
req_cyc : afxmaster : wire

Connects down to: abort_write_sm:aw_sm:req_cyc , afxm_sm:afxm_sm1:req_cyc
req_cyc : afxm_sm : output wire

Connects up to: afxmaster:afxm_sm1:req_cyc
req_host_ : arbiter : input

Connects up to: pcic:arbiter:mas_req_out
req_keep_bus_ : arbiter : wire
req_new : arbiter : wire
req_pending : m_mmu_cntl : wire

Connects down to: rl_mmu_lgc:mmu_lgc:req_pending , rl_par_cntl:par_cntl:req_pending
req_pending : rl_mmu_lgc : input

Connects up to: m_mmu_cntl:mmu_lgc:req_pending
req_pending : rl_par_cntl : output

Connects up to: m_mmu_cntl:par_cntl:req_pending
req_quiescence : afxmaster : input

Connects down to: quiescent_sm:q_sm:req_quiescence

Connects up to: pcic:afxm:req_quiescence
req_quiescence : arbiter : input

Connects up to: pcic:arbiter:req_quiescence
req_quiescence : interrupts : output reg

Connects up to: pcic:interrupts:req_quiescence
req_quiescence : pcic : wire

Connects down to: arbiter:arbiter:req_quiescence , interrupts:interrupts:req_quiescence , afxmaster:afxm:req_quiescence
req_quiescence : quiescent_sm : input

Connects up to: afxmaster:q_sm:req_quiescence
req_quiet : interrupts : wire
req_quiet1 : interrupts : reg

Connects down to: sync:sync_pci10:in
req_quiet1_in : interrupts : wire
req_quiet2 : interrupts : wire

Connects down to: sync:sync_pci10:out
req_q_rd : afxmaster : wire

Connects down to: quiescent_sm:q_sm:req_q_rd
req_q_rd : quiescent_sm : output wire

Connects up to: afxmaster:q_sm:req_q_rd
req_q_retry : afxmaster : output wire

Connects up to: pcic:afxm:req_q_retry
req_q_retry : pcic : wire

Connects down to: afxmaster:afxm:req_q_retry , pci_core:PCI_CORE:req_q_retry
req_space : pcislave_fm : integer
req_val : pcimaster_fm : reg
Res : ShiftDec : input

Connects down to: ME_NMUX2BA:mu1:d0 , ME_NMUX2BA:mu0:d0

Connects up to: ExpShifter:d:ExpResult
res : S_sr_HDff : input

Connects up to: rl_mcb_lgc:ffhdsr_ras0srff:ras0_dis , rl_mcb_lgc:ffhdsr_ras2srff:ras0_dis , rl_mcb_lgc:ffhdsr_ras4srff:ras0_dis , rl_mcb_lgc:ffhdsr_ras6srff:ras0_dis , rl_mcb_lgc:ffhdsr_ras0_simm32_srff:ras_dis , rl_mcb_lgc:ffhdsr_ras1_simm32_srff:ras_dis , rl_mcb_lgc:ffhdsr_ras2_simm32_srff:ras_dis , rl_mcb_lgc:ffhdsr_ras3_simm32_srff:ras_dis , rl_mcb_lgc:ffhdsr_ras4_simm32_srff:ras_dis , rl_mcb_lgc:ffhdsr_ras5_simm32_srff:ras_dis , rl_mcb_lgc:ffhdsr_ras6_simm32_srff:ras_dis , rl_mcb_lgc:ffhdsr_ras7_simm32_srff:ras_dis , rl_mcb_lgc:ffhdsr_ras1srff:ras1_dis , rl_mcb_lgc:ffhdsr_ras3srff:ras1_dis , rl_mcb_lgc:ffhdsr_ras5srff:ras1_dis , rl_mcb_lgc:ffhdsr_ras7srff:ras1_dis
res12 : stat_ctl : wire

Connects down to: ME_INVA:g8:x
res17 : stat_ctl : wire

Connects down to: ME_INVA:g7:x
res18 : stat_ctl : wire

Connects down to: ME_INVA:g6:x
res19 : stat_ctl : wire

Connects down to: ME_INVA:g5:x
res2 : stat_ctl : wire
res20 : stat_ctl : wire

Connects down to: ME_INVA:g4:x
res21 : stat_ctl : wire

Connects down to: ME_INVA:g3:x
res22 : stat_ctl : wire

Connects down to: ME_INVA:g2:x
res28 : stat_ctl : wire

Connects down to: ME_INVA:g1:x
res29 : stat_ctl : wire

Connects down to: ME_INVA:g0:x
res3 : stat_ctl : wire
reset : addr_reg : input

Connects up to: f_afx_slave:addr_reg:reset
reset : afx_slave_fifo : input

Connects down to: fifo4_next_4:cmd_fifo:reset , fifo4_next_29:address_fifo:reset , fifo4_64:data_fifo:reset , fifo4_4:bm_fifo:reset

Connects up to: f_afx_slave:afx_slave_fifo:reset
reset : afx_slave_sm : input

Connects up to: f_afx_slave:afx_slave_sm:reset
reset : arbiter : input

Connects up to: pcic:arbiter:reset_reg
RESET : ATSBUFD : input

Connects up to: tri_regen_32:tristate_31_24:reset_ , tri_regen_32:tristate_23_16:reset_ , tri_regen_32:tristate_15_8:reset_ , tri_regen_32:tristate_7_0:reset_
reset : CAM_LINE : wire

Connects down to: MflipflopR_1:cam_line_v_1:reset
reset : clk_misc : output

Connects down to: misc:ssparc_misc:reset_nonwd

Connects up to: ssparc_chip:clk_misc:reset
reset : config_addr : input

Connects up to: f_afx_slave:config_addr:reset
Reset : Control : output

Connects down to: SampleReset:sr:Reset

Connects up to: fp_ctl:cl:Reset
reset : fifo4_4 : input

Connects up to: afx_slave_fifo:bm_fifo:reset
reset : fifo4_64 : input

Connects up to: afx_slave_fifo:data_fifo:reset
reset : fifo4_next_29 : input

Connects up to: afx_slave_fifo:address_fifo:reset
reset : fifo4_next_4 : input

Connects up to: afx_slave_fifo:cmd_fifo:reset
reset : flops : input

Connects up to: pcic:flops:reset
Reset : fpufpc : wire

Connects down to: fp_ctl:fpctl:ResetIn
reset : fpusas_sig : wire
Reset : fp_ctl : wire

Connects down to: Control:cl:Reset , SignDp:sdp:Reset
reset : f_afx_slave : input

Connects down to: addr_reg:addr_reg:reset , write_data:write_data:reset , read_data:read_data:reset , afx_slave_sm:afx_slave_sm:reset , afx_slave_fifo:afx_slave_fifo:reset , config_addr:config_addr:reset

Connects up to: pcic:f_afx_slave:reset_reg
reset : GRegr : input

Connects down to: MflipflopR_1:Greg_r_1:reset

Connects up to: rl_mcb_lgc:freql:rst , rl_mcb_lgc:frrdl:rst , rl_mcb_lgc:ffh_mbsydly_1:rst , rl_mcb_lgc:ffh_mbsydly_2:rst , rl_mcb_lgc:ffh_mbsydly_3:rst , rl_mcb_lgc:ffh_mbsydly_4:rst , rl_mcb_lgc:ffh_mbsydly_5:rst , rl_mcb_lgc:ffh_mbsydly_6:rst
Reset : ImplementedCheck : wire

Connects down to: ME_INV_A:rrr7:x , ME_OR2:ggh3:b
reset : interrupts : input

Connects down to: timers:timers:reset , sys_rst_cntl:sys_rst_cntl:reset

Connects up to: pcic:interrupts:reset_reg
reset : IOCAM_LINE : wire

Connects down to: MflipflopR_1:cam_line_v_1:reset
Reset : LengthLogic : input

Connects down to: ME_OR3:ell:c , ME_NOR2:cllr:b

Connects up to: SignDp:ll:Reset
reset : Malu_control : input

Connects up to: Mdecode:alu_control:reset
reset : Mdata_rf : input

Connects up to: Mdecode:data_rf:reset
reset : Mdcache_control : input

Connects up to: Mdecode:dcache_control:reset
reset : Mdcc_bp : wire

Connects down to: Mflipflop_rh_32:fis_reg:reset_l , Mflipflop_h_32:ds_reg:din , Mflipflop_rh:trap_ff:reset_l
reset : Mdecode : output

Connects down to: Mpipec_br_vald:pipec_br_vald:reset , Mpipec_help_ilock:pipec_help_ilock:reset , Mdata_rf:data_rf:reset , Malu_control:alu_control:reset , Mpc_control:pc_control:reset , Mspecial_reg_control:special_reg_control:reset , Mdcache_control:dcache_control:reset , Mtrap_detection:trap_detection:reset , Mtrap_control:trap_control:reset , Mpc_cntl:pc_cntl:reset , Minterface:interface:reset

Connects up to: Miuchip:decode:reset
reset : MflipflopR : input

Connects up to: writebuffer:wb_0_vb:wb_reset , writebuffer:wb_1_vb:wb_reset , writebuffer:wb_2_vb:wb_reset , writebuffer:wb_3_vb:wb_reset , MflipflopR_1:MflipflopR_0_50:reset , MflipflopR_2:MflipflopR_1_0:reset , MflipflopR_2:MflipflopR_1_1:reset , MflipflopR_3:MflipflopR_2_0:reset , MflipflopR_3:MflipflopR_2_1:reset , MflipflopR_3:MflipflopR_2_2:reset , MflipflopR_4:MflipflopR_3_0:reset , MflipflopR_4:MflipflopR_3_1:reset , MflipflopR_4:MflipflopR_3_2:reset , MflipflopR_4:MflipflopR_3_3:reset , MflipflopR_5:MflipflopR_4_0:reset , MflipflopR_5:MflipflopR_4_1:reset , MflipflopR_5:MflipflopR_4_2:reset , MflipflopR_5:MflipflopR_4_3:reset , MflipflopR_5:MflipflopR_4_4:reset , MflipflopR_6:MflipflopR_5_0:reset , MflipflopR_6:MflipflopR_5_1:reset , MflipflopR_6:MflipflopR_5_2:reset , MflipflopR_6:MflipflopR_5_3:reset , MflipflopR_6:MflipflopR_5_4:reset , MflipflopR_6:MflipflopR_5_5:reset , MflipflopR_7:MflipflopR_6_0:reset , MflipflopR_7:MflipflopR_6_1:reset , MflipflopR_7:MflipflopR_6_2:reset , MflipflopR_7:MflipflopR_6_3:reset , MflipflopR_7:MflipflopR_6_4:reset , MflipflopR_7:MflipflopR_6_5:reset , MflipflopR_7:MflipflopR_6_6:reset , MflipflopR_8:MflipflopR_7_0:reset , MflipflopR_8:MflipflopR_7_1:reset , MflipflopR_8:MflipflopR_7_2:reset , MflipflopR_8:MflipflopR_7_3:reset , MflipflopR_8:MflipflopR_7_4:reset , MflipflopR_8:MflipflopR_7_5:reset , MflipflopR_8:MflipflopR_7_6:reset , MflipflopR_8:MflipflopR_7_7:reset , MflipflopR_9:MflipflopR_8_0:reset , MflipflopR_9:MflipflopR_8_1:reset , MflipflopR_9:MflipflopR_8_2:reset , MflipflopR_9:MflipflopR_8_3:reset , MflipflopR_9:MflipflopR_8_4:reset , MflipflopR_9:MflipflopR_8_5:reset , MflipflopR_9:MflipflopR_8_6:reset , MflipflopR_9:MflipflopR_8_7:reset , MflipflopR_9:MflipflopR_8_8:reset , rl_marb_sm:pcic_ifetch_boot:ss_reset , MflipflopR_10:MflipflopR_9_0:reset , MflipflopR_10:MflipflopR_9_1:reset , MflipflopR_10:MflipflopR_9_2:reset , MflipflopR_10:MflipflopR_9_3:reset , MflipflopR_10:MflipflopR_9_4:reset , MflipflopR_10:MflipflopR_9_5:reset , MflipflopR_10:MflipflopR_9_6:reset , MflipflopR_10:MflipflopR_9_7:reset , MflipflopR_10:MflipflopR_9_8:reset , MflipflopR_10:MflipflopR_9_9:reset , MflipflopR_11:MflipflopR_10_0:reset , MflipflopR_11:MflipflopR_10_1:reset , MflipflopR_11:MflipflopR_10_2:reset , MflipflopR_11:MflipflopR_10_3:reset , MflipflopR_11:MflipflopR_10_4:reset , MflipflopR_11:MflipflopR_10_5:reset , MflipflopR_11:MflipflopR_10_6:reset , MflipflopR_11:MflipflopR_10_7:reset , MflipflopR_11:MflipflopR_10_8:reset , MflipflopR_11:MflipflopR_10_9:reset , MflipflopR_11:MflipflopR_10_10:reset , MflipflopR_12:MflipflopR_11_0:reset , MflipflopR_12:MflipflopR_11_1:reset , MflipflopR_12:MflipflopR_11_2:reset , MflipflopR_12:MflipflopR_11_3:reset , MflipflopR_12:MflipflopR_11_4:reset , MflipflopR_12:MflipflopR_11_5:reset , MflipflopR_12:MflipflopR_11_6:reset , MflipflopR_12:MflipflopR_11_7:reset , MflipflopR_12:MflipflopR_11_8:reset , MflipflopR_12:MflipflopR_11_9:reset , MflipflopR_12:MflipflopR_11_10:reset , MflipflopR_12:MflipflopR_11_11:reset , MflipflopR_13:MflipflopR_12_0:reset , MflipflopR_13:MflipflopR_12_1:reset , MflipflopR_13:MflipflopR_12_2:reset , MflipflopR_13:MflipflopR_12_3:reset , MflipflopR_13:MflipflopR_12_4:reset , MflipflopR_13:MflipflopR_12_5:reset , MflipflopR_13:MflipflopR_12_6:reset , MflipflopR_13:MflipflopR_12_7:reset , MflipflopR_13:MflipflopR_12_8:reset , MflipflopR_13:MflipflopR_12_9:reset , MflipflopR_13:MflipflopR_12_10:reset , MflipflopR_13:MflipflopR_12_11:reset , MflipflopR_13:MflipflopR_12_12:reset , MflipflopR_14:MflipflopR_13_0:reset , MflipflopR_14:MflipflopR_13_1:reset , MflipflopR_14:MflipflopR_13_2:reset , MflipflopR_14:MflipflopR_13_3:reset , MflipflopR_14:MflipflopR_13_4:reset , MflipflopR_14:MflipflopR_13_5:reset , MflipflopR_14:MflipflopR_13_6:reset , MflipflopR_14:MflipflopR_13_7:reset , MflipflopR_14:MflipflopR_13_8:reset , MflipflopR_14:MflipflopR_13_9:reset , MflipflopR_14:MflipflopR_13_10:reset , MflipflopR_14:MflipflopR_13_11:reset , MflipflopR_14:MflipflopR_13_12:reset , MflipflopR_14:MflipflopR_13_13:reset , MflipflopR_15:MflipflopR_14_0:reset , MflipflopR_15:MflipflopR_14_1:reset , MflipflopR_15:MflipflopR_14_2:reset , MflipflopR_15:MflipflopR_14_3:reset , MflipflopR_15:MflipflopR_14_4:reset , MflipflopR_15:MflipflopR_14_5:reset , MflipflopR_15:MflipflopR_14_6:reset , MflipflopR_15:MflipflopR_14_7:reset , MflipflopR_15:MflipflopR_14_8:reset , MflipflopR_15:MflipflopR_14_9:reset , MflipflopR_15:MflipflopR_14_10:reset , MflipflopR_15:MflipflopR_14_11:reset , MflipflopR_15:MflipflopR_14_12:reset , MflipflopR_15:MflipflopR_14_13:reset , MflipflopR_15:MflipflopR_14_14:reset , MflipflopR_16:MflipflopR_15_0:reset , MflipflopR_16:MflipflopR_15_1:reset , MflipflopR_16:MflipflopR_15_2:reset , MflipflopR_16:MflipflopR_15_3:reset , MflipflopR_16:MflipflopR_15_4:reset , MflipflopR_16:MflipflopR_15_5:reset , MflipflopR_16:MflipflopR_15_6:reset , MflipflopR_16:MflipflopR_15_7:reset , MflipflopR_16:MflipflopR_15_8:reset , MflipflopR_16:MflipflopR_15_9:reset , MflipflopR_16:MflipflopR_15_10:reset , MflipflopR_16:MflipflopR_15_11:reset , MflipflopR_16:MflipflopR_15_12:reset , MflipflopR_16:MflipflopR_15_13:reset , MflipflopR_16:MflipflopR_15_14:reset , MflipflopR_16:MflipflopR_15_15:reset , MflipflopR_17:MflipflopR_16_0:reset , MflipflopR_17:MflipflopR_16_1:reset , MflipflopR_17:MflipflopR_16_2:reset , MflipflopR_17:MflipflopR_16_3:reset , MflipflopR_17:MflipflopR_16_4:reset , MflipflopR_17:MflipflopR_16_5:reset , MflipflopR_17:MflipflopR_16_6:reset , MflipflopR_17:MflipflopR_16_7:reset , MflipflopR_17:MflipflopR_16_8:reset , MflipflopR_17:MflipflopR_16_9:reset , MflipflopR_17:MflipflopR_16_10:reset , MflipflopR_17:MflipflopR_16_11:reset , MflipflopR_17:MflipflopR_16_12:reset , MflipflopR_17:MflipflopR_16_13:reset , MflipflopR_17:MflipflopR_16_14:reset , MflipflopR_17:MflipflopR_16_15:reset , MflipflopR_17:MflipflopR_16_16:reset , MflipflopR_18:MflipflopR_17_0:reset , MflipflopR_18:MflipflopR_17_1:reset , MflipflopR_18:MflipflopR_17_2:reset , MflipflopR_18:MflipflopR_17_3:reset , MflipflopR_18:MflipflopR_17_4:reset , MflipflopR_18:MflipflopR_17_5:reset , MflipflopR_18:MflipflopR_17_6:reset , MflipflopR_18:MflipflopR_17_7:reset , MflipflopR_18:MflipflopR_17_8:reset , MflipflopR_18:MflipflopR_17_9:reset , MflipflopR_18:MflipflopR_17_10:reset , MflipflopR_18:MflipflopR_17_11:reset , MflipflopR_18:MflipflopR_17_12:reset , MflipflopR_18:MflipflopR_17_13:reset , MflipflopR_18:MflipflopR_17_14:reset , MflipflopR_18:MflipflopR_17_15:reset , MflipflopR_18:MflipflopR_17_16:reset , MflipflopR_18:MflipflopR_17_17:reset , MflipflopR_19:MflipflopR_18_0:reset , MflipflopR_19:MflipflopR_18_1:reset , MflipflopR_19:MflipflopR_18_2:reset , MflipflopR_19:MflipflopR_18_3:reset , MflipflopR_19:MflipflopR_18_4:reset , MflipflopR_19:MflipflopR_18_5:reset , MflipflopR_19:MflipflopR_18_6:reset , MflipflopR_19:MflipflopR_18_7:reset , MflipflopR_19:MflipflopR_18_8:reset , MflipflopR_19:MflipflopR_18_9:reset , MflipflopR_19:MflipflopR_18_10:reset , MflipflopR_19:MflipflopR_18_11:reset , MflipflopR_19:MflipflopR_18_12:reset , MflipflopR_19:MflipflopR_18_13:reset , MflipflopR_19:MflipflopR_18_14:reset , MflipflopR_19:MflipflopR_18_15:reset , MflipflopR_19:MflipflopR_18_16:reset , MflipflopR_19:MflipflopR_18_17:reset , MflipflopR_19:MflipflopR_18_18:reset , MflipflopR_20:MflipflopR_19_0:reset , MflipflopR_20:MflipflopR_19_1:reset , MflipflopR_20:MflipflopR_19_2:reset , MflipflopR_20:MflipflopR_19_3:reset , MflipflopR_20:MflipflopR_19_4:reset , MflipflopR_20:MflipflopR_19_5:reset , MflipflopR_20:MflipflopR_19_6:reset , MflipflopR_20:MflipflopR_19_7:reset , MflipflopR_20:MflipflopR_19_8:reset , MflipflopR_20:MflipflopR_19_9:reset , MflipflopR_20:MflipflopR_19_10:reset , MflipflopR_20:MflipflopR_19_11:reset , MflipflopR_20:MflipflopR_19_12:reset , MflipflopR_20:MflipflopR_19_13:reset , MflipflopR_20:MflipflopR_19_14:reset , MflipflopR_20:MflipflopR_19_15:reset , MflipflopR_20:MflipflopR_19_16:reset , MflipflopR_20:MflipflopR_19_17:reset , MflipflopR_20:MflipflopR_19_18:reset , MflipflopR_20:MflipflopR_19_19:reset , MflipflopR_21:MflipflopR_20_0:reset , MflipflopR_21:MflipflopR_20_1:reset , MflipflopR_21:MflipflopR_20_2:reset , MflipflopR_21:MflipflopR_20_3:reset , MflipflopR_21:MflipflopR_20_4:reset , MflipflopR_21:MflipflopR_20_5:reset , MflipflopR_21:MflipflopR_20_6:reset , MflipflopR_21:MflipflopR_20_7:reset , MflipflopR_21:MflipflopR_20_8:reset , MflipflopR_21:MflipflopR_20_9:reset , MflipflopR_21:MflipflopR_20_10:reset , MflipflopR_21:MflipflopR_20_11:reset , MflipflopR_21:MflipflopR_20_12:reset , MflipflopR_21:MflipflopR_20_13:reset , MflipflopR_21:MflipflopR_20_14:reset , MflipflopR_21:MflipflopR_20_15:reset , MflipflopR_21:MflipflopR_20_16:reset , MflipflopR_21:MflipflopR_20_17:reset , MflipflopR_21:MflipflopR_20_18:reset , MflipflopR_21:MflipflopR_20_19:reset , MflipflopR_21:MflipflopR_20_20:reset , MflipflopR_22:MflipflopR_21_0:reset , MflipflopR_22:MflipflopR_21_1:reset , MflipflopR_22:MflipflopR_21_2:reset , MflipflopR_22:MflipflopR_21_3:reset , MflipflopR_22:MflipflopR_21_4:reset , MflipflopR_22:MflipflopR_21_5:reset , MflipflopR_22:MflipflopR_21_6:reset , MflipflopR_22:MflipflopR_21_7:reset , MflipflopR_22:MflipflopR_21_8:reset , MflipflopR_22:MflipflopR_21_9:reset , MflipflopR_22:MflipflopR_21_10:reset , MflipflopR_22:MflipflopR_21_11:reset , MflipflopR_22:MflipflopR_21_12:reset , MflipflopR_22:MflipflopR_21_13:reset , MflipflopR_22:MflipflopR_21_14:reset , MflipflopR_22:MflipflopR_21_15:reset , MflipflopR_22:MflipflopR_21_16:reset , MflipflopR_22:MflipflopR_21_17:reset , MflipflopR_22:MflipflopR_21_18:reset , MflipflopR_22:MflipflopR_21_19:reset , MflipflopR_22:MflipflopR_21_20:reset , MflipflopR_22:MflipflopR_21_21:reset , MflipflopR_23:MflipflopR_22_0:reset , MflipflopR_23:MflipflopR_22_1:reset , MflipflopR_23:MflipflopR_22_2:reset , MflipflopR_23:MflipflopR_22_3:reset , MflipflopR_23:MflipflopR_22_4:reset , MflipflopR_23:MflipflopR_22_5:reset , MflipflopR_23:MflipflopR_22_6:reset , MflipflopR_23:MflipflopR_22_7:reset , MflipflopR_23:MflipflopR_22_8:reset , MflipflopR_23:MflipflopR_22_9:reset , MflipflopR_23:MflipflopR_22_10:reset , MflipflopR_23:MflipflopR_22_11:reset , MflipflopR_23:MflipflopR_22_12:reset , MflipflopR_23:MflipflopR_22_13:reset , MflipflopR_23:MflipflopR_22_14:reset , MflipflopR_23:MflipflopR_22_15:reset , MflipflopR_23:MflipflopR_22_16:reset , MflipflopR_23:MflipflopR_22_17:reset , MflipflopR_23:MflipflopR_22_18:reset , MflipflopR_23:MflipflopR_22_19:reset , MflipflopR_23:MflipflopR_22_20:reset , MflipflopR_23:MflipflopR_22_21:reset , MflipflopR_23:MflipflopR_22_22:reset , MflipflopR_24:MflipflopR_23_0:reset , MflipflopR_24:MflipflopR_23_1:reset , MflipflopR_24:MflipflopR_23_2:reset , MflipflopR_24:MflipflopR_23_3:reset , MflipflopR_24:MflipflopR_23_4:reset , MflipflopR_24:MflipflopR_23_5:reset , MflipflopR_24:MflipflopR_23_6:reset , MflipflopR_24:MflipflopR_23_7:reset , MflipflopR_24:MflipflopR_23_8:reset , MflipflopR_24:MflipflopR_23_9:reset , MflipflopR_24:MflipflopR_23_10:reset , MflipflopR_24:MflipflopR_23_11:reset , MflipflopR_24:MflipflopR_23_12:reset , MflipflopR_24:MflipflopR_23_13:reset , MflipflopR_24:MflipflopR_23_14:reset , MflipflopR_24:MflipflopR_23_15:reset , MflipflopR_24:MflipflopR_23_16:reset , MflipflopR_24:MflipflopR_23_17:reset , MflipflopR_24:MflipflopR_23_18:reset , MflipflopR_24:MflipflopR_23_19:reset , MflipflopR_24:MflipflopR_23_20:reset , MflipflopR_24:MflipflopR_23_21:reset , MflipflopR_24:MflipflopR_23_22:reset , MflipflopR_24:MflipflopR_23_23:reset , MflipflopR_25:MflipflopR_24_0:reset , MflipflopR_25:MflipflopR_24_1:reset , MflipflopR_25:MflipflopR_24_2:reset , MflipflopR_25:MflipflopR_24_3:reset , MflipflopR_25:MflipflopR_24_4:reset , MflipflopR_25:MflipflopR_24_5:reset , MflipflopR_25:MflipflopR_24_6:reset , MflipflopR_25:MflipflopR_24_7:reset , MflipflopR_25:MflipflopR_24_8:reset , MflipflopR_25:MflipflopR_24_9:reset , MflipflopR_25:MflipflopR_24_10:reset , MflipflopR_25:MflipflopR_24_11:reset , MflipflopR_25:MflipflopR_24_12:reset , MflipflopR_25:MflipflopR_24_13:reset , MflipflopR_25:MflipflopR_24_14:reset , MflipflopR_25:MflipflopR_24_15:reset , MflipflopR_25:MflipflopR_24_16:reset , MflipflopR_25:MflipflopR_24_17:reset , MflipflopR_25:MflipflopR_24_18:reset , MflipflopR_25:MflipflopR_24_19:reset , MflipflopR_25:MflipflopR_24_20:reset , MflipflopR_25:MflipflopR_24_21:reset , MflipflopR_25:MflipflopR_24_22:reset , MflipflopR_25:MflipflopR_24_23:reset , MflipflopR_25:MflipflopR_24_24:reset , MflipflopR_26:MflipflopR_25_0:reset , MflipflopR_26:MflipflopR_25_1:reset , MflipflopR_26:MflipflopR_25_2:reset , MflipflopR_26:MflipflopR_25_3:reset , MflipflopR_26:MflipflopR_25_4:reset , MflipflopR_26:MflipflopR_25_5:reset , MflipflopR_26:MflipflopR_25_6:reset , MflipflopR_26:MflipflopR_25_7:reset , MflipflopR_26:MflipflopR_25_8:reset , MflipflopR_26:MflipflopR_25_9:reset , MflipflopR_26:MflipflopR_25_10:reset , MflipflopR_26:MflipflopR_25_11:reset , MflipflopR_26:MflipflopR_25_12:reset , MflipflopR_26:MflipflopR_25_13:reset , MflipflopR_26:MflipflopR_25_14:reset , MflipflopR_26:MflipflopR_25_15:reset , MflipflopR_26:MflipflopR_25_16:reset , MflipflopR_26:MflipflopR_25_17:reset , MflipflopR_26:MflipflopR_25_18:reset , MflipflopR_26:MflipflopR_25_19:reset , MflipflopR_26:MflipflopR_25_20:reset , MflipflopR_26:MflipflopR_25_21:reset , MflipflopR_26:MflipflopR_25_22:reset , MflipflopR_26:MflipflopR_25_23:reset , MflipflopR_26:MflipflopR_25_24:reset , MflipflopR_26:MflipflopR_25_25:reset , MflipflopR_27:MflipflopR_26_0:reset , MflipflopR_27:MflipflopR_26_1:reset , MflipflopR_27:MflipflopR_26_2:reset , MflipflopR_27:MflipflopR_26_3:reset , MflipflopR_27:MflipflopR_26_4:reset , MflipflopR_27:MflipflopR_26_5:reset , MflipflopR_27:MflipflopR_26_6:reset , MflipflopR_27:MflipflopR_26_7:reset , MflipflopR_27:MflipflopR_26_8:reset , MflipflopR_27:MflipflopR_26_9:reset , MflipflopR_27:MflipflopR_26_10:reset , MflipflopR_27:MflipflopR_26_11:reset , MflipflopR_27:MflipflopR_26_12:reset , MflipflopR_27:MflipflopR_26_13:reset , MflipflopR_27:MflipflopR_26_14:reset , MflipflopR_27:MflipflopR_26_15:reset , MflipflopR_27:MflipflopR_26_16:reset , MflipflopR_27:MflipflopR_26_17:reset , MflipflopR_27:MflipflopR_26_18:reset , MflipflopR_27:MflipflopR_26_19:reset , MflipflopR_27:MflipflopR_26_20:reset , MflipflopR_27:MflipflopR_26_21:reset , MflipflopR_27:MflipflopR_26_22:reset , MflipflopR_27:MflipflopR_26_23:reset , MflipflopR_27:MflipflopR_26_24:reset , MflipflopR_27:MflipflopR_26_25:reset , MflipflopR_27:MflipflopR_26_26:reset , MflipflopR_28:MflipflopR_27_0:reset , MflipflopR_28:MflipflopR_27_1:reset , MflipflopR_28:MflipflopR_27_2:reset , MflipflopR_28:MflipflopR_27_3:reset , MflipflopR_28:MflipflopR_27_4:reset , MflipflopR_28:MflipflopR_27_5:reset , MflipflopR_28:MflipflopR_27_6:reset , MflipflopR_28:MflipflopR_27_7:reset , MflipflopR_28:MflipflopR_27_8:reset , MflipflopR_28:MflipflopR_27_9:reset , MflipflopR_28:MflipflopR_27_10:reset , MflipflopR_28:MflipflopR_27_11:reset , MflipflopR_28:MflipflopR_27_12:reset , MflipflopR_28:MflipflopR_27_13:reset , MflipflopR_28:MflipflopR_27_14:reset , MflipflopR_28:MflipflopR_27_15:reset , MflipflopR_28:MflipflopR_27_16:reset , MflipflopR_28:MflipflopR_27_17:reset , MflipflopR_28:MflipflopR_27_18:reset , MflipflopR_28:MflipflopR_27_19:reset , MflipflopR_28:MflipflopR_27_20:reset , MflipflopR_28:MflipflopR_27_21:reset , MflipflopR_28:MflipflopR_27_22:reset , MflipflopR_28:MflipflopR_27_23:reset , MflipflopR_28:MflipflopR_27_24:reset , MflipflopR_28:MflipflopR_27_25:reset , MflipflopR_28:MflipflopR_27_26:reset , MflipflopR_28:MflipflopR_27_27:reset , MflipflopR_29:MflipflopR_28_0:reset , MflipflopR_29:MflipflopR_28_1:reset , MflipflopR_29:MflipflopR_28_2:reset , MflipflopR_29:MflipflopR_28_3:reset , MflipflopR_29:MflipflopR_28_4:reset , MflipflopR_29:MflipflopR_28_5:reset , MflipflopR_29:MflipflopR_28_6:reset , MflipflopR_29:MflipflopR_28_7:reset , MflipflopR_29:MflipflopR_28_8:reset , MflipflopR_29:MflipflopR_28_9:reset , MflipflopR_29:MflipflopR_28_10:reset , MflipflopR_29:MflipflopR_28_11:reset , MflipflopR_29:MflipflopR_28_12:reset , MflipflopR_29:MflipflopR_28_13:reset , MflipflopR_29:MflipflopR_28_14:reset , MflipflopR_29:MflipflopR_28_15:reset , MflipflopR_29:MflipflopR_28_16:reset , MflipflopR_29:MflipflopR_28_17:reset , MflipflopR_29:MflipflopR_28_18:reset , MflipflopR_29:MflipflopR_28_19:reset , MflipflopR_29:MflipflopR_28_20:reset , MflipflopR_29:MflipflopR_28_21:reset , MflipflopR_29:MflipflopR_28_22:reset , MflipflopR_29:MflipflopR_28_23:reset , MflipflopR_29:MflipflopR_28_24:reset , MflipflopR_29:MflipflopR_28_25:reset , MflipflopR_29:MflipflopR_28_26:reset , MflipflopR_29:MflipflopR_28_27:reset , MflipflopR_29:MflipflopR_28_28:reset , MflipflopR_30:MflipflopR_29_0:reset , MflipflopR_30:MflipflopR_29_1:reset , MflipflopR_30:MflipflopR_29_2:reset , MflipflopR_30:MflipflopR_29_3:reset , MflipflopR_30:MflipflopR_29_4:reset , MflipflopR_30:MflipflopR_29_5:reset , MflipflopR_30:MflipflopR_29_6:reset , MflipflopR_30:MflipflopR_29_7:reset , MflipflopR_30:MflipflopR_29_8:reset , MflipflopR_30:MflipflopR_29_9:reset , MflipflopR_30:MflipflopR_29_10:reset , MflipflopR_30:MflipflopR_29_11:reset , MflipflopR_30:MflipflopR_29_12:reset , MflipflopR_30:MflipflopR_29_13:reset , MflipflopR_30:MflipflopR_29_14:reset , MflipflopR_30:MflipflopR_29_15:reset , MflipflopR_30:MflipflopR_29_16:reset , MflipflopR_30:MflipflopR_29_17:reset , MflipflopR_30:MflipflopR_29_18:reset , MflipflopR_30:MflipflopR_29_19:reset , MflipflopR_30:MflipflopR_29_20:reset , MflipflopR_30:MflipflopR_29_21:reset , MflipflopR_30:MflipflopR_29_22:reset , MflipflopR_30:MflipflopR_29_23:reset , MflipflopR_30:MflipflopR_29_24:reset , MflipflopR_30:MflipflopR_29_25:reset , MflipflopR_30:MflipflopR_29_26:reset , MflipflopR_30:MflipflopR_29_27:reset , MflipflopR_30:MflipflopR_29_28:reset , MflipflopR_30:MflipflopR_29_29:reset , MflipflopR_31:MflipflopR_30_0:reset , MflipflopR_31:MflipflopR_30_1:reset , MflipflopR_31:MflipflopR_30_2:reset , MflipflopR_31:MflipflopR_30_3:reset , MflipflopR_31:MflipflopR_30_4:reset , MflipflopR_31:MflipflopR_30_5:reset , MflipflopR_31:MflipflopR_30_6:reset , MflipflopR_31:MflipflopR_30_7:reset , MflipflopR_31:MflipflopR_30_8:reset , MflipflopR_31:MflipflopR_30_9:reset , MflipflopR_31:MflipflopR_30_10:reset , MflipflopR_31:MflipflopR_30_11:reset , MflipflopR_31:MflipflopR_30_12:reset , MflipflopR_31:MflipflopR_30_13:reset , MflipflopR_31:MflipflopR_30_14:reset , MflipflopR_31:MflipflopR_30_15:reset , MflipflopR_31:MflipflopR_30_16:reset , MflipflopR_31:MflipflopR_30_17:reset , MflipflopR_31:MflipflopR_30_18:reset , MflipflopR_31:MflipflopR_30_19:reset , MflipflopR_31:MflipflopR_30_20:reset , MflipflopR_31:MflipflopR_30_21:reset , MflipflopR_31:MflipflopR_30_22:reset , MflipflopR_31:MflipflopR_30_23:reset , MflipflopR_31:MflipflopR_30_24:reset , MflipflopR_31:MflipflopR_30_25:reset , MflipflopR_31:MflipflopR_30_26:reset , MflipflopR_31:MflipflopR_30_27:reset , MflipflopR_31:MflipflopR_30_28:reset , MflipflopR_31:MflipflopR_30_29:reset , MflipflopR_31:MflipflopR_30_30:reset , MflipflopR_32:MflipflopR_31_0:reset , MflipflopR_32:MflipflopR_31_1:reset , MflipflopR_32:MflipflopR_31_2:reset , MflipflopR_32:MflipflopR_31_3:reset , MflipflopR_32:MflipflopR_31_4:reset , MflipflopR_32:MflipflopR_31_5:reset , MflipflopR_32:MflipflopR_31_6:reset , MflipflopR_32:MflipflopR_31_7:reset , MflipflopR_32:MflipflopR_31_8:reset , MflipflopR_32:MflipflopR_31_9:reset , MflipflopR_32:MflipflopR_31_10:reset , MflipflopR_32:MflipflopR_31_11:reset , MflipflopR_32:MflipflopR_31_12:reset , MflipflopR_32:MflipflopR_31_13:reset , MflipflopR_32:MflipflopR_31_14:reset , MflipflopR_32:MflipflopR_31_15:reset , MflipflopR_32:MflipflopR_31_16:reset , MflipflopR_32:MflipflopR_31_17:reset , MflipflopR_32:MflipflopR_31_18:reset , MflipflopR_32:MflipflopR_31_19:reset , MflipflopR_32:MflipflopR_31_20:reset , MflipflopR_32:MflipflopR_31_21:reset , MflipflopR_32:MflipflopR_31_22:reset , MflipflopR_32:MflipflopR_31_23:reset , MflipflopR_32:MflipflopR_31_24:reset , MflipflopR_32:MflipflopR_31_25:reset , MflipflopR_32:MflipflopR_31_26:reset , MflipflopR_32:MflipflopR_31_27:reset , MflipflopR_32:MflipflopR_31_28:reset , MflipflopR_32:MflipflopR_31_29:reset , MflipflopR_32:MflipflopR_31_30:reset , MflipflopR_32:MflipflopR_31_31:reset , MflipflopR_33:MflipflopR_32_0:reset , MflipflopR_33:MflipflopR_32_1:reset , MflipflopR_33:MflipflopR_32_2:reset , MflipflopR_33:MflipflopR_32_3:reset , MflipflopR_33:MflipflopR_32_4:reset , MflipflopR_33:MflipflopR_32_5:reset , MflipflopR_33:MflipflopR_32_6:reset , MflipflopR_33:MflipflopR_32_7:reset , MflipflopR_33:MflipflopR_32_8:reset , MflipflopR_33:MflipflopR_32_9:reset , MflipflopR_33:MflipflopR_32_10:reset , MflipflopR_33:MflipflopR_32_11:reset , MflipflopR_33:MflipflopR_32_12:reset , MflipflopR_33:MflipflopR_32_13:reset , MflipflopR_33:MflipflopR_32_14:reset , MflipflopR_33:MflipflopR_32_15:reset , MflipflopR_33:MflipflopR_32_16:reset , MflipflopR_33:MflipflopR_32_17:reset , MflipflopR_33:MflipflopR_32_18:reset , MflipflopR_33:MflipflopR_32_19:reset , MflipflopR_33:MflipflopR_32_20:reset , MflipflopR_33:MflipflopR_32_21:reset , MflipflopR_33:MflipflopR_32_22:reset , MflipflopR_33:MflipflopR_32_23:reset , MflipflopR_33:MflipflopR_32_24:reset , MflipflopR_33:MflipflopR_32_25:reset , MflipflopR_33:MflipflopR_32_26:reset , MflipflopR_33:MflipflopR_32_27:reset , MflipflopR_33:MflipflopR_32_28:reset , MflipflopR_33:MflipflopR_32_29:reset , MflipflopR_33:MflipflopR_32_30:reset , MflipflopR_33:MflipflopR_32_31:reset , MflipflopR_33:MflipflopR_32_32:reset , MflipflopR_34:MflipflopR_33_0:reset , MflipflopR_34:MflipflopR_33_1:reset , MflipflopR_34:MflipflopR_33_2:reset , MflipflopR_34:MflipflopR_33_3:reset , MflipflopR_34:MflipflopR_33_4:reset , MflipflopR_34:MflipflopR_33_5:reset , MflipflopR_34:MflipflopR_33_6:reset , MflipflopR_34:MflipflopR_33_7:reset , MflipflopR_34:MflipflopR_33_8:reset , MflipflopR_34:MflipflopR_33_9:reset , MflipflopR_34:MflipflopR_33_10:reset , MflipflopR_34:MflipflopR_33_11:reset , MflipflopR_34:MflipflopR_33_12:reset , MflipflopR_34:MflipflopR_33_13:reset , MflipflopR_34:MflipflopR_33_14:reset , MflipflopR_34:MflipflopR_33_15:reset , MflipflopR_34:MflipflopR_33_16:reset , MflipflopR_34:MflipflopR_33_17:reset , MflipflopR_34:MflipflopR_33_18:reset , MflipflopR_34:MflipflopR_33_19:reset , MflipflopR_34:MflipflopR_33_20:reset , MflipflopR_34:MflipflopR_33_21:reset , MflipflopR_34:MflipflopR_33_22:reset , MflipflopR_34:MflipflopR_33_23:reset , MflipflopR_34:MflipflopR_33_24:reset , MflipflopR_34:MflipflopR_33_25:reset , MflipflopR_34:MflipflopR_33_26:reset , MflipflopR_34:MflipflopR_33_27:reset , MflipflopR_34:MflipflopR_33_28:reset , MflipflopR_34:MflipflopR_33_29:reset , MflipflopR_34:MflipflopR_33_30:reset , MflipflopR_34:MflipflopR_33_31:reset , MflipflopR_34:MflipflopR_33_32:reset , MflipflopR_34:MflipflopR_33_33:reset , MflipflopR_35:MflipflopR_34_0:reset , MflipflopR_35:MflipflopR_34_1:reset , MflipflopR_35:MflipflopR_34_2:reset , MflipflopR_35:MflipflopR_34_3:reset , MflipflopR_35:MflipflopR_34_4:reset , MflipflopR_35:MflipflopR_34_5:reset , MflipflopR_35:MflipflopR_34_6:reset , MflipflopR_35:MflipflopR_34_7:reset , MflipflopR_35:MflipflopR_34_8:reset , MflipflopR_35:MflipflopR_34_9:reset , MflipflopR_35:MflipflopR_34_10:reset , MflipflopR_35:MflipflopR_34_11:reset , MflipflopR_35:MflipflopR_34_12:reset , MflipflopR_35:MflipflopR_34_13:reset , MflipflopR_35:MflipflopR_34_14:reset , MflipflopR_35:MflipflopR_34_15:reset , MflipflopR_35:MflipflopR_34_16:reset , MflipflopR_35:MflipflopR_34_17:reset , MflipflopR_35:MflipflopR_34_18:reset , MflipflopR_35:MflipflopR_34_19:reset , MflipflopR_35:MflipflopR_34_20:reset , MflipflopR_35:MflipflopR_34_21:reset , MflipflopR_35:MflipflopR_34_22:reset , MflipflopR_35:MflipflopR_34_23:reset , MflipflopR_35:MflipflopR_34_24:reset , MflipflopR_35:MflipflopR_34_25:reset , MflipflopR_35:MflipflopR_34_26:reset , MflipflopR_35:MflipflopR_34_27:reset , MflipflopR_35:MflipflopR_34_28:reset , MflipflopR_35:MflipflopR_34_29:reset , MflipflopR_35:MflipflopR_34_30:reset , MflipflopR_35:MflipflopR_34_31:reset , MflipflopR_35:MflipflopR_34_32:reset , MflipflopR_35:MflipflopR_34_33:reset , MflipflopR_35:MflipflopR_34_34:reset , MflipflopR_36:MflipflopR_35_0:reset , MflipflopR_36:MflipflopR_35_1:reset , MflipflopR_36:MflipflopR_35_2:reset , MflipflopR_36:MflipflopR_35_3:reset , MflipflopR_36:MflipflopR_35_4:reset , MflipflopR_36:MflipflopR_35_5:reset , MflipflopR_36:MflipflopR_35_6:reset , MflipflopR_36:MflipflopR_35_7:reset , MflipflopR_36:MflipflopR_35_8:reset , MflipflopR_36:MflipflopR_35_9:reset , MflipflopR_36:MflipflopR_35_10:reset , MflipflopR_36:MflipflopR_35_11:reset , MflipflopR_36:MflipflopR_35_12:reset , MflipflopR_36:MflipflopR_35_13:reset , MflipflopR_36:MflipflopR_35_14:reset , MflipflopR_36:MflipflopR_35_15:reset , MflipflopR_36:MflipflopR_35_16:reset , MflipflopR_36:MflipflopR_35_17:reset , MflipflopR_36:MflipflopR_35_18:reset , MflipflopR_36:MflipflopR_35_19:reset , MflipflopR_36:MflipflopR_35_20:reset , MflipflopR_36:MflipflopR_35_21:reset , MflipflopR_36:MflipflopR_35_22:reset , MflipflopR_36:MflipflopR_35_23:reset , MflipflopR_36:MflipflopR_35_24:reset , MflipflopR_36:MflipflopR_35_25:reset , MflipflopR_36:MflipflopR_35_26:reset , MflipflopR_36:MflipflopR_35_27:reset , MflipflopR_36:MflipflopR_35_28:reset , MflipflopR_36:MflipflopR_35_29:reset , MflipflopR_36:MflipflopR_35_30:reset , MflipflopR_36:MflipflopR_35_31:reset , MflipflopR_36:MflipflopR_35_32:reset , MflipflopR_36:MflipflopR_35_33:reset , MflipflopR_36:MflipflopR_35_34:reset , MflipflopR_36:MflipflopR_35_35:reset , MflipflopR_37:MflipflopR_36_0:reset , MflipflopR_37:MflipflopR_36_1:reset , MflipflopR_37:MflipflopR_36_2:reset , MflipflopR_37:MflipflopR_36_3:reset , MflipflopR_37:MflipflopR_36_4:reset , MflipflopR_37:MflipflopR_36_5:reset , MflipflopR_37:MflipflopR_36_6:reset , MflipflopR_37:MflipflopR_36_7:reset , MflipflopR_37:MflipflopR_36_8:reset , MflipflopR_37:MflipflopR_36_9:reset , MflipflopR_37:MflipflopR_36_10:reset , MflipflopR_37:MflipflopR_36_11:reset , MflipflopR_37:MflipflopR_36_12:reset , MflipflopR_37:MflipflopR_36_13:reset , MflipflopR_37:MflipflopR_36_14:reset , MflipflopR_37:MflipflopR_36_15:reset , MflipflopR_37:MflipflopR_36_16:reset , MflipflopR_37:MflipflopR_36_17:reset , MflipflopR_37:MflipflopR_36_18:reset , MflipflopR_37:MflipflopR_36_19:reset , MflipflopR_37:MflipflopR_36_20:reset , MflipflopR_37:MflipflopR_36_21:reset , MflipflopR_37:MflipflopR_36_22:reset , MflipflopR_37:MflipflopR_36_23:reset , MflipflopR_37:MflipflopR_36_24:reset , MflipflopR_37:MflipflopR_36_25:reset , MflipflopR_37:MflipflopR_36_26:reset , MflipflopR_37:MflipflopR_36_27:reset , MflipflopR_37:MflipflopR_36_28:reset , MflipflopR_37:MflipflopR_36_29:reset , MflipflopR_37:MflipflopR_36_30:reset , MflipflopR_37:MflipflopR_36_31:reset , MflipflopR_37:MflipflopR_36_32:reset , MflipflopR_37:MflipflopR_36_33:reset , MflipflopR_37:MflipflopR_36_34:reset , MflipflopR_37:MflipflopR_36_35:reset , MflipflopR_37:MflipflopR_36_36:reset , MflipflopR_38:MflipflopR_37_0:reset , MflipflopR_38:MflipflopR_37_1:reset , MflipflopR_38:MflipflopR_37_2:reset , MflipflopR_38:MflipflopR_37_3:reset , MflipflopR_38:MflipflopR_37_4:reset , MflipflopR_38:MflipflopR_37_5:reset , MflipflopR_38:MflipflopR_37_6:reset , MflipflopR_38:MflipflopR_37_7:reset , MflipflopR_38:MflipflopR_37_8:reset , MflipflopR_38:MflipflopR_37_9:reset , MflipflopR_38:MflipflopR_37_10:reset , MflipflopR_38:MflipflopR_37_11:reset , MflipflopR_38:MflipflopR_37_12:reset , MflipflopR_38:MflipflopR_37_13:reset , MflipflopR_38:MflipflopR_37_14:reset , MflipflopR_38:MflipflopR_37_15:reset , MflipflopR_38:MflipflopR_37_16:reset , MflipflopR_38:MflipflopR_37_17:reset , MflipflopR_38:MflipflopR_37_18:reset , MflipflopR_38:MflipflopR_37_19:reset , MflipflopR_38:MflipflopR_37_20:reset , MflipflopR_38:MflipflopR_37_21:reset , MflipflopR_38:MflipflopR_37_22:reset , MflipflopR_38:MflipflopR_37_23:reset , MflipflopR_38:MflipflopR_37_24:reset , MflipflopR_38:MflipflopR_37_25:reset , MflipflopR_38:MflipflopR_37_26:reset , MflipflopR_38:MflipflopR_37_27:reset , MflipflopR_38:MflipflopR_37_28:reset , MflipflopR_38:MflipflopR_37_29:reset , MflipflopR_38:MflipflopR_37_30:reset , MflipflopR_38:MflipflopR_37_31:reset , MflipflopR_38:MflipflopR_37_32:reset , MflipflopR_38:MflipflopR_37_33:reset , MflipflopR_38:MflipflopR_37_34:reset , MflipflopR_38:MflipflopR_37_35:reset , MflipflopR_38:MflipflopR_37_36:reset , MflipflopR_38:MflipflopR_37_37:reset , MflipflopR_39:MflipflopR_38_0:reset , MflipflopR_39:MflipflopR_38_1:reset , MflipflopR_39:MflipflopR_38_2:reset , MflipflopR_39:MflipflopR_38_3:reset , MflipflopR_39:MflipflopR_38_4:reset , MflipflopR_39:MflipflopR_38_5:reset , MflipflopR_39:MflipflopR_38_6:reset , MflipflopR_39:MflipflopR_38_7:reset , MflipflopR_39:MflipflopR_38_8:reset , MflipflopR_39:MflipflopR_38_9:reset , MflipflopR_39:MflipflopR_38_10:reset , MflipflopR_39:MflipflopR_38_11:reset , MflipflopR_39:MflipflopR_38_12:reset , MflipflopR_39:MflipflopR_38_13:reset , MflipflopR_39:MflipflopR_38_14:reset , MflipflopR_39:MflipflopR_38_15:reset , MflipflopR_39:MflipflopR_38_16:reset , MflipflopR_39:MflipflopR_38_17:reset , MflipflopR_39:MflipflopR_38_18:reset , MflipflopR_39:MflipflopR_38_19:reset , MflipflopR_39:MflipflopR_38_20:reset , MflipflopR_39:MflipflopR_38_21:reset , MflipflopR_39:MflipflopR_38_22:reset , MflipflopR_39:MflipflopR_38_23:reset , MflipflopR_39:MflipflopR_38_24:reset , MflipflopR_39:MflipflopR_38_25:reset , MflipflopR_39:MflipflopR_38_26:reset , MflipflopR_39:MflipflopR_38_27:reset , MflipflopR_39:MflipflopR_38_28:reset , MflipflopR_39:MflipflopR_38_29:reset , MflipflopR_39:MflipflopR_38_30:reset , MflipflopR_39:MflipflopR_38_31:reset , MflipflopR_39:MflipflopR_38_32:reset , MflipflopR_39:MflipflopR_38_33:reset , MflipflopR_39:MflipflopR_38_34:reset , MflipflopR_39:MflipflopR_38_35:reset , MflipflopR_39:MflipflopR_38_36:reset , MflipflopR_39:MflipflopR_38_37:reset , MflipflopR_39:MflipflopR_38_38:reset , MflipflopR_40:MflipflopR_39_0:reset , MflipflopR_40:MflipflopR_39_1:reset , MflipflopR_40:MflipflopR_39_2:reset , MflipflopR_40:MflipflopR_39_3:reset , MflipflopR_40:MflipflopR_39_4:reset , MflipflopR_40:MflipflopR_39_5:reset , MflipflopR_40:MflipflopR_39_6:reset , MflipflopR_40:MflipflopR_39_7:reset , MflipflopR_40:MflipflopR_39_8:reset , MflipflopR_40:MflipflopR_39_9:reset , MflipflopR_40:MflipflopR_39_10:reset , MflipflopR_40:MflipflopR_39_11:reset , MflipflopR_40:MflipflopR_39_12:reset , MflipflopR_40:MflipflopR_39_13:reset , MflipflopR_40:MflipflopR_39_14:reset , MflipflopR_40:MflipflopR_39_15:reset , MflipflopR_40:MflipflopR_39_16:reset , MflipflopR_40:MflipflopR_39_17:reset , MflipflopR_40:MflipflopR_39_18:reset , MflipflopR_40:MflipflopR_39_19:reset , MflipflopR_40:MflipflopR_39_20:reset , MflipflopR_40:MflipflopR_39_21:reset , MflipflopR_40:MflipflopR_39_22:reset , MflipflopR_40:MflipflopR_39_23:reset , MflipflopR_40:MflipflopR_39_24:reset , MflipflopR_40:MflipflopR_39_25:reset , MflipflopR_40:MflipflopR_39_26:reset , MflipflopR_40:MflipflopR_39_27:reset , MflipflopR_40:MflipflopR_39_28:reset , MflipflopR_40:MflipflopR_39_29:reset , MflipflopR_40:MflipflopR_39_30:reset , MflipflopR_40:MflipflopR_39_31:reset , MflipflopR_40:MflipflopR_39_32:reset , MflipflopR_40:MflipflopR_39_33:reset , MflipflopR_40:MflipflopR_39_34:reset , MflipflopR_40:MflipflopR_39_35:reset , MflipflopR_40:MflipflopR_39_36:reset , MflipflopR_40:MflipflopR_39_37:reset , MflipflopR_40:MflipflopR_39_38:reset , MflipflopR_40:MflipflopR_39_39:reset , MflipflopR_41:MflipflopR_40_0:reset , MflipflopR_41:MflipflopR_40_1:reset , MflipflopR_41:MflipflopR_40_2:reset , MflipflopR_41:MflipflopR_40_3:reset , MflipflopR_41:MflipflopR_40_4:reset , MflipflopR_41:MflipflopR_40_5:reset , MflipflopR_41:MflipflopR_40_6:reset , MflipflopR_41:MflipflopR_40_7:reset , MflipflopR_41:MflipflopR_40_8:reset , MflipflopR_41:MflipflopR_40_9:reset , MflipflopR_41:MflipflopR_40_10:reset , MflipflopR_41:MflipflopR_40_11:reset , MflipflopR_41:MflipflopR_40_12:reset , MflipflopR_41:MflipflopR_40_13:reset , MflipflopR_41:MflipflopR_40_14:reset , MflipflopR_41:MflipflopR_40_15:reset , MflipflopR_41:MflipflopR_40_16:reset , MflipflopR_41:MflipflopR_40_17:reset , MflipflopR_41:MflipflopR_40_18:reset , MflipflopR_41:MflipflopR_40_19:reset , MflipflopR_41:MflipflopR_40_20:reset , MflipflopR_41:MflipflopR_40_21:reset , MflipflopR_41:MflipflopR_40_22:reset , MflipflopR_41:MflipflopR_40_23:reset , MflipflopR_41:MflipflopR_40_24:reset , MflipflopR_41:MflipflopR_40_25:reset , MflipflopR_41:MflipflopR_40_26:reset , MflipflopR_41:MflipflopR_40_27:reset , MflipflopR_41:MflipflopR_40_28:reset , MflipflopR_41:MflipflopR_40_29:reset , MflipflopR_41:MflipflopR_40_30:reset , MflipflopR_41:MflipflopR_40_31:reset , MflipflopR_41:MflipflopR_40_32:reset , MflipflopR_41:MflipflopR_40_33:reset , MflipflopR_41:MflipflopR_40_34:reset , MflipflopR_41:MflipflopR_40_35:reset , MflipflopR_41:MflipflopR_40_36:reset , MflipflopR_41:MflipflopR_40_37:reset , MflipflopR_41:MflipflopR_40_38:reset , MflipflopR_41:MflipflopR_40_39:reset , MflipflopR_41:MflipflopR_40_40:reset , MflipflopR_42:MflipflopR_41_0:reset , MflipflopR_42:MflipflopR_41_1:reset , MflipflopR_42:MflipflopR_41_2:reset , MflipflopR_42:MflipflopR_41_3:reset , MflipflopR_42:MflipflopR_41_4:reset , MflipflopR_42:MflipflopR_41_5:reset , MflipflopR_42:MflipflopR_41_6:reset , MflipflopR_42:MflipflopR_41_7:reset , MflipflopR_42:MflipflopR_41_8:reset , MflipflopR_42:MflipflopR_41_9:reset , MflipflopR_42:MflipflopR_41_10:reset , MflipflopR_42:MflipflopR_41_11:reset , MflipflopR_42:MflipflopR_41_12:reset , MflipflopR_42:MflipflopR_41_13:reset , MflipflopR_42:MflipflopR_41_14:reset , MflipflopR_42:MflipflopR_41_15:reset , MflipflopR_42:MflipflopR_41_16:reset , MflipflopR_42:MflipflopR_41_17:reset , MflipflopR_42:MflipflopR_41_18:reset , MflipflopR_42:MflipflopR_41_19:reset , MflipflopR_42:MflipflopR_41_20:reset , MflipflopR_42:MflipflopR_41_21:reset , MflipflopR_42:MflipflopR_41_22:reset , MflipflopR_42:MflipflopR_41_23:reset , MflipflopR_42:MflipflopR_41_24:reset , MflipflopR_42:MflipflopR_41_25:reset , MflipflopR_42:MflipflopR_41_26:reset , MflipflopR_42:MflipflopR_41_27:reset , MflipflopR_42:MflipflopR_41_28:reset , MflipflopR_42:MflipflopR_41_29:reset , MflipflopR_42:MflipflopR_41_30:reset , MflipflopR_42:MflipflopR_41_31:reset , MflipflopR_42:MflipflopR_41_32:reset , MflipflopR_42:MflipflopR_41_33:reset , MflipflopR_42:MflipflopR_41_34:reset , MflipflopR_42:MflipflopR_41_35:reset , MflipflopR_42:MflipflopR_41_36:reset , MflipflopR_42:MflipflopR_41_37:reset , MflipflopR_42:MflipflopR_41_38:reset , MflipflopR_42:MflipflopR_41_39:reset , MflipflopR_42:MflipflopR_41_40:reset , MflipflopR_42:MflipflopR_41_41:reset , MflipflopR_43:MflipflopR_42_0:reset , MflipflopR_43:MflipflopR_42_1:reset , MflipflopR_43:MflipflopR_42_2:reset , MflipflopR_43:MflipflopR_42_3:reset , MflipflopR_43:MflipflopR_42_4:reset , MflipflopR_43:MflipflopR_42_5:reset , MflipflopR_43:MflipflopR_42_6:reset , MflipflopR_43:MflipflopR_42_7:reset , MflipflopR_43:MflipflopR_42_8:reset , MflipflopR_43:MflipflopR_42_9:reset , MflipflopR_43:MflipflopR_42_10:reset , MflipflopR_43:MflipflopR_42_11:reset , MflipflopR_43:MflipflopR_42_12:reset , MflipflopR_43:MflipflopR_42_13:reset , MflipflopR_43:MflipflopR_42_14:reset , MflipflopR_43:MflipflopR_42_15:reset , MflipflopR_43:MflipflopR_42_16:reset , MflipflopR_43:MflipflopR_42_17:reset , MflipflopR_43:MflipflopR_42_18:reset , MflipflopR_43:MflipflopR_42_19:reset , MflipflopR_43:MflipflopR_42_20:reset , MflipflopR_43:MflipflopR_42_21:reset , MflipflopR_43:MflipflopR_42_22:reset , MflipflopR_43:MflipflopR_42_23:reset , MflipflopR_43:MflipflopR_42_24:reset , MflipflopR_43:MflipflopR_42_25:reset , MflipflopR_43:MflipflopR_42_26:reset , MflipflopR_43:MflipflopR_42_27:reset , MflipflopR_43:MflipflopR_42_28:reset , MflipflopR_43:MflipflopR_42_29:reset , MflipflopR_43:MflipflopR_42_30:reset , MflipflopR_43:MflipflopR_42_31:reset , MflipflopR_43:MflipflopR_42_32:reset , MflipflopR_43:MflipflopR_42_33:reset , MflipflopR_43:MflipflopR_42_34:reset , MflipflopR_43:MflipflopR_42_35:reset , MflipflopR_43:MflipflopR_42_36:reset , MflipflopR_43:MflipflopR_42_37:reset , MflipflopR_43:MflipflopR_42_38:reset , MflipflopR_43:MflipflopR_42_39:reset , MflipflopR_43:MflipflopR_42_40:reset , MflipflopR_43:MflipflopR_42_41:reset , MflipflopR_43:MflipflopR_42_42:reset , MflipflopR_44:MflipflopR_43_0:reset , MflipflopR_44:MflipflopR_43_1:reset , MflipflopR_44:MflipflopR_43_2:reset , MflipflopR_44:MflipflopR_43_3:reset , MflipflopR_44:MflipflopR_43_4:reset , MflipflopR_44:MflipflopR_43_5:reset , MflipflopR_44:MflipflopR_43_6:reset , MflipflopR_44:MflipflopR_43_7:reset , MflipflopR_44:MflipflopR_43_8:reset , MflipflopR_44:MflipflopR_43_9:reset , MflipflopR_44:MflipflopR_43_10:reset , MflipflopR_44:MflipflopR_43_11:reset , MflipflopR_44:MflipflopR_43_12:reset , MflipflopR_44:MflipflopR_43_13:reset , MflipflopR_44:MflipflopR_43_14:reset , MflipflopR_44:MflipflopR_43_15:reset , MflipflopR_44:MflipflopR_43_16:reset , MflipflopR_44:MflipflopR_43_17:reset , MflipflopR_44:MflipflopR_43_18:reset , MflipflopR_44:MflipflopR_43_19:reset , MflipflopR_44:MflipflopR_43_20:reset , MflipflopR_44:MflipflopR_43_21:reset , MflipflopR_44:MflipflopR_43_22:reset , MflipflopR_44:MflipflopR_43_23:reset , MflipflopR_44:MflipflopR_43_24:reset , MflipflopR_44:MflipflopR_43_25:reset , MflipflopR_44:MflipflopR_43_26:reset , MflipflopR_44:MflipflopR_43_27:reset , MflipflopR_44:MflipflopR_43_28:reset , MflipflopR_44:MflipflopR_43_29:reset , MflipflopR_44:MflipflopR_43_30:reset , MflipflopR_44:MflipflopR_43_31:reset , MflipflopR_44:MflipflopR_43_32:reset , MflipflopR_44:MflipflopR_43_33:reset , MflipflopR_44:MflipflopR_43_34:reset , MflipflopR_44:MflipflopR_43_35:reset , MflipflopR_44:MflipflopR_43_36:reset , MflipflopR_44:MflipflopR_43_37:reset , MflipflopR_44:MflipflopR_43_38:reset , MflipflopR_44:MflipflopR_43_39:reset , MflipflopR_44:MflipflopR_43_40:reset , MflipflopR_44:MflipflopR_43_41:reset , MflipflopR_44:MflipflopR_43_42:reset , MflipflopR_44:MflipflopR_43_43:reset , MflipflopR_45:MflipflopR_44_0:reset , MflipflopR_45:MflipflopR_44_1:reset , MflipflopR_45:MflipflopR_44_2:reset , MflipflopR_45:MflipflopR_44_3:reset , MflipflopR_45:MflipflopR_44_4:reset , MflipflopR_45:MflipflopR_44_5:reset , MflipflopR_45:MflipflopR_44_6:reset , MflipflopR_45:MflipflopR_44_7:reset , MflipflopR_45:MflipflopR_44_8:reset , MflipflopR_45:MflipflopR_44_9:reset , MflipflopR_45:MflipflopR_44_10:reset , MflipflopR_45:MflipflopR_44_11:reset , MflipflopR_45:MflipflopR_44_12:reset , MflipflopR_45:MflipflopR_44_13:reset , MflipflopR_45:MflipflopR_44_14:reset , MflipflopR_45:MflipflopR_44_15:reset , MflipflopR_45:MflipflopR_44_16:reset , MflipflopR_45:MflipflopR_44_17:reset , MflipflopR_45:MflipflopR_44_18:reset , MflipflopR_45:MflipflopR_44_19:reset , MflipflopR_45:MflipflopR_44_20:reset , MflipflopR_45:MflipflopR_44_21:reset , MflipflopR_45:MflipflopR_44_22:reset , MflipflopR_45:MflipflopR_44_23:reset , MflipflopR_45:MflipflopR_44_24:reset , MflipflopR_45:MflipflopR_44_25:reset , MflipflopR_45:MflipflopR_44_26:reset , MflipflopR_45:MflipflopR_44_27:reset , MflipflopR_45:MflipflopR_44_28:reset , MflipflopR_45:MflipflopR_44_29:reset , MflipflopR_45:MflipflopR_44_30:reset , MflipflopR_45:MflipflopR_44_31:reset , MflipflopR_45:MflipflopR_44_32:reset , MflipflopR_45:MflipflopR_44_33:reset , MflipflopR_45:MflipflopR_44_34:reset , MflipflopR_45:MflipflopR_44_35:reset , MflipflopR_45:MflipflopR_44_36:reset , MflipflopR_45:MflipflopR_44_37:reset , MflipflopR_45:MflipflopR_44_38:reset , MflipflopR_45:MflipflopR_44_39:reset , MflipflopR_45:MflipflopR_44_40:reset , MflipflopR_45:MflipflopR_44_41:reset , MflipflopR_45:MflipflopR_44_42:reset , MflipflopR_45:MflipflopR_44_43:reset , MflipflopR_45:MflipflopR_44_44:reset , MflipflopR_46:MflipflopR_45_0:reset , MflipflopR_46:MflipflopR_45_1:reset , MflipflopR_46:MflipflopR_45_2:reset , MflipflopR_46:MflipflopR_45_3:reset , MflipflopR_46:MflipflopR_45_4:reset , MflipflopR_46:MflipflopR_45_5:reset , MflipflopR_46:MflipflopR_45_6:reset , MflipflopR_46:MflipflopR_45_7:reset , MflipflopR_46:MflipflopR_45_8:reset , MflipflopR_46:MflipflopR_45_9:reset , MflipflopR_46:MflipflopR_45_10:reset , MflipflopR_46:MflipflopR_45_11:reset , MflipflopR_46:MflipflopR_45_12:reset , MflipflopR_46:MflipflopR_45_13:reset , MflipflopR_46:MflipflopR_45_14:reset , MflipflopR_46:MflipflopR_45_15:reset , MflipflopR_46:MflipflopR_45_16:reset , MflipflopR_46:MflipflopR_45_17:reset , MflipflopR_46:MflipflopR_45_18:reset , MflipflopR_46:MflipflopR_45_19:reset , MflipflopR_46:MflipflopR_45_20:reset , MflipflopR_46:MflipflopR_45_21:reset , MflipflopR_46:MflipflopR_45_22:reset , MflipflopR_46:MflipflopR_45_23:reset , MflipflopR_46:MflipflopR_45_24:reset , MflipflopR_46:MflipflopR_45_25:reset , MflipflopR_46:MflipflopR_45_26:reset , MflipflopR_46:MflipflopR_45_27:reset , MflipflopR_46:MflipflopR_45_28:reset , MflipflopR_46:MflipflopR_45_29:reset , MflipflopR_46:MflipflopR_45_30:reset , MflipflopR_46:MflipflopR_45_31:reset , MflipflopR_46:MflipflopR_45_32:reset , MflipflopR_46:MflipflopR_45_33:reset , MflipflopR_46:MflipflopR_45_34:reset , MflipflopR_46:MflipflopR_45_35:reset , MflipflopR_46:MflipflopR_45_36:reset , MflipflopR_46:MflipflopR_45_37:reset , MflipflopR_46:MflipflopR_45_38:reset , MflipflopR_46:MflipflopR_45_39:reset , MflipflopR_46:MflipflopR_45_40:reset , MflipflopR_46:MflipflopR_45_41:reset , MflipflopR_46:MflipflopR_45_42:reset , MflipflopR_46:MflipflopR_45_43:reset , MflipflopR_46:MflipflopR_45_44:reset , MflipflopR_46:MflipflopR_45_45:reset , MflipflopR_47:MflipflopR_46_0:reset , MflipflopR_47:MflipflopR_46_1:reset , MflipflopR_47:MflipflopR_46_2:reset , MflipflopR_47:MflipflopR_46_3:reset , MflipflopR_47:MflipflopR_46_4:reset , MflipflopR_47:MflipflopR_46_5:reset , MflipflopR_47:MflipflopR_46_6:reset , MflipflopR_47:MflipflopR_46_7:reset , MflipflopR_47:MflipflopR_46_8:reset , MflipflopR_47:MflipflopR_46_9:reset , MflipflopR_47:MflipflopR_46_10:reset , MflipflopR_47:MflipflopR_46_11:reset , MflipflopR_47:MflipflopR_46_12:reset , MflipflopR_47:MflipflopR_46_13:reset , MflipflopR_47:MflipflopR_46_14:reset , MflipflopR_47:MflipflopR_46_15:reset , MflipflopR_47:MflipflopR_46_16:reset , MflipflopR_47:MflipflopR_46_17:reset , MflipflopR_47:MflipflopR_46_18:reset , MflipflopR_47:MflipflopR_46_19:reset , MflipflopR_47:MflipflopR_46_20:reset , MflipflopR_47:MflipflopR_46_21:reset , MflipflopR_47:MflipflopR_46_22:reset , MflipflopR_47:MflipflopR_46_23:reset , MflipflopR_47:MflipflopR_46_24:reset , MflipflopR_47:MflipflopR_46_25:reset , MflipflopR_47:MflipflopR_46_26:reset , MflipflopR_47:MflipflopR_46_27:reset , MflipflopR_47:MflipflopR_46_28:reset , MflipflopR_47:MflipflopR_46_29:reset , MflipflopR_47:MflipflopR_46_30:reset , MflipflopR_47:MflipflopR_46_31:reset , MflipflopR_47:MflipflopR_46_32:reset , MflipflopR_47:MflipflopR_46_33:reset , MflipflopR_47:MflipflopR_46_34:reset , MflipflopR_47:MflipflopR_46_35:reset , MflipflopR_47:MflipflopR_46_36:reset , MflipflopR_47:MflipflopR_46_37:reset , MflipflopR_47:MflipflopR_46_38:reset , MflipflopR_47:MflipflopR_46_39:reset , MflipflopR_47:MflipflopR_46_40:reset , MflipflopR_47:MflipflopR_46_41:reset , MflipflopR_47:MflipflopR_46_42:reset , MflipflopR_47:MflipflopR_46_43:reset , MflipflopR_47:MflipflopR_46_44:reset , MflipflopR_47:MflipflopR_46_45:reset , MflipflopR_47:MflipflopR_46_46:reset , MflipflopR_48:MflipflopR_47_0:reset , MflipflopR_48:MflipflopR_47_1:reset , MflipflopR_48:MflipflopR_47_2:reset , MflipflopR_48:MflipflopR_47_3:reset , MflipflopR_48:MflipflopR_47_4:reset , MflipflopR_48:MflipflopR_47_5:reset , MflipflopR_48:MflipflopR_47_6:reset , MflipflopR_48:MflipflopR_47_7:reset , MflipflopR_48:MflipflopR_47_8:reset , MflipflopR_48:MflipflopR_47_9:reset , MflipflopR_48:MflipflopR_47_10:reset , MflipflopR_48:MflipflopR_47_11:reset , MflipflopR_48:MflipflopR_47_12:reset , MflipflopR_48:MflipflopR_47_13:reset , MflipflopR_48:MflipflopR_47_14:reset , MflipflopR_48:MflipflopR_47_15:reset , MflipflopR_48:MflipflopR_47_16:reset , MflipflopR_48:MflipflopR_47_17:reset , MflipflopR_48:MflipflopR_47_18:reset , MflipflopR_48:MflipflopR_47_19:reset , MflipflopR_48:MflipflopR_47_20:reset , MflipflopR_48:MflipflopR_47_21:reset , MflipflopR_48:MflipflopR_47_22:reset , MflipflopR_48:MflipflopR_47_23:reset , MflipflopR_48:MflipflopR_47_24:reset , MflipflopR_48:MflipflopR_47_25:reset , MflipflopR_48:MflipflopR_47_26:reset , MflipflopR_48:MflipflopR_47_27:reset , MflipflopR_48:MflipflopR_47_28:reset , MflipflopR_48:MflipflopR_47_29:reset , MflipflopR_48:MflipflopR_47_30:reset , MflipflopR_48:MflipflopR_47_31:reset , MflipflopR_48:MflipflopR_47_32:reset , MflipflopR_48:MflipflopR_47_33:reset , MflipflopR_48:MflipflopR_47_34:reset , MflipflopR_48:MflipflopR_47_35:reset , MflipflopR_48:MflipflopR_47_36:reset , MflipflopR_48:MflipflopR_47_37:reset , MflipflopR_48:MflipflopR_47_38:reset , MflipflopR_48:MflipflopR_47_39:reset , MflipflopR_48:MflipflopR_47_40:reset , MflipflopR_48:MflipflopR_47_41:reset , MflipflopR_48:MflipflopR_47_42:reset , MflipflopR_48:MflipflopR_47_43:reset , MflipflopR_48:MflipflopR_47_44:reset , MflipflopR_48:MflipflopR_47_45:reset , MflipflopR_48:MflipflopR_47_46:reset , MflipflopR_48:MflipflopR_47_47:reset , MflipflopR_49:MflipflopR_48_0:reset , MflipflopR_49:MflipflopR_48_1:reset , MflipflopR_49:MflipflopR_48_2:reset , MflipflopR_49:MflipflopR_48_3:reset , MflipflopR_49:MflipflopR_48_4:reset , MflipflopR_49:MflipflopR_48_5:reset , MflipflopR_49:MflipflopR_48_6:reset , MflipflopR_49:MflipflopR_48_7:reset , MflipflopR_49:MflipflopR_48_8:reset , MflipflopR_49:MflipflopR_48_9:reset , MflipflopR_49:MflipflopR_48_10:reset , MflipflopR_49:MflipflopR_48_11:reset , MflipflopR_49:MflipflopR_48_12:reset , MflipflopR_49:MflipflopR_48_13:reset , MflipflopR_49:MflipflopR_48_14:reset , MflipflopR_49:MflipflopR_48_15:reset , MflipflopR_49:MflipflopR_48_16:reset , MflipflopR_49:MflipflopR_48_17:reset , MflipflopR_49:MflipflopR_48_18:reset , MflipflopR_49:MflipflopR_48_19:reset , MflipflopR_49:MflipflopR_48_20:reset , MflipflopR_49:MflipflopR_48_21:reset , MflipflopR_49:MflipflopR_48_22:reset , MflipflopR_49:MflipflopR_48_23:reset , MflipflopR_49:MflipflopR_48_24:reset , MflipflopR_49:MflipflopR_48_25:reset , MflipflopR_49:MflipflopR_48_26:reset , MflipflopR_49:MflipflopR_48_27:reset , MflipflopR_49:MflipflopR_48_28:reset , MflipflopR_49:MflipflopR_48_29:reset , MflipflopR_49:MflipflopR_48_30:reset , MflipflopR_49:MflipflopR_48_31:reset , MflipflopR_49:MflipflopR_48_32:reset , MflipflopR_49:MflipflopR_48_33:reset , MflipflopR_49:MflipflopR_48_34:reset , MflipflopR_49:MflipflopR_48_35:reset , MflipflopR_49:MflipflopR_48_36:reset , MflipflopR_49:MflipflopR_48_37:reset , MflipflopR_49:MflipflopR_48_38:reset , MflipflopR_49:MflipflopR_48_39:reset , MflipflopR_49:MflipflopR_48_40:reset , MflipflopR_49:MflipflopR_48_41:reset , MflipflopR_49:MflipflopR_48_42:reset , MflipflopR_49:MflipflopR_48_43:reset , MflipflopR_49:MflipflopR_48_44:reset , MflipflopR_49:MflipflopR_48_45:reset , MflipflopR_49:MflipflopR_48_46:reset , MflipflopR_49:MflipflopR_48_47:reset , MflipflopR_49:MflipflopR_48_48:reset , MflipflopR_50:MflipflopR_49_0:reset , MflipflopR_50:MflipflopR_49_1:reset , MflipflopR_50:MflipflopR_49_2:reset , MflipflopR_50:MflipflopR_49_3:reset , MflipflopR_50:MflipflopR_49_4:reset , MflipflopR_50:MflipflopR_49_5:reset , MflipflopR_50:MflipflopR_49_6:reset , MflipflopR_50:MflipflopR_49_7:reset , MflipflopR_50:MflipflopR_49_8:reset , MflipflopR_50:MflipflopR_49_9:reset , MflipflopR_50:MflipflopR_49_10:reset , MflipflopR_50:MflipflopR_49_11:reset , MflipflopR_50:MflipflopR_49_12:reset , MflipflopR_50:MflipflopR_49_13:reset , MflipflopR_50:MflipflopR_49_14:reset , MflipflopR_50:MflipflopR_49_15:reset , MflipflopR_50:MflipflopR_49_16:reset , MflipflopR_50:MflipflopR_49_17:reset , MflipflopR_50:MflipflopR_49_18:reset , MflipflopR_50:MflipflopR_49_19:reset , MflipflopR_50:MflipflopR_49_20:reset , MflipflopR_50:MflipflopR_49_21:reset , MflipflopR_50:MflipflopR_49_22:reset , MflipflopR_50:MflipflopR_49_23:reset , MflipflopR_50:MflipflopR_49_24:reset , MflipflopR_50:MflipflopR_49_25:reset , MflipflopR_50:MflipflopR_49_26:reset , MflipflopR_50:MflipflopR_49_27:reset , MflipflopR_50:MflipflopR_49_28:reset , MflipflopR_50:MflipflopR_49_29:reset , MflipflopR_50:MflipflopR_49_30:reset , MflipflopR_50:MflipflopR_49_31:reset , MflipflopR_50:MflipflopR_49_32:reset , MflipflopR_50:MflipflopR_49_33:reset , MflipflopR_50:MflipflopR_49_34:reset , MflipflopR_50:MflipflopR_49_35:reset , MflipflopR_50:MflipflopR_49_36:reset , MflipflopR_50:MflipflopR_49_37:reset , MflipflopR_50:MflipflopR_49_38:reset , MflipflopR_50:MflipflopR_49_39:reset , MflipflopR_50:MflipflopR_49_40:reset , MflipflopR_50:MflipflopR_49_41:reset , MflipflopR_50:MflipflopR_49_42:reset , MflipflopR_50:MflipflopR_49_43:reset , MflipflopR_50:MflipflopR_49_44:reset , MflipflopR_50:MflipflopR_49_45:reset , MflipflopR_50:MflipflopR_49_46:reset , MflipflopR_50:MflipflopR_49_47:reset , MflipflopR_50:MflipflopR_49_48:reset , MflipflopR_50:MflipflopR_49_49:reset , rl_ic_cntl:sitw_ff:ss_reset , rl_ic_cntl:sicw_ff:ss_reset , rl_ic_cntl:fcw_ff:ss_reset , rl_ic_cntl:supv_ff:ss_reset , rl_dc_cntl:normal_asi_w_ff:ss_reset , rl_dc_cntl:nomiss_ff:ss_reset , rl_dc_cntl:ld_op_w_ff:ss_reset , rl_dc_cntl:ld_op_e_for_hold_ff:ss_reset , rl_dc_cntl:st_op_w_ff:ss_reset , rl_dc_cntl:st_op_e_for_hold_ff:ss_reset , rl_dc_cntl:atomic_op_r_ff:ss_reset , rl_dc_cntl:dflush_w_ff:ss_reset , rl_dc_cntl:atomic_ff:ss_reset , rl_dc_cntl:lddi_ff:ss_reset , rl_dc_cntl:hlddi_ff:ss_reset , rl_dc_cntl:sldf_ff:ss_reset , rl_dc_cntl:dva2_ff:ss_reset , rl_dc_cntl:stdi_ff:ss_reset , rl_dc_cntl:cached_w_ff:ss_reset , rl_dc_cntl:nonheld_once_ff:ss_reset , rl_dc_cntl:parity_error_in_fill_srh:ss_reset , rl_dc_cntl:atomic_miss_ff:ss_reset , rl_dc_cntl:perr_in_atomic_ff:ss_reset , rl_dc_cntl:dt_index1_w_ff:ss_reset , rl_dc_cntl:dt_index2_w_ff:ss_reset , rl_dc_cntl:dt_index3_w_ff:ss_reset , rl_dc_cntl:dt_flush_user_ff:ss_reset , rl_dc_cntl:dt_flush_user_cntx_ff:ss_reset , rl_dc_cntl:dc_asi_store_tag_w_ff:ss_reset , rl_mcb_lgc:ffpa25ysun:rst , herbulator:sgnd_ld_ff:ss_reset
reset : MflipflopR_1 : input

Connects down to: MflipflopR:MflipflopR_0_50:reset

Connects up to: rl_tw_sm:lvl_probe_hld_ff_1:ss_reset , rl_marb_sm:sb_ic_op_ff_1:ss_reset , CAM_LINE:cam_line_v_1:reset , rl_mmu_regs:trcr_cntl_1:ss_reset , rl_mmu_regs:io_lock_cntl_1:ss_reset , rl_mmu_regs:virt_ptp2_ff_1:ss_reset , rl_mmu_regs:afx_qlvl_ff_1:ss_reset , rl_mmu_regs:mid_1:ss_reset , rl_mmu_regs:flush_ioall_dcd_ff_1:ss_reset , rl_mmu_regs:flush_iopte_dcd_ff_1:ss_reset , rl_mmu_regs:msm_sreq_reg_1:ss_reset , rl_mmu_regs:msm_wrt_cyc_ff_1:ss_reset , rl_mmu_regs:io_tlb_walk_perr_ff_1:ss_reset , rl_mmu_regs:tlb_walk_perr_ff_1:ss_reset , rl_mmu_regs:dacc_err_ff_1:ss_reset , rl_mmu_regs:dacc_exc_ff_1:ss_reset , rl_mmu_regs:dacc_miss_ff_1:ss_reset , rl_mmu_regs:pca_co_hld_ff_1:ss_reset , rl_mmu_regs:watchpt_ff_1:ss_reset , rl_mmu_regs:par_sbit_ff_1:ss_reset , rl_mmu_regs:ipar_sbit_ff_1:ss_reset , rl_mmu_regs:dpar_sbit_ff_1:ss_reset , rl_mmu_regs:afsr_sbit_in_ff_1:ss_reset , rl_mmu_regs:par_cbit_ff_1:ss_reset , rl_mmu_regs:ipar_cbit_ff_1:ss_reset , rl_mmu_regs:dpar_cbit_ff_1:ss_reset , rl_mmu_regs:mop_c_bit_ff_1:ss_reset , rl_mmu_regs:iacc_wp_ff_1:ss_reset , rl_mmu_regs:dc_miss_sustain_ff_1:ss_reset , rl_mmu_regs:ic_miss_sustain_ff_1:ss_reset , rl_mmu_regs:enbl_scan_bp_ff_1:ss_reset , rl_asi_cntl:asi_dcd3_ff_1:ss_reset , rl_asi_cntl:asi_dcd4_ff_1:ss_reset , rl_asi_cntl:asi_dcd6_ff_1:ss_reset , rl_asi_cntl:probe_ff_1:ss_reset , rl_asi_cntl:probe_entire_ff_1:ss_reset , rl_asi_cntl:probe_lvl0_ff_1:ss_reset , rl_asi_cntl:probe_lvl1_ff_1:ss_reset , rl_asi_cntl:probe_lvl2_ff_1:ss_reset , rl_asi_cntl:probe_lvl3_ff_1:ss_reset , rl_asi_cntl:flush_ff_1:ss_reset , rl_asi_cntl:flush_tlb_pte_ff_1:ss_reset , rl_asi_cntl:flush_tlb_seg_ff_1:ss_reset , rl_asi_cntl:flush_tlb_reg_ff_1:ss_reset , rl_asi_cntl:flush_tlb_ctx_ff_1:ss_reset , rl_asi_cntl:flush_tlb_all_ff_1:ss_reset , rl_asi_cntl:cntrl_spc_err_ff_1:ss_reset , rl_asi_cntl:r_cntrl_spc_err_ff_1:ss_reset , rl_asi_cntl:cs_err_msk_ff_1:ss_reset , rl_asi_cntl:normal_asi_w_ff_1:ss_reset , rl_asi_cntl:bypass_mmu_ff_1:ss_reset , rl_asi_cntl:asidcd9_w_ff_1:ss_reset , rl_asi_cntl:asidcd89_w_ff_1:ss_reset , rl_mmu_lgc:io_space_ff_1:ss_reset , rl_mmu_lgc:cntl_space_ff_1:ss_reset , rl_mmu_lgc:mem_space_ff_1:ss_reset , rl_mmu_lgc:fb_space_ff_1:ss_reset , rl_mmu_lgc:pci_space_ff_1:ss_reset , rl_mmu_lgc:fp_ld_w_ff_1:ss_reset , rl_mmu_lgc:st_op_w_ff_1:ss_reset , rl_mmu_lgc:read_w_ff_1:ss_reset , rl_mmu_lgc:read_w_reg_1:ss_reset , rl_mmu_lgc:ldsto_w_ff_1:ss_reset , rl_mmu_lgc:dabort_ff_1:ss_reset , rl_mmu_lgc:swr_ff_1:ss_reset , rl_mmu_lgc:sxlate_ff_1:ss_reset , rl_mmu_lgc:srd_ff_1:ss_reset , rl_mmu_lgc:sb_data_avail_ff_1:ss_reset , rl_mmu_lgc:dvma_req_ff_1:ss_reset , IOCAM_LINE:cam_line_v_1:reset , rl_par_cntl:dc_mop_w_ff_1:ss_reset , rl_par_cntl:dc_after_io_issue_ff_1:ss_reset , rl_par_cntl:itag_chk_ff_1:ss_reset , rl_par_cntl:dtag_chk_ff_1:ss_reset , dp_mmu:page_0_vld_reg_1:ss_reset , dp_mmu:page_1_vld_reg_1:ss_reset , GRegr:Greg_r_1:reset
reset : MflipflopR_10 : input

Connects down to: MflipflopR:MflipflopR_9_0:reset , MflipflopR:MflipflopR_9_1:reset , MflipflopR:MflipflopR_9_2:reset , MflipflopR:MflipflopR_9_3:reset , MflipflopR:MflipflopR_9_4:reset , MflipflopR:MflipflopR_9_5:reset , MflipflopR:MflipflopR_9_6:reset , MflipflopR:MflipflopR_9_7:reset , MflipflopR:MflipflopR_9_8:reset , MflipflopR:MflipflopR_9_9:reset
reset : MflipflopR_11 : input

Connects down to: MflipflopR:MflipflopR_10_0:reset , MflipflopR:MflipflopR_10_1:reset , MflipflopR:MflipflopR_10_2:reset , MflipflopR:MflipflopR_10_3:reset , MflipflopR:MflipflopR_10_4:reset , MflipflopR:MflipflopR_10_5:reset , MflipflopR:MflipflopR_10_6:reset , MflipflopR:MflipflopR_10_7:reset , MflipflopR:MflipflopR_10_8:reset , MflipflopR:MflipflopR_10_9:reset , MflipflopR:MflipflopR_10_10:reset
reset : MflipflopR_12 : input

Connects down to: MflipflopR:MflipflopR_11_0:reset , MflipflopR:MflipflopR_11_1:reset , MflipflopR:MflipflopR_11_2:reset , MflipflopR:MflipflopR_11_3:reset , MflipflopR:MflipflopR_11_4:reset , MflipflopR:MflipflopR_11_5:reset , MflipflopR:MflipflopR_11_6:reset , MflipflopR:MflipflopR_11_7:reset , MflipflopR:MflipflopR_11_8:reset , MflipflopR:MflipflopR_11_9:reset , MflipflopR:MflipflopR_11_10:reset , MflipflopR:MflipflopR_11_11:reset
reset : MflipflopR_13 : input

Connects down to: MflipflopR:MflipflopR_12_0:reset , MflipflopR:MflipflopR_12_1:reset , MflipflopR:MflipflopR_12_2:reset , MflipflopR:MflipflopR_12_3:reset , MflipflopR:MflipflopR_12_4:reset , MflipflopR:MflipflopR_12_5:reset , MflipflopR:MflipflopR_12_6:reset , MflipflopR:MflipflopR_12_7:reset , MflipflopR:MflipflopR_12_8:reset , MflipflopR:MflipflopR_12_9:reset , MflipflopR:MflipflopR_12_10:reset , MflipflopR:MflipflopR_12_11:reset , MflipflopR:MflipflopR_12_12:reset
reset : MflipflopR_14 : input

Connects down to: MflipflopR:MflipflopR_13_0:reset , MflipflopR:MflipflopR_13_1:reset , MflipflopR:MflipflopR_13_2:reset , MflipflopR:MflipflopR_13_3:reset , MflipflopR:MflipflopR_13_4:reset , MflipflopR:MflipflopR_13_5:reset , MflipflopR:MflipflopR_13_6:reset , MflipflopR:MflipflopR_13_7:reset , MflipflopR:MflipflopR_13_8:reset , MflipflopR:MflipflopR_13_9:reset , MflipflopR:MflipflopR_13_10:reset , MflipflopR:MflipflopR_13_11:reset , MflipflopR:MflipflopR_13_12:reset , MflipflopR:MflipflopR_13_13:reset
reset : MflipflopR_15 : input

Connects down to: MflipflopR:MflipflopR_14_0:reset , MflipflopR:MflipflopR_14_1:reset , MflipflopR:MflipflopR_14_2:reset , MflipflopR:MflipflopR_14_3:reset , MflipflopR:MflipflopR_14_4:reset , MflipflopR:MflipflopR_14_5:reset , MflipflopR:MflipflopR_14_6:reset , MflipflopR:MflipflopR_14_7:reset , MflipflopR:MflipflopR_14_8:reset , MflipflopR:MflipflopR_14_9:reset , MflipflopR:MflipflopR_14_10:reset , MflipflopR:MflipflopR_14_11:reset , MflipflopR:MflipflopR_14_12:reset , MflipflopR:MflipflopR_14_13:reset , MflipflopR:MflipflopR_14_14:reset

Connects up to: rl_mmu_regs:mmu_cr_rega_15:ss_reset
reset : MflipflopR_16 : input

Connects down to: MflipflopR:MflipflopR_15_0:reset , MflipflopR:MflipflopR_15_1:reset , MflipflopR:MflipflopR_15_2:reset , MflipflopR:MflipflopR_15_3:reset , MflipflopR:MflipflopR_15_4:reset , MflipflopR:MflipflopR_15_5:reset , MflipflopR:MflipflopR_15_6:reset , MflipflopR:MflipflopR_15_7:reset , MflipflopR:MflipflopR_15_8:reset , MflipflopR:MflipflopR_15_9:reset , MflipflopR:MflipflopR_15_10:reset , MflipflopR:MflipflopR_15_11:reset , MflipflopR:MflipflopR_15_12:reset , MflipflopR:MflipflopR_15_13:reset , MflipflopR:MflipflopR_15_14:reset , MflipflopR:MflipflopR_15_15:reset

Connects up to: rl_mmu_regs:mmu_brkpt_ff_16:ss_reset , dp_mmu:fb_page_reg_16:ss_reset
reset : MflipflopR_17 : input

Connects down to: MflipflopR:MflipflopR_16_0:reset , MflipflopR:MflipflopR_16_1:reset , MflipflopR:MflipflopR_16_2:reset , MflipflopR:MflipflopR_16_3:reset , MflipflopR:MflipflopR_16_4:reset , MflipflopR:MflipflopR_16_5:reset , MflipflopR:MflipflopR_16_6:reset , MflipflopR:MflipflopR_16_7:reset , MflipflopR:MflipflopR_16_8:reset , MflipflopR:MflipflopR_16_9:reset , MflipflopR:MflipflopR_16_10:reset , MflipflopR:MflipflopR_16_11:reset , MflipflopR:MflipflopR_16_12:reset , MflipflopR:MflipflopR_16_13:reset , MflipflopR:MflipflopR_16_14:reset , MflipflopR:MflipflopR_16_15:reset , MflipflopR:MflipflopR_16_16:reset

Connects up to: dp_mmu:ibar_17:ss_reset
reset : MflipflopR_18 : input

Connects down to: MflipflopR:MflipflopR_17_0:reset , MflipflopR:MflipflopR_17_1:reset , MflipflopR:MflipflopR_17_2:reset , MflipflopR:MflipflopR_17_3:reset , MflipflopR:MflipflopR_17_4:reset , MflipflopR:MflipflopR_17_5:reset , MflipflopR:MflipflopR_17_6:reset , MflipflopR:MflipflopR_17_7:reset , MflipflopR:MflipflopR_17_8:reset , MflipflopR:MflipflopR_17_9:reset , MflipflopR:MflipflopR_17_10:reset , MflipflopR:MflipflopR_17_11:reset , MflipflopR:MflipflopR_17_12:reset , MflipflopR:MflipflopR_17_13:reset , MflipflopR:MflipflopR_17_14:reset , MflipflopR:MflipflopR_17_15:reset , MflipflopR:MflipflopR_17_16:reset , MflipflopR:MflipflopR_17_17:reset

Connects up to: dp_mmu:ctpr_18:ss_reset , dp_mmu:va_field_en_ff_18:ss_reset
reset : MflipflopR_19 : input

Connects down to: MflipflopR:MflipflopR_18_0:reset , MflipflopR:MflipflopR_18_1:reset , MflipflopR:MflipflopR_18_2:reset , MflipflopR:MflipflopR_18_3:reset , MflipflopR:MflipflopR_18_4:reset , MflipflopR:MflipflopR_18_5:reset , MflipflopR:MflipflopR_18_6:reset , MflipflopR:MflipflopR_18_7:reset , MflipflopR:MflipflopR_18_8:reset , MflipflopR:MflipflopR_18_9:reset , MflipflopR:MflipflopR_18_10:reset , MflipflopR:MflipflopR_18_11:reset , MflipflopR:MflipflopR_18_12:reset , MflipflopR:MflipflopR_18_13:reset , MflipflopR:MflipflopR_18_14:reset , MflipflopR:MflipflopR_18_15:reset , MflipflopR:MflipflopR_18_16:reset , MflipflopR:MflipflopR_18_17:reset , MflipflopR:MflipflopR_18_18:reset

Connects up to: rl_mmu_regs:mmu_cr_19:ss_reset , dp_mmu:page_0_reg_19:ss_reset , dp_mmu:page_1_reg_19:ss_reset
reset : MflipflopR_2 : input

Connects down to: MflipflopR:MflipflopR_1_0:reset , MflipflopR:MflipflopR_1_1:reset

Connects up to: rl_tw_sm:tw_err_lvl_ff_2:ss_reset , rl_mmu_regs:par_lvl_ff_2:ss_reset , rl_mmu_regs:ipar_lvl_ff_2:ss_reset , rl_mmu_regs:fs_perr_ff_2:ss_reset , rl_mmu_regs:r_tlb_lvl_ff_2:ss_reset , rl_ic_cntl:lvl_ff:ss_reset , rl_dc_cntl:size_w_ff:ss_reset , rl_mmu_lgc:size_w_ff_2:ss_reset , rl_mmu_lgc:size_sb_reg_2:ss_reset
reset : MflipflopR_20 : input

Connects down to: MflipflopR:MflipflopR_19_0:reset , MflipflopR:MflipflopR_19_1:reset , MflipflopR:MflipflopR_19_2:reset , MflipflopR:MflipflopR_19_3:reset , MflipflopR:MflipflopR_19_4:reset , MflipflopR:MflipflopR_19_5:reset , MflipflopR:MflipflopR_19_6:reset , MflipflopR:MflipflopR_19_7:reset , MflipflopR:MflipflopR_19_8:reset , MflipflopR:MflipflopR_19_9:reset , MflipflopR:MflipflopR_19_10:reset , MflipflopR:MflipflopR_19_11:reset , MflipflopR:MflipflopR_19_12:reset , MflipflopR:MflipflopR_19_13:reset , MflipflopR:MflipflopR_19_14:reset , MflipflopR:MflipflopR_19_15:reset , MflipflopR:MflipflopR_19_16:reset , MflipflopR:MflipflopR_19_17:reset , MflipflopR:MflipflopR_19_18:reset , MflipflopR:MflipflopR_19_19:reset
reset : MflipflopR_21 : input

Connects down to: MflipflopR:MflipflopR_20_0:reset , MflipflopR:MflipflopR_20_1:reset , MflipflopR:MflipflopR_20_2:reset , MflipflopR:MflipflopR_20_3:reset , MflipflopR:MflipflopR_20_4:reset , MflipflopR:MflipflopR_20_5:reset , MflipflopR:MflipflopR_20_6:reset , MflipflopR:MflipflopR_20_7:reset , MflipflopR:MflipflopR_20_8:reset , MflipflopR:MflipflopR_20_9:reset , MflipflopR:MflipflopR_20_10:reset , MflipflopR:MflipflopR_20_11:reset , MflipflopR:MflipflopR_20_12:reset , MflipflopR:MflipflopR_20_13:reset , MflipflopR:MflipflopR_20_14:reset , MflipflopR:MflipflopR_20_15:reset , MflipflopR:MflipflopR_20_16:reset , MflipflopR:MflipflopR_20_17:reset , MflipflopR:MflipflopR_20_18:reset , MflipflopR:MflipflopR_20_19:reset , MflipflopR:MflipflopR_20_20:reset
reset : MflipflopR_22 : input

Connects down to: MflipflopR:MflipflopR_21_0:reset , MflipflopR:MflipflopR_21_1:reset , MflipflopR:MflipflopR_21_2:reset , MflipflopR:MflipflopR_21_3:reset , MflipflopR:MflipflopR_21_4:reset , MflipflopR:MflipflopR_21_5:reset , MflipflopR:MflipflopR_21_6:reset , MflipflopR:MflipflopR_21_7:reset , MflipflopR:MflipflopR_21_8:reset , MflipflopR:MflipflopR_21_9:reset , MflipflopR:MflipflopR_21_10:reset , MflipflopR:MflipflopR_21_11:reset , MflipflopR:MflipflopR_21_12:reset , MflipflopR:MflipflopR_21_13:reset , MflipflopR:MflipflopR_21_14:reset , MflipflopR:MflipflopR_21_15:reset , MflipflopR:MflipflopR_21_16:reset , MflipflopR:MflipflopR_21_17:reset , MflipflopR:MflipflopR_21_18:reset , MflipflopR:MflipflopR_21_19:reset , MflipflopR:MflipflopR_21_20:reset , MflipflopR:MflipflopR_21_21:reset
reset : MflipflopR_23 : input

Connects down to: MflipflopR:MflipflopR_22_0:reset , MflipflopR:MflipflopR_22_1:reset , MflipflopR:MflipflopR_22_2:reset , MflipflopR:MflipflopR_22_3:reset , MflipflopR:MflipflopR_22_4:reset , MflipflopR:MflipflopR_22_5:reset , MflipflopR:MflipflopR_22_6:reset , MflipflopR:MflipflopR_22_7:reset , MflipflopR:MflipflopR_22_8:reset , MflipflopR:MflipflopR_22_9:reset , MflipflopR:MflipflopR_22_10:reset , MflipflopR:MflipflopR_22_11:reset , MflipflopR:MflipflopR_22_12:reset , MflipflopR:MflipflopR_22_13:reset , MflipflopR:MflipflopR_22_14:reset , MflipflopR:MflipflopR_22_15:reset , MflipflopR:MflipflopR_22_16:reset , MflipflopR:MflipflopR_22_17:reset , MflipflopR:MflipflopR_22_18:reset , MflipflopR:MflipflopR_22_19:reset , MflipflopR:MflipflopR_22_20:reset , MflipflopR:MflipflopR_22_21:reset , MflipflopR:MflipflopR_22_22:reset
reset : MflipflopR_24 : input

Connects down to: MflipflopR:MflipflopR_23_0:reset , MflipflopR:MflipflopR_23_1:reset , MflipflopR:MflipflopR_23_2:reset , MflipflopR:MflipflopR_23_3:reset , MflipflopR:MflipflopR_23_4:reset , MflipflopR:MflipflopR_23_5:reset , MflipflopR:MflipflopR_23_6:reset , MflipflopR:MflipflopR_23_7:reset , MflipflopR:MflipflopR_23_8:reset , MflipflopR:MflipflopR_23_9:reset , MflipflopR:MflipflopR_23_10:reset , MflipflopR:MflipflopR_23_11:reset , MflipflopR:MflipflopR_23_12:reset , MflipflopR:MflipflopR_23_13:reset , MflipflopR:MflipflopR_23_14:reset , MflipflopR:MflipflopR_23_15:reset , MflipflopR:MflipflopR_23_16:reset , MflipflopR:MflipflopR_23_17:reset , MflipflopR:MflipflopR_23_18:reset , MflipflopR:MflipflopR_23_19:reset , MflipflopR:MflipflopR_23_20:reset , MflipflopR:MflipflopR_23_21:reset , MflipflopR:MflipflopR_23_22:reset , MflipflopR:MflipflopR_23_23:reset

Connects up to: rl_mmu_regs:trig_asrt_reg_24:ss_reset
reset : MflipflopR_25 : input

Connects down to: MflipflopR:MflipflopR_24_0:reset , MflipflopR:MflipflopR_24_1:reset , MflipflopR:MflipflopR_24_2:reset , MflipflopR:MflipflopR_24_3:reset , MflipflopR:MflipflopR_24_4:reset , MflipflopR:MflipflopR_24_5:reset , MflipflopR:MflipflopR_24_6:reset , MflipflopR:MflipflopR_24_7:reset , MflipflopR:MflipflopR_24_8:reset , MflipflopR:MflipflopR_24_9:reset , MflipflopR:MflipflopR_24_10:reset , MflipflopR:MflipflopR_24_11:reset , MflipflopR:MflipflopR_24_12:reset , MflipflopR:MflipflopR_24_13:reset , MflipflopR:MflipflopR_24_14:reset , MflipflopR:MflipflopR_24_15:reset , MflipflopR:MflipflopR_24_16:reset , MflipflopR:MflipflopR_24_17:reset , MflipflopR:MflipflopR_24_18:reset , MflipflopR:MflipflopR_24_19:reset , MflipflopR:MflipflopR_24_20:reset , MflipflopR:MflipflopR_24_21:reset , MflipflopR:MflipflopR_24_22:reset , MflipflopR:MflipflopR_24_23:reset , MflipflopR:MflipflopR_24_24:reset
reset : MflipflopR_26 : input

Connects down to: MflipflopR:MflipflopR_25_0:reset , MflipflopR:MflipflopR_25_1:reset , MflipflopR:MflipflopR_25_2:reset , MflipflopR:MflipflopR_25_3:reset , MflipflopR:MflipflopR_25_4:reset , MflipflopR:MflipflopR_25_5:reset , MflipflopR:MflipflopR_25_6:reset , MflipflopR:MflipflopR_25_7:reset , MflipflopR:MflipflopR_25_8:reset , MflipflopR:MflipflopR_25_9:reset , MflipflopR:MflipflopR_25_10:reset , MflipflopR:MflipflopR_25_11:reset , MflipflopR:MflipflopR_25_12:reset , MflipflopR:MflipflopR_25_13:reset , MflipflopR:MflipflopR_25_14:reset , MflipflopR:MflipflopR_25_15:reset , MflipflopR:MflipflopR_25_16:reset , MflipflopR:MflipflopR_25_17:reset , MflipflopR:MflipflopR_25_18:reset , MflipflopR:MflipflopR_25_19:reset , MflipflopR:MflipflopR_25_20:reset , MflipflopR:MflipflopR_25_21:reset , MflipflopR:MflipflopR_25_22:reset , MflipflopR:MflipflopR_25_23:reset , MflipflopR:MflipflopR_25_24:reset , MflipflopR:MflipflopR_25_25:reset
reset : MflipflopR_27 : input

Connects down to: MflipflopR:MflipflopR_26_0:reset , MflipflopR:MflipflopR_26_1:reset , MflipflopR:MflipflopR_26_2:reset , MflipflopR:MflipflopR_26_3:reset , MflipflopR:MflipflopR_26_4:reset , MflipflopR:MflipflopR_26_5:reset , MflipflopR:MflipflopR_26_6:reset , MflipflopR:MflipflopR_26_7:reset , MflipflopR:MflipflopR_26_8:reset , MflipflopR:MflipflopR_26_9:reset , MflipflopR:MflipflopR_26_10:reset , MflipflopR:MflipflopR_26_11:reset , MflipflopR:MflipflopR_26_12:reset , MflipflopR:MflipflopR_26_13:reset , MflipflopR:MflipflopR_26_14:reset , MflipflopR:MflipflopR_26_15:reset , MflipflopR:MflipflopR_26_16:reset , MflipflopR:MflipflopR_26_17:reset , MflipflopR:MflipflopR_26_18:reset , MflipflopR:MflipflopR_26_19:reset , MflipflopR:MflipflopR_26_20:reset , MflipflopR:MflipflopR_26_21:reset , MflipflopR:MflipflopR_26_22:reset , MflipflopR:MflipflopR_26_23:reset , MflipflopR:MflipflopR_26_24:reset , MflipflopR:MflipflopR_26_25:reset , MflipflopR:MflipflopR_26_26:reset

Connects up to: rl_mmu_regs:trig_ena_reg_27:ss_reset , rl_mmu_regs:trig_enb_reg_27:ss_reset
reset : MflipflopR_28 : input

Connects down to: MflipflopR:MflipflopR_27_0:reset , MflipflopR:MflipflopR_27_1:reset , MflipflopR:MflipflopR_27_2:reset , MflipflopR:MflipflopR_27_3:reset , MflipflopR:MflipflopR_27_4:reset , MflipflopR:MflipflopR_27_5:reset , MflipflopR:MflipflopR_27_6:reset , MflipflopR:MflipflopR_27_7:reset , MflipflopR:MflipflopR_27_8:reset , MflipflopR:MflipflopR_27_9:reset , MflipflopR:MflipflopR_27_10:reset , MflipflopR:MflipflopR_27_11:reset , MflipflopR:MflipflopR_27_12:reset , MflipflopR:MflipflopR_27_13:reset , MflipflopR:MflipflopR_27_14:reset , MflipflopR:MflipflopR_27_15:reset , MflipflopR:MflipflopR_27_16:reset , MflipflopR:MflipflopR_27_17:reset , MflipflopR:MflipflopR_27_18:reset , MflipflopR:MflipflopR_27_19:reset , MflipflopR:MflipflopR_27_20:reset , MflipflopR:MflipflopR_27_21:reset , MflipflopR:MflipflopR_27_22:reset , MflipflopR:MflipflopR_27_23:reset , MflipflopR:MflipflopR_27_24:reset , MflipflopR:MflipflopR_27_25:reset , MflipflopR:MflipflopR_27_26:reset , MflipflopR:MflipflopR_27_27:reset

Connects up to: dp_mmu:tlb_data_28:ss_reset
reset : MflipflopR_29 : input

Connects down to: MflipflopR:MflipflopR_28_0:reset , MflipflopR:MflipflopR_28_1:reset , MflipflopR:MflipflopR_28_2:reset , MflipflopR:MflipflopR_28_3:reset , MflipflopR:MflipflopR_28_4:reset , MflipflopR:MflipflopR_28_5:reset , MflipflopR:MflipflopR_28_6:reset , MflipflopR:MflipflopR_28_7:reset , MflipflopR:MflipflopR_28_8:reset , MflipflopR:MflipflopR_28_9:reset , MflipflopR:MflipflopR_28_10:reset , MflipflopR:MflipflopR_28_11:reset , MflipflopR:MflipflopR_28_12:reset , MflipflopR:MflipflopR_28_13:reset , MflipflopR:MflipflopR_28_14:reset , MflipflopR:MflipflopR_28_15:reset , MflipflopR:MflipflopR_28_16:reset , MflipflopR:MflipflopR_28_17:reset , MflipflopR:MflipflopR_28_18:reset , MflipflopR:MflipflopR_28_19:reset , MflipflopR:MflipflopR_28_20:reset , MflipflopR:MflipflopR_28_21:reset , MflipflopR:MflipflopR_28_22:reset , MflipflopR:MflipflopR_28_23:reset , MflipflopR:MflipflopR_28_24:reset , MflipflopR:MflipflopR_28_25:reset , MflipflopR:MflipflopR_28_26:reset , MflipflopR:MflipflopR_28_27:reset , MflipflopR:MflipflopR_28_28:reset
reset : MflipflopR_3 : input

Connects down to: MflipflopR:MflipflopR_2_0:reset , MflipflopR:MflipflopR_2_1:reset , MflipflopR:MflipflopR_2_2:reset

Connects up to: rl_mmu_regs:ptp_lock_cntl_3:ss_reset , rl_mmu_regs:sscr0_3:ss_reset , rl_mmu_regs:sscr1_3:ss_reset , rl_mmu_regs:sscr2_3:ss_reset , rl_mmu_regs:sscr3_3:ss_reset , rl_mmu_regs:sscr4_3:ss_reset , rl_mmu_regs:ipar_acc_ff_3:ss_reset , rl_mmu_regs:dpar_acc_ff_3:ss_reset
reset : MflipflopR_30 : input

Connects down to: MflipflopR:MflipflopR_29_0:reset , MflipflopR:MflipflopR_29_1:reset , MflipflopR:MflipflopR_29_2:reset , MflipflopR:MflipflopR_29_3:reset , MflipflopR:MflipflopR_29_4:reset , MflipflopR:MflipflopR_29_5:reset , MflipflopR:MflipflopR_29_6:reset , MflipflopR:MflipflopR_29_7:reset , MflipflopR:MflipflopR_29_8:reset , MflipflopR:MflipflopR_29_9:reset , MflipflopR:MflipflopR_29_10:reset , MflipflopR:MflipflopR_29_11:reset , MflipflopR:MflipflopR_29_12:reset , MflipflopR:MflipflopR_29_13:reset , MflipflopR:MflipflopR_29_14:reset , MflipflopR:MflipflopR_29_15:reset , MflipflopR:MflipflopR_29_16:reset , MflipflopR:MflipflopR_29_17:reset , MflipflopR:MflipflopR_29_18:reset , MflipflopR:MflipflopR_29_19:reset , MflipflopR:MflipflopR_29_20:reset , MflipflopR:MflipflopR_29_21:reset , MflipflopR:MflipflopR_29_22:reset , MflipflopR:MflipflopR_29_23:reset , MflipflopR:MflipflopR_29_24:reset , MflipflopR:MflipflopR_29_25:reset , MflipflopR:MflipflopR_29_26:reset , MflipflopR:MflipflopR_29_27:reset , MflipflopR:MflipflopR_29_28:reset , MflipflopR:MflipflopR_29_29:reset

Connects up to: dp_mmu:iu_iva_reg_30:ss_reset
reset : MflipflopR_31 : input

Connects down to: MflipflopR:MflipflopR_30_0:reset , MflipflopR:MflipflopR_30_1:reset , MflipflopR:MflipflopR_30_2:reset , MflipflopR:MflipflopR_30_3:reset , MflipflopR:MflipflopR_30_4:reset , MflipflopR:MflipflopR_30_5:reset , MflipflopR:MflipflopR_30_6:reset , MflipflopR:MflipflopR_30_7:reset , MflipflopR:MflipflopR_30_8:reset , MflipflopR:MflipflopR_30_9:reset , MflipflopR:MflipflopR_30_10:reset , MflipflopR:MflipflopR_30_11:reset , MflipflopR:MflipflopR_30_12:reset , MflipflopR:MflipflopR_30_13:reset , MflipflopR:MflipflopR_30_14:reset , MflipflopR:MflipflopR_30_15:reset , MflipflopR:MflipflopR_30_16:reset , MflipflopR:MflipflopR_30_17:reset , MflipflopR:MflipflopR_30_18:reset , MflipflopR:MflipflopR_30_19:reset , MflipflopR:MflipflopR_30_20:reset , MflipflopR:MflipflopR_30_21:reset , MflipflopR:MflipflopR_30_22:reset , MflipflopR:MflipflopR_30_23:reset , MflipflopR:MflipflopR_30_24:reset , MflipflopR:MflipflopR_30_25:reset , MflipflopR:MflipflopR_30_26:reset , MflipflopR:MflipflopR_30_27:reset , MflipflopR:MflipflopR_30_28:reset , MflipflopR:MflipflopR_30_29:reset , MflipflopR:MflipflopR_30_30:reset

Connects up to: dp_mmu:afar_31:ss_reset , dp_mmu:mfar_reg_31:ss_reset , dp_mmu:dpar_reg_31:ss_reset , dp_mmu:ipar_reg_31:ss_reset , dp_mmu:par_31:ss_reset
reset : MflipflopR_32 : input

Connects down to: MflipflopR:MflipflopR_31_0:reset , MflipflopR:MflipflopR_31_1:reset , MflipflopR:MflipflopR_31_2:reset , MflipflopR:MflipflopR_31_3:reset , MflipflopR:MflipflopR_31_4:reset , MflipflopR:MflipflopR_31_5:reset , MflipflopR:MflipflopR_31_6:reset , MflipflopR:MflipflopR_31_7:reset , MflipflopR:MflipflopR_31_8:reset , MflipflopR:MflipflopR_31_9:reset , MflipflopR:MflipflopR_31_10:reset , MflipflopR:MflipflopR_31_11:reset , MflipflopR:MflipflopR_31_12:reset , MflipflopR:MflipflopR_31_13:reset , MflipflopR:MflipflopR_31_14:reset , MflipflopR:MflipflopR_31_15:reset , MflipflopR:MflipflopR_31_16:reset , MflipflopR:MflipflopR_31_17:reset , MflipflopR:MflipflopR_31_18:reset , MflipflopR:MflipflopR_31_19:reset , MflipflopR:MflipflopR_31_20:reset , MflipflopR:MflipflopR_31_21:reset , MflipflopR:MflipflopR_31_22:reset , MflipflopR:MflipflopR_31_23:reset , MflipflopR:MflipflopR_31_24:reset , MflipflopR:MflipflopR_31_25:reset , MflipflopR:MflipflopR_31_26:reset , MflipflopR:MflipflopR_31_27:reset , MflipflopR:MflipflopR_31_28:reset , MflipflopR:MflipflopR_31_29:reset , MflipflopR:MflipflopR_31_30:reset , MflipflopR:MflipflopR_31_31:reset

Connects up to: dp_mmu:sfar_32:sfar_reset , dp_mmu:misc_in_reg_32:ss_reset , dp_mmu:iu_dva_reg_32:ss_reset , dp_mmu:perf_cntr_a_32:ss_reset , dp_mmu:perf_cntr_b_32:ss_reset , dp_mmu:brk_pt_ff_32:ss_reset
reset : MflipflopR_33 : input

Connects down to: MflipflopR:MflipflopR_32_0:reset , MflipflopR:MflipflopR_32_1:reset , MflipflopR:MflipflopR_32_2:reset , MflipflopR:MflipflopR_32_3:reset , MflipflopR:MflipflopR_32_4:reset , MflipflopR:MflipflopR_32_5:reset , MflipflopR:MflipflopR_32_6:reset , MflipflopR:MflipflopR_32_7:reset , MflipflopR:MflipflopR_32_8:reset , MflipflopR:MflipflopR_32_9:reset , MflipflopR:MflipflopR_32_10:reset , MflipflopR:MflipflopR_32_11:reset , MflipflopR:MflipflopR_32_12:reset , MflipflopR:MflipflopR_32_13:reset , MflipflopR:MflipflopR_32_14:reset , MflipflopR:MflipflopR_32_15:reset , MflipflopR:MflipflopR_32_16:reset , MflipflopR:MflipflopR_32_17:reset , MflipflopR:MflipflopR_32_18:reset , MflipflopR:MflipflopR_32_19:reset , MflipflopR:MflipflopR_32_20:reset , MflipflopR:MflipflopR_32_21:reset , MflipflopR:MflipflopR_32_22:reset , MflipflopR:MflipflopR_32_23:reset , MflipflopR:MflipflopR_32_24:reset , MflipflopR:MflipflopR_32_25:reset , MflipflopR:MflipflopR_32_26:reset , MflipflopR:MflipflopR_32_27:reset , MflipflopR:MflipflopR_32_28:reset , MflipflopR:MflipflopR_32_29:reset , MflipflopR:MflipflopR_32_30:reset , MflipflopR:MflipflopR_32_31:reset , MflipflopR:MflipflopR_32_32:reset
reset : MflipflopR_34 : input

Connects down to: MflipflopR:MflipflopR_33_0:reset , MflipflopR:MflipflopR_33_1:reset , MflipflopR:MflipflopR_33_2:reset , MflipflopR:MflipflopR_33_3:reset , MflipflopR:MflipflopR_33_4:reset , MflipflopR:MflipflopR_33_5:reset , MflipflopR:MflipflopR_33_6:reset , MflipflopR:MflipflopR_33_7:reset , MflipflopR:MflipflopR_33_8:reset , MflipflopR:MflipflopR_33_9:reset , MflipflopR:MflipflopR_33_10:reset , MflipflopR:MflipflopR_33_11:reset , MflipflopR:MflipflopR_33_12:reset , MflipflopR:MflipflopR_33_13:reset , MflipflopR:MflipflopR_33_14:reset , MflipflopR:MflipflopR_33_15:reset , MflipflopR:MflipflopR_33_16:reset , MflipflopR:MflipflopR_33_17:reset , MflipflopR:MflipflopR_33_18:reset , MflipflopR:MflipflopR_33_19:reset , MflipflopR:MflipflopR_33_20:reset , MflipflopR:MflipflopR_33_21:reset , MflipflopR:MflipflopR_33_22:reset , MflipflopR:MflipflopR_33_23:reset , MflipflopR:MflipflopR_33_24:reset , MflipflopR:MflipflopR_33_25:reset , MflipflopR:MflipflopR_33_26:reset , MflipflopR:MflipflopR_33_27:reset , MflipflopR:MflipflopR_33_28:reset , MflipflopR:MflipflopR_33_29:reset , MflipflopR:MflipflopR_33_30:reset , MflipflopR:MflipflopR_33_31:reset , MflipflopR:MflipflopR_33_32:reset , MflipflopR:MflipflopR_33_33:reset
reset : MflipflopR_35 : input

Connects down to: MflipflopR:MflipflopR_34_0:reset , MflipflopR:MflipflopR_34_1:reset , MflipflopR:MflipflopR_34_2:reset , MflipflopR:MflipflopR_34_3:reset , MflipflopR:MflipflopR_34_4:reset , MflipflopR:MflipflopR_34_5:reset , MflipflopR:MflipflopR_34_6:reset , MflipflopR:MflipflopR_34_7:reset , MflipflopR:MflipflopR_34_8:reset , MflipflopR:MflipflopR_34_9:reset , MflipflopR:MflipflopR_34_10:reset , MflipflopR:MflipflopR_34_11:reset , MflipflopR:MflipflopR_34_12:reset , MflipflopR:MflipflopR_34_13:reset , MflipflopR:MflipflopR_34_14:reset , MflipflopR:MflipflopR_34_15:reset , MflipflopR:MflipflopR_34_16:reset , MflipflopR:MflipflopR_34_17:reset , MflipflopR:MflipflopR_34_18:reset , MflipflopR:MflipflopR_34_19:reset , MflipflopR:MflipflopR_34_20:reset , MflipflopR:MflipflopR_34_21:reset , MflipflopR:MflipflopR_34_22:reset , MflipflopR:MflipflopR_34_23:reset , MflipflopR:MflipflopR_34_24:reset , MflipflopR:MflipflopR_34_25:reset , MflipflopR:MflipflopR_34_26:reset , MflipflopR:MflipflopR_34_27:reset , MflipflopR:MflipflopR_34_28:reset , MflipflopR:MflipflopR_34_29:reset , MflipflopR:MflipflopR_34_30:reset , MflipflopR:MflipflopR_34_31:reset , MflipflopR:MflipflopR_34_32:reset , MflipflopR:MflipflopR_34_33:reset , MflipflopR:MflipflopR_34_34:reset
reset : MflipflopR_36 : input

Connects down to: MflipflopR:MflipflopR_35_0:reset , MflipflopR:MflipflopR_35_1:reset , MflipflopR:MflipflopR_35_2:reset , MflipflopR:MflipflopR_35_3:reset , MflipflopR:MflipflopR_35_4:reset , MflipflopR:MflipflopR_35_5:reset , MflipflopR:MflipflopR_35_6:reset , MflipflopR:MflipflopR_35_7:reset , MflipflopR:MflipflopR_35_8:reset , MflipflopR:MflipflopR_35_9:reset , MflipflopR:MflipflopR_35_10:reset , MflipflopR:MflipflopR_35_11:reset , MflipflopR:MflipflopR_35_12:reset , MflipflopR:MflipflopR_35_13:reset , MflipflopR:MflipflopR_35_14:reset , MflipflopR:MflipflopR_35_15:reset , MflipflopR:MflipflopR_35_16:reset , MflipflopR:MflipflopR_35_17:reset , MflipflopR:MflipflopR_35_18:reset , MflipflopR:MflipflopR_35_19:reset , MflipflopR:MflipflopR_35_20:reset , MflipflopR:MflipflopR_35_21:reset , MflipflopR:MflipflopR_35_22:reset , MflipflopR:MflipflopR_35_23:reset , MflipflopR:MflipflopR_35_24:reset , MflipflopR:MflipflopR_35_25:reset , MflipflopR:MflipflopR_35_26:reset , MflipflopR:MflipflopR_35_27:reset , MflipflopR:MflipflopR_35_28:reset , MflipflopR:MflipflopR_35_29:reset , MflipflopR:MflipflopR_35_30:reset , MflipflopR:MflipflopR_35_31:reset , MflipflopR:MflipflopR_35_32:reset , MflipflopR:MflipflopR_35_33:reset , MflipflopR:MflipflopR_35_34:reset , MflipflopR:MflipflopR_35_35:reset

Connects up to: dp_mmu:wr_buf_reg_0_36:ss_reset , dp_mmu:wr_buf_reg_1_36:ss_reset , dp_mmu:wr_buf_reg_2_36:ss_reset , dp_mmu:wr_buf_reg_3_36:ss_reset
reset : MflipflopR_37 : input

Connects down to: MflipflopR:MflipflopR_36_0:reset , MflipflopR:MflipflopR_36_1:reset , MflipflopR:MflipflopR_36_2:reset , MflipflopR:MflipflopR_36_3:reset , MflipflopR:MflipflopR_36_4:reset , MflipflopR:MflipflopR_36_5:reset , MflipflopR:MflipflopR_36_6:reset , MflipflopR:MflipflopR_36_7:reset , MflipflopR:MflipflopR_36_8:reset , MflipflopR:MflipflopR_36_9:reset , MflipflopR:MflipflopR_36_10:reset , MflipflopR:MflipflopR_36_11:reset , MflipflopR:MflipflopR_36_12:reset , MflipflopR:MflipflopR_36_13:reset , MflipflopR:MflipflopR_36_14:reset , MflipflopR:MflipflopR_36_15:reset , MflipflopR:MflipflopR_36_16:reset , MflipflopR:MflipflopR_36_17:reset , MflipflopR:MflipflopR_36_18:reset , MflipflopR:MflipflopR_36_19:reset , MflipflopR:MflipflopR_36_20:reset , MflipflopR:MflipflopR_36_21:reset , MflipflopR:MflipflopR_36_22:reset , MflipflopR:MflipflopR_36_23:reset , MflipflopR:MflipflopR_36_24:reset , MflipflopR:MflipflopR_36_25:reset , MflipflopR:MflipflopR_36_26:reset , MflipflopR:MflipflopR_36_27:reset , MflipflopR:MflipflopR_36_28:reset , MflipflopR:MflipflopR_36_29:reset , MflipflopR:MflipflopR_36_30:reset , MflipflopR:MflipflopR_36_31:reset , MflipflopR:MflipflopR_36_32:reset , MflipflopR:MflipflopR_36_33:reset , MflipflopR:MflipflopR_36_34:reset , MflipflopR:MflipflopR_36_35:reset , MflipflopR:MflipflopR_36_36:reset
reset : MflipflopR_38 : input

Connects down to: MflipflopR:MflipflopR_37_0:reset , MflipflopR:MflipflopR_37_1:reset , MflipflopR:MflipflopR_37_2:reset , MflipflopR:MflipflopR_37_3:reset , MflipflopR:MflipflopR_37_4:reset , MflipflopR:MflipflopR_37_5:reset , MflipflopR:MflipflopR_37_6:reset , MflipflopR:MflipflopR_37_7:reset , MflipflopR:MflipflopR_37_8:reset , MflipflopR:MflipflopR_37_9:reset , MflipflopR:MflipflopR_37_10:reset , MflipflopR:MflipflopR_37_11:reset , MflipflopR:MflipflopR_37_12:reset , MflipflopR:MflipflopR_37_13:reset , MflipflopR:MflipflopR_37_14:reset , MflipflopR:MflipflopR_37_15:reset , MflipflopR:MflipflopR_37_16:reset , MflipflopR:MflipflopR_37_17:reset , MflipflopR:MflipflopR_37_18:reset , MflipflopR:MflipflopR_37_19:reset , MflipflopR:MflipflopR_37_20:reset , MflipflopR:MflipflopR_37_21:reset , MflipflopR:MflipflopR_37_22:reset , MflipflopR:MflipflopR_37_23:reset , MflipflopR:MflipflopR_37_24:reset , MflipflopR:MflipflopR_37_25:reset , MflipflopR:MflipflopR_37_26:reset , MflipflopR:MflipflopR_37_27:reset , MflipflopR:MflipflopR_37_28:reset , MflipflopR:MflipflopR_37_29:reset , MflipflopR:MflipflopR_37_30:reset , MflipflopR:MflipflopR_37_31:reset , MflipflopR:MflipflopR_37_32:reset , MflipflopR:MflipflopR_37_33:reset , MflipflopR:MflipflopR_37_34:reset , MflipflopR:MflipflopR_37_35:reset , MflipflopR:MflipflopR_37_36:reset , MflipflopR:MflipflopR_37_37:reset
reset : MflipflopR_39 : input

Connects down to: MflipflopR:MflipflopR_38_0:reset , MflipflopR:MflipflopR_38_1:reset , MflipflopR:MflipflopR_38_2:reset , MflipflopR:MflipflopR_38_3:reset , MflipflopR:MflipflopR_38_4:reset , MflipflopR:MflipflopR_38_5:reset , MflipflopR:MflipflopR_38_6:reset , MflipflopR:MflipflopR_38_7:reset , MflipflopR:MflipflopR_38_8:reset , MflipflopR:MflipflopR_38_9:reset , MflipflopR:MflipflopR_38_10:reset , MflipflopR:MflipflopR_38_11:reset , MflipflopR:MflipflopR_38_12:reset , MflipflopR:MflipflopR_38_13:reset , MflipflopR:MflipflopR_38_14:reset , MflipflopR:MflipflopR_38_15:reset , MflipflopR:MflipflopR_38_16:reset , MflipflopR:MflipflopR_38_17:reset , MflipflopR:MflipflopR_38_18:reset , MflipflopR:MflipflopR_38_19:reset , MflipflopR:MflipflopR_38_20:reset , MflipflopR:MflipflopR_38_21:reset , MflipflopR:MflipflopR_38_22:reset , MflipflopR:MflipflopR_38_23:reset , MflipflopR:MflipflopR_38_24:reset , MflipflopR:MflipflopR_38_25:reset , MflipflopR:MflipflopR_38_26:reset , MflipflopR:MflipflopR_38_27:reset , MflipflopR:MflipflopR_38_28:reset , MflipflopR:MflipflopR_38_29:reset , MflipflopR:MflipflopR_38_30:reset , MflipflopR:MflipflopR_38_31:reset , MflipflopR:MflipflopR_38_32:reset , MflipflopR:MflipflopR_38_33:reset , MflipflopR:MflipflopR_38_34:reset , MflipflopR:MflipflopR_38_35:reset , MflipflopR:MflipflopR_38_36:reset , MflipflopR:MflipflopR_38_37:reset , MflipflopR:MflipflopR_38_38:reset
reset : MflipflopR_4 : input

Connects down to: MflipflopR:MflipflopR_3_0:reset , MflipflopR:MflipflopR_3_1:reset , MflipflopR:MflipflopR_3_2:reset , MflipflopR:MflipflopR_3_3:reset

Connects up to: rl_mmu_regs:mmu_cr_regw_4:ss_reset_any , rl_mmu_regs:io_cr_4:ss_reset , rl_mmu_regs:mop_mreq_ff_4:ss_reset , rl_mmu_lgc:sb_ioreq_reg_4:ss_reset
reset : MflipflopR_40 : input

Connects down to: MflipflopR:MflipflopR_39_0:reset , MflipflopR:MflipflopR_39_1:reset , MflipflopR:MflipflopR_39_2:reset , MflipflopR:MflipflopR_39_3:reset , MflipflopR:MflipflopR_39_4:reset , MflipflopR:MflipflopR_39_5:reset , MflipflopR:MflipflopR_39_6:reset , MflipflopR:MflipflopR_39_7:reset , MflipflopR:MflipflopR_39_8:reset , MflipflopR:MflipflopR_39_9:reset , MflipflopR:MflipflopR_39_10:reset , MflipflopR:MflipflopR_39_11:reset , MflipflopR:MflipflopR_39_12:reset , MflipflopR:MflipflopR_39_13:reset , MflipflopR:MflipflopR_39_14:reset , MflipflopR:MflipflopR_39_15:reset , MflipflopR:MflipflopR_39_16:reset , MflipflopR:MflipflopR_39_17:reset , MflipflopR:MflipflopR_39_18:reset , MflipflopR:MflipflopR_39_19:reset , MflipflopR:MflipflopR_39_20:reset , MflipflopR:MflipflopR_39_21:reset , MflipflopR:MflipflopR_39_22:reset , MflipflopR:MflipflopR_39_23:reset , MflipflopR:MflipflopR_39_24:reset , MflipflopR:MflipflopR_39_25:reset , MflipflopR:MflipflopR_39_26:reset , MflipflopR:MflipflopR_39_27:reset , MflipflopR:MflipflopR_39_28:reset , MflipflopR:MflipflopR_39_29:reset , MflipflopR:MflipflopR_39_30:reset , MflipflopR:MflipflopR_39_31:reset , MflipflopR:MflipflopR_39_32:reset , MflipflopR:MflipflopR_39_33:reset , MflipflopR:MflipflopR_39_34:reset , MflipflopR:MflipflopR_39_35:reset , MflipflopR:MflipflopR_39_36:reset , MflipflopR:MflipflopR_39_37:reset , MflipflopR:MflipflopR_39_38:reset , MflipflopR:MflipflopR_39_39:reset
reset : MflipflopR_41 : input

Connects down to: MflipflopR:MflipflopR_40_0:reset , MflipflopR:MflipflopR_40_1:reset , MflipflopR:MflipflopR_40_2:reset , MflipflopR:MflipflopR_40_3:reset , MflipflopR:MflipflopR_40_4:reset , MflipflopR:MflipflopR_40_5:reset , MflipflopR:MflipflopR_40_6:reset , MflipflopR:MflipflopR_40_7:reset , MflipflopR:MflipflopR_40_8:reset , MflipflopR:MflipflopR_40_9:reset , MflipflopR:MflipflopR_40_10:reset , MflipflopR:MflipflopR_40_11:reset , MflipflopR:MflipflopR_40_12:reset , MflipflopR:MflipflopR_40_13:reset , MflipflopR:MflipflopR_40_14:reset , MflipflopR:MflipflopR_40_15:reset , MflipflopR:MflipflopR_40_16:reset , MflipflopR:MflipflopR_40_17:reset , MflipflopR:MflipflopR_40_18:reset , MflipflopR:MflipflopR_40_19:reset , MflipflopR:MflipflopR_40_20:reset , MflipflopR:MflipflopR_40_21:reset , MflipflopR:MflipflopR_40_22:reset , MflipflopR:MflipflopR_40_23:reset , MflipflopR:MflipflopR_40_24:reset , MflipflopR:MflipflopR_40_25:reset , MflipflopR:MflipflopR_40_26:reset , MflipflopR:MflipflopR_40_27:reset , MflipflopR:MflipflopR_40_28:reset , MflipflopR:MflipflopR_40_29:reset , MflipflopR:MflipflopR_40_30:reset , MflipflopR:MflipflopR_40_31:reset , MflipflopR:MflipflopR_40_32:reset , MflipflopR:MflipflopR_40_33:reset , MflipflopR:MflipflopR_40_34:reset , MflipflopR:MflipflopR_40_35:reset , MflipflopR:MflipflopR_40_36:reset , MflipflopR:MflipflopR_40_37:reset , MflipflopR:MflipflopR_40_38:reset , MflipflopR:MflipflopR_40_39:reset , MflipflopR:MflipflopR_40_40:reset
reset : MflipflopR_42 : input

Connects down to: MflipflopR:MflipflopR_41_0:reset , MflipflopR:MflipflopR_41_1:reset , MflipflopR:MflipflopR_41_2:reset , MflipflopR:MflipflopR_41_3:reset , MflipflopR:MflipflopR_41_4:reset , MflipflopR:MflipflopR_41_5:reset , MflipflopR:MflipflopR_41_6:reset , MflipflopR:MflipflopR_41_7:reset , MflipflopR:MflipflopR_41_8:reset , MflipflopR:MflipflopR_41_9:reset , MflipflopR:MflipflopR_41_10:reset , MflipflopR:MflipflopR_41_11:reset , MflipflopR:MflipflopR_41_12:reset , MflipflopR:MflipflopR_41_13:reset , MflipflopR:MflipflopR_41_14:reset , MflipflopR:MflipflopR_41_15:reset , MflipflopR:MflipflopR_41_16:reset , MflipflopR:MflipflopR_41_17:reset , MflipflopR:MflipflopR_41_18:reset , MflipflopR:MflipflopR_41_19:reset , MflipflopR:MflipflopR_41_20:reset , MflipflopR:MflipflopR_41_21:reset , MflipflopR:MflipflopR_41_22:reset , MflipflopR:MflipflopR_41_23:reset , MflipflopR:MflipflopR_41_24:reset , MflipflopR:MflipflopR_41_25:reset , MflipflopR:MflipflopR_41_26:reset , MflipflopR:MflipflopR_41_27:reset , MflipflopR:MflipflopR_41_28:reset , MflipflopR:MflipflopR_41_29:reset , MflipflopR:MflipflopR_41_30:reset , MflipflopR:MflipflopR_41_31:reset , MflipflopR:MflipflopR_41_32:reset , MflipflopR:MflipflopR_41_33:reset , MflipflopR:MflipflopR_41_34:reset , MflipflopR:MflipflopR_41_35:reset , MflipflopR:MflipflopR_41_36:reset , MflipflopR:MflipflopR_41_37:reset , MflipflopR:MflipflopR_41_38:reset , MflipflopR:MflipflopR_41_39:reset , MflipflopR:MflipflopR_41_40:reset , MflipflopR:MflipflopR_41_41:reset

Connects up to: dp_mmu:tlb_cam_reg_42:ss_reset
reset : MflipflopR_43 : input

Connects down to: MflipflopR:MflipflopR_42_0:reset , MflipflopR:MflipflopR_42_1:reset , MflipflopR:MflipflopR_42_2:reset , MflipflopR:MflipflopR_42_3:reset , MflipflopR:MflipflopR_42_4:reset , MflipflopR:MflipflopR_42_5:reset , MflipflopR:MflipflopR_42_6:reset , MflipflopR:MflipflopR_42_7:reset , MflipflopR:MflipflopR_42_8:reset , MflipflopR:MflipflopR_42_9:reset , MflipflopR:MflipflopR_42_10:reset , MflipflopR:MflipflopR_42_11:reset , MflipflopR:MflipflopR_42_12:reset , MflipflopR:MflipflopR_42_13:reset , MflipflopR:MflipflopR_42_14:reset , MflipflopR:MflipflopR_42_15:reset , MflipflopR:MflipflopR_42_16:reset , MflipflopR:MflipflopR_42_17:reset , MflipflopR:MflipflopR_42_18:reset , MflipflopR:MflipflopR_42_19:reset , MflipflopR:MflipflopR_42_20:reset , MflipflopR:MflipflopR_42_21:reset , MflipflopR:MflipflopR_42_22:reset , MflipflopR:MflipflopR_42_23:reset , MflipflopR:MflipflopR_42_24:reset , MflipflopR:MflipflopR_42_25:reset , MflipflopR:MflipflopR_42_26:reset , MflipflopR:MflipflopR_42_27:reset , MflipflopR:MflipflopR_42_28:reset , MflipflopR:MflipflopR_42_29:reset , MflipflopR:MflipflopR_42_30:reset , MflipflopR:MflipflopR_42_31:reset , MflipflopR:MflipflopR_42_32:reset , MflipflopR:MflipflopR_42_33:reset , MflipflopR:MflipflopR_42_34:reset , MflipflopR:MflipflopR_42_35:reset , MflipflopR:MflipflopR_42_36:reset , MflipflopR:MflipflopR_42_37:reset , MflipflopR:MflipflopR_42_38:reset , MflipflopR:MflipflopR_42_39:reset , MflipflopR:MflipflopR_42_40:reset , MflipflopR:MflipflopR_42_41:reset , MflipflopR:MflipflopR_42_42:reset
reset : MflipflopR_44 : input

Connects down to: MflipflopR:MflipflopR_43_0:reset , MflipflopR:MflipflopR_43_1:reset , MflipflopR:MflipflopR_43_2:reset , MflipflopR:MflipflopR_43_3:reset , MflipflopR:MflipflopR_43_4:reset , MflipflopR:MflipflopR_43_5:reset , MflipflopR:MflipflopR_43_6:reset , MflipflopR:MflipflopR_43_7:reset , MflipflopR:MflipflopR_43_8:reset , MflipflopR:MflipflopR_43_9:reset , MflipflopR:MflipflopR_43_10:reset , MflipflopR:MflipflopR_43_11:reset , MflipflopR:MflipflopR_43_12:reset , MflipflopR:MflipflopR_43_13:reset , MflipflopR:MflipflopR_43_14:reset , MflipflopR:MflipflopR_43_15:reset , MflipflopR:MflipflopR_43_16:reset , MflipflopR:MflipflopR_43_17:reset , MflipflopR:MflipflopR_43_18:reset , MflipflopR:MflipflopR_43_19:reset , MflipflopR:MflipflopR_43_20:reset , MflipflopR:MflipflopR_43_21:reset , MflipflopR:MflipflopR_43_22:reset , MflipflopR:MflipflopR_43_23:reset , MflipflopR:MflipflopR_43_24:reset , MflipflopR:MflipflopR_43_25:reset , MflipflopR:MflipflopR_43_26:reset , MflipflopR:MflipflopR_43_27:reset , MflipflopR:MflipflopR_43_28:reset , MflipflopR:MflipflopR_43_29:reset , MflipflopR:MflipflopR_43_30:reset , MflipflopR:MflipflopR_43_31:reset , MflipflopR:MflipflopR_43_32:reset , MflipflopR:MflipflopR_43_33:reset , MflipflopR:MflipflopR_43_34:reset , MflipflopR:MflipflopR_43_35:reset , MflipflopR:MflipflopR_43_36:reset , MflipflopR:MflipflopR_43_37:reset , MflipflopR:MflipflopR_43_38:reset , MflipflopR:MflipflopR_43_39:reset , MflipflopR:MflipflopR_43_40:reset , MflipflopR:MflipflopR_43_41:reset , MflipflopR:MflipflopR_43_42:reset , MflipflopR:MflipflopR_43_43:reset
reset : MflipflopR_45 : input

Connects down to: MflipflopR:MflipflopR_44_0:reset , MflipflopR:MflipflopR_44_1:reset , MflipflopR:MflipflopR_44_2:reset , MflipflopR:MflipflopR_44_3:reset , MflipflopR:MflipflopR_44_4:reset , MflipflopR:MflipflopR_44_5:reset , MflipflopR:MflipflopR_44_6:reset , MflipflopR:MflipflopR_44_7:reset , MflipflopR:MflipflopR_44_8:reset , MflipflopR:MflipflopR_44_9:reset , MflipflopR:MflipflopR_44_10:reset , MflipflopR:MflipflopR_44_11:reset , MflipflopR:MflipflopR_44_12:reset , MflipflopR:MflipflopR_44_13:reset , MflipflopR:MflipflopR_44_14:reset , MflipflopR:MflipflopR_44_15:reset , MflipflopR:MflipflopR_44_16:reset , MflipflopR:MflipflopR_44_17:reset , MflipflopR:MflipflopR_44_18:reset , MflipflopR:MflipflopR_44_19:reset , MflipflopR:MflipflopR_44_20:reset , MflipflopR:MflipflopR_44_21:reset , MflipflopR:MflipflopR_44_22:reset , MflipflopR:MflipflopR_44_23:reset , MflipflopR:MflipflopR_44_24:reset , MflipflopR:MflipflopR_44_25:reset , MflipflopR:MflipflopR_44_26:reset , MflipflopR:MflipflopR_44_27:reset , MflipflopR:MflipflopR_44_28:reset , MflipflopR:MflipflopR_44_29:reset , MflipflopR:MflipflopR_44_30:reset , MflipflopR:MflipflopR_44_31:reset , MflipflopR:MflipflopR_44_32:reset , MflipflopR:MflipflopR_44_33:reset , MflipflopR:MflipflopR_44_34:reset , MflipflopR:MflipflopR_44_35:reset , MflipflopR:MflipflopR_44_36:reset , MflipflopR:MflipflopR_44_37:reset , MflipflopR:MflipflopR_44_38:reset , MflipflopR:MflipflopR_44_39:reset , MflipflopR:MflipflopR_44_40:reset , MflipflopR:MflipflopR_44_41:reset , MflipflopR:MflipflopR_44_42:reset , MflipflopR:MflipflopR_44_43:reset , MflipflopR:MflipflopR_44_44:reset
reset : MflipflopR_46 : input

Connects down to: MflipflopR:MflipflopR_45_0:reset , MflipflopR:MflipflopR_45_1:reset , MflipflopR:MflipflopR_45_2:reset , MflipflopR:MflipflopR_45_3:reset , MflipflopR:MflipflopR_45_4:reset , MflipflopR:MflipflopR_45_5:reset , MflipflopR:MflipflopR_45_6:reset , MflipflopR:MflipflopR_45_7:reset , MflipflopR:MflipflopR_45_8:reset , MflipflopR:MflipflopR_45_9:reset , MflipflopR:MflipflopR_45_10:reset , MflipflopR:MflipflopR_45_11:reset , MflipflopR:MflipflopR_45_12:reset , MflipflopR:MflipflopR_45_13:reset , MflipflopR:MflipflopR_45_14:reset , MflipflopR:MflipflopR_45_15:reset , MflipflopR:MflipflopR_45_16:reset , MflipflopR:MflipflopR_45_17:reset , MflipflopR:MflipflopR_45_18:reset , MflipflopR:MflipflopR_45_19:reset , MflipflopR:MflipflopR_45_20:reset , MflipflopR:MflipflopR_45_21:reset , MflipflopR:MflipflopR_45_22:reset , MflipflopR:MflipflopR_45_23:reset , MflipflopR:MflipflopR_45_24:reset , MflipflopR:MflipflopR_45_25:reset , MflipflopR:MflipflopR_45_26:reset , MflipflopR:MflipflopR_45_27:reset , MflipflopR:MflipflopR_45_28:reset , MflipflopR:MflipflopR_45_29:reset , MflipflopR:MflipflopR_45_30:reset , MflipflopR:MflipflopR_45_31:reset , MflipflopR:MflipflopR_45_32:reset , MflipflopR:MflipflopR_45_33:reset , MflipflopR:MflipflopR_45_34:reset , MflipflopR:MflipflopR_45_35:reset , MflipflopR:MflipflopR_45_36:reset , MflipflopR:MflipflopR_45_37:reset , MflipflopR:MflipflopR_45_38:reset , MflipflopR:MflipflopR_45_39:reset , MflipflopR:MflipflopR_45_40:reset , MflipflopR:MflipflopR_45_41:reset , MflipflopR:MflipflopR_45_42:reset , MflipflopR:MflipflopR_45_43:reset , MflipflopR:MflipflopR_45_44:reset , MflipflopR:MflipflopR_45_45:reset
reset : MflipflopR_47 : input

Connects down to: MflipflopR:MflipflopR_46_0:reset , MflipflopR:MflipflopR_46_1:reset , MflipflopR:MflipflopR_46_2:reset , MflipflopR:MflipflopR_46_3:reset , MflipflopR:MflipflopR_46_4:reset , MflipflopR:MflipflopR_46_5:reset , MflipflopR:MflipflopR_46_6:reset , MflipflopR:MflipflopR_46_7:reset , MflipflopR:MflipflopR_46_8:reset , MflipflopR:MflipflopR_46_9:reset , MflipflopR:MflipflopR_46_10:reset , MflipflopR:MflipflopR_46_11:reset , MflipflopR:MflipflopR_46_12:reset , MflipflopR:MflipflopR_46_13:reset , MflipflopR:MflipflopR_46_14:reset , MflipflopR:MflipflopR_46_15:reset , MflipflopR:MflipflopR_46_16:reset , MflipflopR:MflipflopR_46_17:reset , MflipflopR:MflipflopR_46_18:reset , MflipflopR:MflipflopR_46_19:reset , MflipflopR:MflipflopR_46_20:reset , MflipflopR:MflipflopR_46_21:reset , MflipflopR:MflipflopR_46_22:reset , MflipflopR:MflipflopR_46_23:reset , MflipflopR:MflipflopR_46_24:reset , MflipflopR:MflipflopR_46_25:reset , MflipflopR:MflipflopR_46_26:reset , MflipflopR:MflipflopR_46_27:reset , MflipflopR:MflipflopR_46_28:reset , MflipflopR:MflipflopR_46_29:reset , MflipflopR:MflipflopR_46_30:reset , MflipflopR:MflipflopR_46_31:reset , MflipflopR:MflipflopR_46_32:reset , MflipflopR:MflipflopR_46_33:reset , MflipflopR:MflipflopR_46_34:reset , MflipflopR:MflipflopR_46_35:reset , MflipflopR:MflipflopR_46_36:reset , MflipflopR:MflipflopR_46_37:reset , MflipflopR:MflipflopR_46_38:reset , MflipflopR:MflipflopR_46_39:reset , MflipflopR:MflipflopR_46_40:reset , MflipflopR:MflipflopR_46_41:reset , MflipflopR:MflipflopR_46_42:reset , MflipflopR:MflipflopR_46_43:reset , MflipflopR:MflipflopR_46_44:reset , MflipflopR:MflipflopR_46_45:reset , MflipflopR:MflipflopR_46_46:reset
reset : MflipflopR_48 : input

Connects down to: MflipflopR:MflipflopR_47_0:reset , MflipflopR:MflipflopR_47_1:reset , MflipflopR:MflipflopR_47_2:reset , MflipflopR:MflipflopR_47_3:reset , MflipflopR:MflipflopR_47_4:reset , MflipflopR:MflipflopR_47_5:reset , MflipflopR:MflipflopR_47_6:reset , MflipflopR:MflipflopR_47_7:reset , MflipflopR:MflipflopR_47_8:reset , MflipflopR:MflipflopR_47_9:reset , MflipflopR:MflipflopR_47_10:reset , MflipflopR:MflipflopR_47_11:reset , MflipflopR:MflipflopR_47_12:reset , MflipflopR:MflipflopR_47_13:reset , MflipflopR:MflipflopR_47_14:reset , MflipflopR:MflipflopR_47_15:reset , MflipflopR:MflipflopR_47_16:reset , MflipflopR:MflipflopR_47_17:reset , MflipflopR:MflipflopR_47_18:reset , MflipflopR:MflipflopR_47_19:reset , MflipflopR:MflipflopR_47_20:reset , MflipflopR:MflipflopR_47_21:reset , MflipflopR:MflipflopR_47_22:reset , MflipflopR:MflipflopR_47_23:reset , MflipflopR:MflipflopR_47_24:reset , MflipflopR:MflipflopR_47_25:reset , MflipflopR:MflipflopR_47_26:reset , MflipflopR:MflipflopR_47_27:reset , MflipflopR:MflipflopR_47_28:reset , MflipflopR:MflipflopR_47_29:reset , MflipflopR:MflipflopR_47_30:reset , MflipflopR:MflipflopR_47_31:reset , MflipflopR:MflipflopR_47_32:reset , MflipflopR:MflipflopR_47_33:reset , MflipflopR:MflipflopR_47_34:reset , MflipflopR:MflipflopR_47_35:reset , MflipflopR:MflipflopR_47_36:reset , MflipflopR:MflipflopR_47_37:reset , MflipflopR:MflipflopR_47_38:reset , MflipflopR:MflipflopR_47_39:reset , MflipflopR:MflipflopR_47_40:reset , MflipflopR:MflipflopR_47_41:reset , MflipflopR:MflipflopR_47_42:reset , MflipflopR:MflipflopR_47_43:reset , MflipflopR:MflipflopR_47_44:reset , MflipflopR:MflipflopR_47_45:reset , MflipflopR:MflipflopR_47_46:reset , MflipflopR:MflipflopR_47_47:reset
reset : MflipflopR_49 : input

Connects down to: MflipflopR:MflipflopR_48_0:reset , MflipflopR:MflipflopR_48_1:reset , MflipflopR:MflipflopR_48_2:reset , MflipflopR:MflipflopR_48_3:reset , MflipflopR:MflipflopR_48_4:reset , MflipflopR:MflipflopR_48_5:reset , MflipflopR:MflipflopR_48_6:reset , MflipflopR:MflipflopR_48_7:reset , MflipflopR:MflipflopR_48_8:reset , MflipflopR:MflipflopR_48_9:reset , MflipflopR:MflipflopR_48_10:reset , MflipflopR:MflipflopR_48_11:reset , MflipflopR:MflipflopR_48_12:reset , MflipflopR:MflipflopR_48_13:reset , MflipflopR:MflipflopR_48_14:reset , MflipflopR:MflipflopR_48_15:reset , MflipflopR:MflipflopR_48_16:reset , MflipflopR:MflipflopR_48_17:reset , MflipflopR:MflipflopR_48_18:reset , MflipflopR:MflipflopR_48_19:reset , MflipflopR:MflipflopR_48_20:reset , MflipflopR:MflipflopR_48_21:reset , MflipflopR:MflipflopR_48_22:reset , MflipflopR:MflipflopR_48_23:reset , MflipflopR:MflipflopR_48_24:reset , MflipflopR:MflipflopR_48_25:reset , MflipflopR:MflipflopR_48_26:reset , MflipflopR:MflipflopR_48_27:reset , MflipflopR:MflipflopR_48_28:reset , MflipflopR:MflipflopR_48_29:reset , MflipflopR:MflipflopR_48_30:reset , MflipflopR:MflipflopR_48_31:reset , MflipflopR:MflipflopR_48_32:reset , MflipflopR:MflipflopR_48_33:reset , MflipflopR:MflipflopR_48_34:reset , MflipflopR:MflipflopR_48_35:reset , MflipflopR:MflipflopR_48_36:reset , MflipflopR:MflipflopR_48_37:reset , MflipflopR:MflipflopR_48_38:reset , MflipflopR:MflipflopR_48_39:reset , MflipflopR:MflipflopR_48_40:reset , MflipflopR:MflipflopR_48_41:reset , MflipflopR:MflipflopR_48_42:reset , MflipflopR:MflipflopR_48_43:reset , MflipflopR:MflipflopR_48_44:reset , MflipflopR:MflipflopR_48_45:reset , MflipflopR:MflipflopR_48_46:reset , MflipflopR:MflipflopR_48_47:reset , MflipflopR:MflipflopR_48_48:reset
reset : MflipflopR_5 : input

Connects down to: MflipflopR:MflipflopR_4_0:reset , MflipflopR:MflipflopR_4_1:reset , MflipflopR:MflipflopR_4_2:reset , MflipflopR:MflipflopR_4_3:reset , MflipflopR:MflipflopR_4_4:reset
reset : MflipflopR_50 : input

Connects down to: MflipflopR:MflipflopR_49_0:reset , MflipflopR:MflipflopR_49_1:reset , MflipflopR:MflipflopR_49_2:reset , MflipflopR:MflipflopR_49_3:reset , MflipflopR:MflipflopR_49_4:reset , MflipflopR:MflipflopR_49_5:reset , MflipflopR:MflipflopR_49_6:reset , MflipflopR:MflipflopR_49_7:reset , MflipflopR:MflipflopR_49_8:reset , MflipflopR:MflipflopR_49_9:reset , MflipflopR:MflipflopR_49_10:reset , MflipflopR:MflipflopR_49_11:reset , MflipflopR:MflipflopR_49_12:reset , MflipflopR:MflipflopR_49_13:reset , MflipflopR:MflipflopR_49_14:reset , MflipflopR:MflipflopR_49_15:reset , MflipflopR:MflipflopR_49_16:reset , MflipflopR:MflipflopR_49_17:reset , MflipflopR:MflipflopR_49_18:reset , MflipflopR:MflipflopR_49_19:reset , MflipflopR:MflipflopR_49_20:reset , MflipflopR:MflipflopR_49_21:reset , MflipflopR:MflipflopR_49_22:reset , MflipflopR:MflipflopR_49_23:reset , MflipflopR:MflipflopR_49_24:reset , MflipflopR:MflipflopR_49_25:reset , MflipflopR:MflipflopR_49_26:reset , MflipflopR:MflipflopR_49_27:reset , MflipflopR:MflipflopR_49_28:reset , MflipflopR:MflipflopR_49_29:reset , MflipflopR:MflipflopR_49_30:reset , MflipflopR:MflipflopR_49_31:reset , MflipflopR:MflipflopR_49_32:reset , MflipflopR:MflipflopR_49_33:reset , MflipflopR:MflipflopR_49_34:reset , MflipflopR:MflipflopR_49_35:reset , MflipflopR:MflipflopR_49_36:reset , MflipflopR:MflipflopR_49_37:reset , MflipflopR:MflipflopR_49_38:reset , MflipflopR:MflipflopR_49_39:reset , MflipflopR:MflipflopR_49_40:reset , MflipflopR:MflipflopR_49_41:reset , MflipflopR:MflipflopR_49_42:reset , MflipflopR:MflipflopR_49_43:reset , MflipflopR:MflipflopR_49_44:reset , MflipflopR:MflipflopR_49_45:reset , MflipflopR:MflipflopR_49_46:reset , MflipflopR:MflipflopR_49_47:reset , MflipflopR:MflipflopR_49_48:reset , MflipflopR:MflipflopR_49_49:reset
reset : MflipflopR_6 : input

Connects down to: MflipflopR:MflipflopR_5_0:reset , MflipflopR:MflipflopR_5_1:reset , MflipflopR:MflipflopR_5_2:reset , MflipflopR:MflipflopR_5_3:reset , MflipflopR:MflipflopR_5_4:reset , MflipflopR:MflipflopR_5_5:reset

Connects up to: rl_mmu_regs:roll_cntl_6:ss_reset , rl_mmu_regs:trcr_addr_ff_6:ss_reset , rl_mmu_regs:mid_6:ss_reset , rl_dc_cntl:iu_asi_w_ff:ss_reset , rl_mmu_lgc:asi_w_reg_6:ss_reset
reset : MflipflopR_7 : input

Connects down to: MflipflopR:MflipflopR_6_0:reset , MflipflopR:MflipflopR_6_1:reset , MflipflopR:MflipflopR_6_2:reset , MflipflopR:MflipflopR_6_3:reset , MflipflopR:MflipflopR_6_4:reset , MflipflopR:MflipflopR_6_5:reset , MflipflopR:MflipflopR_6_6:reset
reset : MflipflopR_8 : input

Connects down to: MflipflopR:MflipflopR_7_0:reset , MflipflopR:MflipflopR_7_1:reset , MflipflopR:MflipflopR_7_2:reset , MflipflopR:MflipflopR_7_3:reset , MflipflopR:MflipflopR_7_4:reset , MflipflopR:MflipflopR_7_5:reset , MflipflopR:MflipflopR_7_6:reset , MflipflopR:MflipflopR_7_7:reset

Connects up to: dp_mmu:tlb_cxr_8:ss_reset
reset : MflipflopR_9 : input

Connects down to: MflipflopR:MflipflopR_8_0:reset , MflipflopR:MflipflopR_8_1:reset , MflipflopR:MflipflopR_8_2:reset , MflipflopR:MflipflopR_8_3:reset , MflipflopR:MflipflopR_8_4:reset , MflipflopR:MflipflopR_8_5:reset , MflipflopR:MflipflopR_8_6:reset , MflipflopR:MflipflopR_8_7:reset , MflipflopR:MflipflopR_8_8:reset

Connects up to: dp_mmu:mc_caddr_reg_9:ss_reset
reset : Mhold_control : input

Connects up to: Miuchip:hold_control:reset
reset : Minterface : output wire

Connects down to: Mflipflop_1:reset_reg_1:out , Mflipflop_1:del_reset_reg_1:din

Connects up to: Mdecode:interface:reset
reset : Miuchip : wire

Connects down to: Mpc:pc:reset , Mdecode:decode:reset , Mhold_control:hold_control:reset
reset : Mpc : input

Connects up to: Miuchip:pc:reset
reset : Mpc_cntl : input

Connects up to: Mdecode:pc_cntl:reset
reset : Mpc_control : input

Connects up to: Mdecode:pc_control:reset
reset : Mpipec_br_vald : input

Connects down to: Mflipflop_1:p_reset_reg_1:din

Connects up to: Mdecode:pipec_br_vald:reset
reset : Mpipec_help_ilock : input

Connects up to: Mdecode:pipec_help_ilock:reset
reset : Mspecial_reg_control : input

Connects up to: Mdecode:special_reg_control:reset
reset : Msystem : wire
reset : Mtrap_control : input

Connects up to: Mdecode:trap_control:reset
reset : Mtrap_detection : input

Connects up to: Mdecode:trap_detection:reset
reset : pcic : input

Connects down to: flops:flops:reset

Connects up to: ssparc_core:ssparc_pcic:reset
reset : read_data : input

Connects up to: f_afx_slave:read_data:reset
reset : rsflop : input

Connects down to: ASFFRHA:dff:H , ASFFRHA:dff:D , ASFFRHA:dff:R

Connects up to: rl_mmu_regs:data_err_ff:rd_sfsr , rl_mmu_regs:tw_err_ff:tw_par , rl_mmu_regs:afar_lock_ff:afsr_read , rl_mmu_regs:afsr_me_ff:afsr_read , rl_mmu_regs:mfar_lock_ff:mfsr_read , rl_mmu_regs:mfsr_me_ff:mfsr_read , rsflop_mfsr:mfsr_ff07:reset , rsflop_mfsr:mfsr_ff06:reset , rsflop_mfsr:mfsr_ff05:reset , rsflop_mfsr:mfsr_ff04:reset , rsflop_mfsr:mfsr_ff03:reset , rsflop_mfsr:mfsr_ff02:reset , rsflop_mfsr:mfsr_ff01:reset , rsflop_mfsr:mfsr_ff00:reset , rsflop_sfsr:sfsr_ff14:reset , rsflop_sfsr:sfsr_ff13:reset , rsflop_sfsr:sfsr_ff12:reset , rsflop_sfsr:sfsr_ff11:reset , rsflop_sfsr:sfsr_ff10:reset , rsflop_sfsr:sfsr_ff09:reset , rsflop_sfsr:sfsr_ff08:reset , rsflop_sfsr:sfsr_ff07:reset , rsflop_sfsr:sfsr_ff06:reset , rsflop_sfsr:sfsr_ff05:reset , rsflop_sfsr:sfsr_ff04:reset , rsflop_sfsr:sfsr_ff03:reset , rsflop_sfsr:sfsr_ff02:reset , rsflop_sfsr:sfsr_ff01:reset , rsflop_sfsr:sfsr_ff00:reset , rsflop_afsr:afsr_ff09:reset , rsflop_afsr:afsr_ff08:reset , rsflop_afsr:afsr_ff07:reset , rsflop_afsr:afsr_ff06:reset , rsflop_afsr:afsr_ff05:reset , rsflop_afsr:afsr_ff04:reset , rsflop_afsr:afsr_ff03:reset , rsflop_afsr:afsr_ff02:reset , rsflop_afsr:afsr_ff01:reset , rsflop_afsr:afsr_ff00:reset , rsflop_merr:merr_ff03:reset , rsflop_merr:merr_ff02:reset , rsflop_merr:merr_ff01:reset , rsflop_merr:merr_ff00:reset
reset : rsflop_afsr : input

Connects down to: rsflop:afsr_ff09:reset , rsflop:afsr_ff08:reset , rsflop:afsr_ff07:reset , rsflop:afsr_ff06:reset , rsflop:afsr_ff05:reset , rsflop:afsr_ff04:reset , rsflop:afsr_ff03:reset , rsflop:afsr_ff02:reset , rsflop:afsr_ff01:reset , rsflop:afsr_ff00:reset

Connects up to: rl_mmu_regs:afsr_reg:afsr_read
reset : rsflop_merr : input

Connects down to: rsflop:merr_ff03:reset , rsflop:merr_ff02:reset , rsflop:merr_ff01:reset , rsflop:merr_ff00:reset

Connects up to: rl_mmu_regs:mfsr_err_reg:mfsr_read
reset : rsflop_mfsr : input

Connects down to: rsflop:mfsr_ff07:reset , rsflop:mfsr_ff06:reset , rsflop:mfsr_ff05:reset , rsflop:mfsr_ff04:reset , rsflop:mfsr_ff03:reset , rsflop:mfsr_ff02:reset , rsflop:mfsr_ff01:reset , rsflop:mfsr_ff00:reset

Connects up to: rl_mmu_regs:mfsr_reg:mfsr_read
reset : rsflop_sfsr : input

Connects down to: rsflop:sfsr_ff14:reset , rsflop:sfsr_ff13:reset , rsflop:sfsr_ff12:reset , rsflop:sfsr_ff11:reset , rsflop:sfsr_ff10:reset , rsflop:sfsr_ff09:reset , rsflop:sfsr_ff08:reset , rsflop:sfsr_ff07:reset , rsflop:sfsr_ff06:reset , rsflop:sfsr_ff05:reset , rsflop:sfsr_ff04:reset , rsflop:sfsr_ff03:reset , rsflop:sfsr_ff02:reset , rsflop:sfsr_ff01:reset , rsflop:sfsr_ff00:reset

Connects up to: rl_mmu_regs:sfsr_reg:rd_sfsr
Reset : SampleReset : output

Connects down to: ME_FD1:rva:q

Connects up to: Control:sr:Reset
Reset : SignDp : input

Connects down to: SignLogic:sl:Reset , LengthLogic:ll:Reset

Connects up to: fp_ctl:sdp:Reset
Reset : SignLogic : input

Connects down to: ME_OR2:orr:a , ME_OR4:ggdf:b

Connects up to: SignDp:sl:Reset
reset : ssparc_chip : wire

Connects down to: clk_misc:clk_misc:reset , ssparc_core:ssparc_core:reset
reset : ssparc_core : input wire

Connects down to: fpufpc:ssparc_fpu:ss_reset , mmu:ssparc_mmu:ss_reset , promif:ssparc_promif:ss_reset , pcic:ssparc_pcic:reset , rl_memif:ssparc_memif:ss_reset , rl_cc:cc:ss_reset

Connects up to: ssparc_chip:ssparc_core:reset
reset : sys_rst_cntl : input

Connects up to: interrupts:sys_rst_cntl:reset
reset : timers : input

Connects up to: interrupts:timers:reset
reset : tri_regen_32 : input

Connects up to: writebuffer:wb_tri32_wbstben1:wb_reset , rl_mmu_regs:dtag_tri32:ss_reset , rl_ic_cntl:tsd:ss_reset , rl_dc_cntl:dtag_tri32:ss_reset , rl_dpc:lo_wrd_wr:ss_reset
reset : write_data : input

Connects up to: f_afx_slave:write_data:reset
ResetAbortInst : Control : wire

Connects down to: SampleReset:sr:ResetAbortInst , ImplementedCheck:ich:ResetAbortInst
ResetAbortInst : ImplementedCheck : output

Connects down to: ME_NAND2:ggh5:z

Connects up to: Control:ich:ResetAbortInst
ResetAbortInst : SampleReset : input

Connects down to: ME_OR2:cva:b

Connects up to: Control:sr:ResetAbortInst
resetflush_l : fhold_ctl : wire

Connects down to: ME_O2A1_D:iu_hold_gate_1:z , ME_FDS2LP:finst_e_ff:cr , ME_FDS2LP:fop_e_ff:cr , ME_FDS2LP:ldreg_e_ff:cr , ME_FDS2LP:ldreg_w_ff:cr , ME_FDS2LP8:ls_ereg:CR , ME_FDS2LP5:ls_rreg:CR , ME_FDS2LP:rs1dbl_e_ff:cr , ME_FDS2LP:rs1used_e_ff:cr , ME_FDS2LP:rddbl_e_ff:cr , ME_FDS2LP:rdused_e_ff:cr , ME_FDS2LP:unimp_e_ff:cr , ME_FD1R:fhold_ff:cr
resetflush_l : qcore_ctl : wire

Connects down to: ME_O2A1:iu_hold_gate_24:z , ME_FDS2LP:fmul_e_ff:cr
resetflush_l : stat_ctl : wire

Connects down to: ME_O2A1:iu_hold_gate_1:z , ME_FDS2LP:finst_ff_e:cr , ME_FDS2LP:noqne_ff:cr
ResetImp : Control : wire

Connects down to: SampleReset:sr:ResetImp , ImplementedCheck:ich:ResetImp
ResetImp : ImplementedCheck : input

Connects down to: ME_INVA:ggh2:a , ME_OR2:icor:b

Connects up to: Control:ich:ResetImp
ResetImp : SampleReset : output

Connects down to: ME_FD1:rs:q , ME_OR2:cva:a

Connects up to: Control:sr:ResetImp
ResetIn : Control : input

Connects down to: SampleReset:sr:ResetIn

Connects up to: fp_ctl:cl:ResetIn
ResetIn : fp_ctl : input

Connects down to: Control:cl:ResetIn

Connects up to: fpufpc:fpctl:Reset
ResetIn : SampleReset : input

Connects down to: ME_FD1:rs:d

Connects up to: Control:sr:ResetIn
ResetInorAbort : SampleReset : wire

Connects down to: ME_OR2:cva:z , ME_FD1:rva:d
resetn : MflipflopR : wire

Connects down to: ASFFRHA:dff:R
reset_ : tri_regen_32 : wire

Connects down to: ATSBUFD:tristate_31_24:RESET , ATSBUFD:tristate_23_16:RESET , ATSBUFD:tristate_15_8:RESET , ATSBUFD:tristate_7_0:RESET
reset_any : misc : output

Connects down to: rl_rst_cntl:rst_cntl:reset_any

Connects up to: clk_misc:ssparc_misc:reset_iu
reset_any : rl_rst_cntl : output wire

Connects up to: misc:rst_cntl:reset_any
reset_clears_count : Mclocks : reg
reset_dummy : Minterface : wire

Connects down to: Mflipflop_1:reset_dummy_reg_1:out
RESET_IN : Mclocks : reg
reset_iu : clk_misc : output

Connects down to: misc:ssparc_misc:reset_any

Connects up to: ssparc_chip:clk_misc:reset_iu
reset_iu : ssparc_chip : wire

Connects down to: clk_misc:clk_misc:reset_iu , ssparc_core:ssparc_core:reset_iu
reset_iu : ssparc_core : input

Connects down to: Miu:iu:ss_reset , mmu:ssparc_mmu:ss_reset_any

Connects up to: ssparc_chip:ssparc_core:reset_iu
reset_l : abort_write_sm : input

Connects up to: afxmaster:aw_sm:reset_l
reset_l : afxmaster : input

Connects down to: retry_sm:retry_sm1:reset_l , start_xfer_sm:start_xfer_sm1:reset_l , quiescent_sm:q_sm:reset_l , start_sm:start_sm1:reset_l , abort_write_sm:aw_sm:reset_l , IOTLB:io_tlb:RST , afxm_sm:afxm_sm1:reset_l

Connects up to: pcic:afxm:reset_l_reg
reset_l : afxm_sm : input

Connects up to: afxmaster:afxm_sm1:reset_l
reset_l : afx_slave : input wire (used in @negedge)

Connects up to: Msystem:Mafx:reset_l
reset_l : fhold_ctl : wire

Connects down to: ME_O2A1_D:iu_hold_gate_1:c , ME_O2A1_D:iu_hold_gate_2:c , ME_FDS2LP5:rd_wreg:CR
reset_l : Mflipflop_arh : input

Connects down to: Mflipflop_ar:ar:2

Connects up to: bsr_control:la1:tap_reset_l , scanclock_control:mla2:tap_reset_l , ir:inst_latch_l1:rst_l , ir:inst_latch_l2:rst_l , ir:inst_latch_l3:rst_l , ir:inst_latch_l4:rst_l , ir:inst_latch_l5:rst_l , ir:inst_latch_l6:rst_l , ir:dcd_l1:tap_reset_l , ir:dcd_l2:tap_reset_l , ir:dcd_l3:tap_reset_l , ir:crl:tap_reset_l , ir:dcd_l4:tap_reset_l , ir:dcd_l5:tap_reset_l , ir:dcd_l6:tap_reset_l , ir:dcd_l7:tap_reset_l , ir:dcd_l8:tap_reset_l , ir:dcd_l9:tap_reset_l
reset_l : Mflipflop_r : input

Connects down to: ADFFRA:dff:R

Connects up to: writebuffer:wb_std2_ff:wb_reset , writebuffer:wb_sel_ff:wb_reset , rl_dc_sm:mm_dstat_avail_d1_ff:ss_reset , rl_dc_sm:cached_d1_ff:ss_reset , Mflipflop_r_1:Mflipflop_r_0_32:reset_l , Mflipflop_r_2:Mflipflop_r_1_0:reset_l , Mflipflop_r_2:Mflipflop_r_1_1:reset_l , Mflipflop_r_3:Mflipflop_r_2_0:reset_l , Mflipflop_r_3:Mflipflop_r_2_1:reset_l , Mflipflop_r_3:Mflipflop_r_2_2:reset_l , Mflipflop_r_4:Mflipflop_r_3_0:reset_l , Mflipflop_r_4:Mflipflop_r_3_1:reset_l , Mflipflop_r_4:Mflipflop_r_3_2:reset_l , Mflipflop_r_4:Mflipflop_r_3_3:reset_l , Mflipflop_r_5:Mflipflop_r_4_0:reset_l , Mflipflop_r_5:Mflipflop_r_4_1:reset_l , Mflipflop_r_5:Mflipflop_r_4_2:reset_l , Mflipflop_r_5:Mflipflop_r_4_3:reset_l , Mflipflop_r_5:Mflipflop_r_4_4:reset_l , Mflipflop_r_6:Mflipflop_r_5_0:reset_l , Mflipflop_r_6:Mflipflop_r_5_1:reset_l , Mflipflop_r_6:Mflipflop_r_5_2:reset_l , Mflipflop_r_6:Mflipflop_r_5_3:reset_l , Mflipflop_r_6:Mflipflop_r_5_4:reset_l , Mflipflop_r_6:Mflipflop_r_5_5:reset_l , Mflipflop_r_7:Mflipflop_r_6_0:reset_l , Mflipflop_r_7:Mflipflop_r_6_1:reset_l , Mflipflop_r_7:Mflipflop_r_6_2:reset_l , Mflipflop_r_7:Mflipflop_r_6_3:reset_l , Mflipflop_r_7:Mflipflop_r_6_4:reset_l , Mflipflop_r_7:Mflipflop_r_6_5:reset_l , Mflipflop_r_7:Mflipflop_r_6_6:reset_l , Mflipflop_r_8:Mflipflop_r_7_0:reset_l , Mflipflop_r_8:Mflipflop_r_7_1:reset_l , Mflipflop_r_8:Mflipflop_r_7_2:reset_l , Mflipflop_r_8:Mflipflop_r_7_3:reset_l , Mflipflop_r_8:Mflipflop_r_7_4:reset_l , Mflipflop_r_8:Mflipflop_r_7_5:reset_l , Mflipflop_r_8:Mflipflop_r_7_6:reset_l , Mflipflop_r_8:Mflipflop_r_7_7:reset_l , Mflipflop_r_9:Mflipflop_r_8_0:reset_l , Mflipflop_r_9:Mflipflop_r_8_1:reset_l , Mflipflop_r_9:Mflipflop_r_8_2:reset_l , Mflipflop_r_9:Mflipflop_r_8_3:reset_l , Mflipflop_r_9:Mflipflop_r_8_4:reset_l , Mflipflop_r_9:Mflipflop_r_8_5:reset_l , Mflipflop_r_9:Mflipflop_r_8_6:reset_l , Mflipflop_r_9:Mflipflop_r_8_7:reset_l , Mflipflop_r_9:Mflipflop_r_8_8:reset_l , rl_mmu_regs:prtct_err_reg:ss_reset , rl_mmu_regs:priv_err_reg:ss_reset , rl_ic_cntl:fdf_ff:ss_reset , rl_ic_cntl:isf_ff:ss_reset , rl_ic_cntl:ice_ff:ss_reset , rl_ic_cntl:fcit_ff:ss_reset , rl_ic_cntl:fm_ff:ss_reset , rl_ic_cntl:dc_ff:ss_reset , rl_ic_cntl:ibf_ff:ss_reset , rl_ic_cntl:eim_ff:ss_reset , rl_ic_cntl:iwt1_ff:ss_reset , rl_ic_cntl:mlc_ff:ss_reset , pll:div4_ff1:pll_rst , pll:div4_ff2:pll_rst , rl_dc_cntl:standby_ff:ss_reset , rl_dc_cntl:iu_in_trap_sr_ff:ss_reset , rl_dc_cntl:atomic_wb_ff:ss_reset , rl_dc_cntl:bsi_ff:ss_reset , rl_dc_cntl:bsih_ff:ss_reset , rl_dc_cntl:add_wb_ff:ss_reset , rl_dc_cntl:ld_op_in_trap_ff:ss_reset , rl_dc_cntl:fill_dw_match_ff:ss_reset , rl_dc_cntl:hold_after_last_stream_ff:ss_reset , rl_dc_cntl:mm_dcache_enbl_multi_cycle_ff:ss_reset , rl_dc_cntl:mm_dcstben_d1_ff:ss_reset , rl_dc_cntl:parity_error_d1_ff:ss_reset , rl_dc_cntl:parity_error_d2_ff:ss_reset , rl_dc_cntl:dt_be_vb_d1_ff:ss_reset , rl_dc_cntl:bad_mem_op_ff:ss_reset , rl_dc_cntl:bad_mem_op_dt_hit_ff:ss_reset , rl_dc_cntl:iu_held_last_ff:ss_reset , rl_dc_cntl:dt_index3_multi_cycle_ff:ss_reset , rl_dc_cntl:dt_index2_multi_cycle_ff:ss_reset , rl_dc_cntl:dt_index1_multi_cycle_ff:ss_reset , rl_dc_cntl:dt_flush_user_multi_cycle_ff:ss_reset , rl_dc_cntl:dt_flush_user_cntx_multi_cycle_ff:ss_reset , rl_dc_cntl:flush_ic_e_multi_cycle_ff:ss_reset , rl_dc_cntl:force_dva_f_ff:ss_reset , rl_dc_cntl:ic_flush_w_ff:ss_reset , rl_dc_cntl:dt_flush_w_ff:ss_reset , rl_dc_cntl:flush1_ff:ss_reset , rl_dc_cntl:flush2_ff:ss_reset , rl_dc_cntl:flush123_ff:ss_reset , rl_dc_cntl:dt_flush_w_extended_hold_ff:ss_reset , rl_dc_cntl:dc_asi_load_tag_w1_ff:ss_reset , Mflipflop_r_10:Mflipflop_r_9_0:reset_l , Mflipflop_r_10:Mflipflop_r_9_1:reset_l , Mflipflop_r_10:Mflipflop_r_9_2:reset_l , Mflipflop_r_10:Mflipflop_r_9_3:reset_l , Mflipflop_r_10:Mflipflop_r_9_4:reset_l , Mflipflop_r_10:Mflipflop_r_9_5:reset_l , Mflipflop_r_10:Mflipflop_r_9_6:reset_l , Mflipflop_r_10:Mflipflop_r_9_7:reset_l , Mflipflop_r_10:Mflipflop_r_9_8:reset_l , Mflipflop_r_10:Mflipflop_r_9_9:reset_l , Mflipflop_r_11:Mflipflop_r_10_0:reset_l , Mflipflop_r_11:Mflipflop_r_10_1:reset_l , Mflipflop_r_11:Mflipflop_r_10_2:reset_l , Mflipflop_r_11:Mflipflop_r_10_3:reset_l , Mflipflop_r_11:Mflipflop_r_10_4:reset_l , Mflipflop_r_11:Mflipflop_r_10_5:reset_l , Mflipflop_r_11:Mflipflop_r_10_6:reset_l , Mflipflop_r_11:Mflipflop_r_10_7:reset_l , Mflipflop_r_11:Mflipflop_r_10_8:reset_l , Mflipflop_r_11:Mflipflop_r_10_9:reset_l , Mflipflop_r_11:Mflipflop_r_10_10:reset_l , Mflipflop_r_12:Mflipflop_r_11_0:reset_l , Mflipflop_r_12:Mflipflop_r_11_1:reset_l , Mflipflop_r_12:Mflipflop_r_11_2:reset_l , Mflipflop_r_12:Mflipflop_r_11_3:reset_l , Mflipflop_r_12:Mflipflop_r_11_4:reset_l , Mflipflop_r_12:Mflipflop_r_11_5:reset_l , Mflipflop_r_12:Mflipflop_r_11_6:reset_l , Mflipflop_r_12:Mflipflop_r_11_7:reset_l , Mflipflop_r_12:Mflipflop_r_11_8:reset_l , Mflipflop_r_12:Mflipflop_r_11_9:reset_l , Mflipflop_r_12:Mflipflop_r_11_10:reset_l , Mflipflop_r_12:Mflipflop_r_11_11:reset_l , Mflipflop_r_13:Mflipflop_r_12_0:reset_l , Mflipflop_r_13:Mflipflop_r_12_1:reset_l , Mflipflop_r_13:Mflipflop_r_12_2:reset_l , Mflipflop_r_13:Mflipflop_r_12_3:reset_l , Mflipflop_r_13:Mflipflop_r_12_4:reset_l , Mflipflop_r_13:Mflipflop_r_12_5:reset_l , Mflipflop_r_13:Mflipflop_r_12_6:reset_l , Mflipflop_r_13:Mflipflop_r_12_7:reset_l , Mflipflop_r_13:Mflipflop_r_12_8:reset_l , Mflipflop_r_13:Mflipflop_r_12_9:reset_l , Mflipflop_r_13:Mflipflop_r_12_10:reset_l , Mflipflop_r_13:Mflipflop_r_12_11:reset_l , Mflipflop_r_13:Mflipflop_r_12_12:reset_l , Mflipflop_r_14:Mflipflop_r_13_0:reset_l , Mflipflop_r_14:Mflipflop_r_13_1:reset_l , Mflipflop_r_14:Mflipflop_r_13_2:reset_l , Mflipflop_r_14:Mflipflop_r_13_3:reset_l , Mflipflop_r_14:Mflipflop_r_13_4:reset_l , Mflipflop_r_14:Mflipflop_r_13_5:reset_l , Mflipflop_r_14:Mflipflop_r_13_6:reset_l , Mflipflop_r_14:Mflipflop_r_13_7:reset_l , Mflipflop_r_14:Mflipflop_r_13_8:reset_l , Mflipflop_r_14:Mflipflop_r_13_9:reset_l , Mflipflop_r_14:Mflipflop_r_13_10:reset_l , Mflipflop_r_14:Mflipflop_r_13_11:reset_l , Mflipflop_r_14:Mflipflop_r_13_12:reset_l , Mflipflop_r_14:Mflipflop_r_13_13:reset_l , Mflipflop_r_15:Mflipflop_r_14_0:reset_l , Mflipflop_r_15:Mflipflop_r_14_1:reset_l , Mflipflop_r_15:Mflipflop_r_14_2:reset_l , Mflipflop_r_15:Mflipflop_r_14_3:reset_l , Mflipflop_r_15:Mflipflop_r_14_4:reset_l , Mflipflop_r_15:Mflipflop_r_14_5:reset_l , Mflipflop_r_15:Mflipflop_r_14_6:reset_l , Mflipflop_r_15:Mflipflop_r_14_7:reset_l , Mflipflop_r_15:Mflipflop_r_14_8:reset_l , Mflipflop_r_15:Mflipflop_r_14_9:reset_l , Mflipflop_r_15:Mflipflop_r_14_10:reset_l , Mflipflop_r_15:Mflipflop_r_14_11:reset_l , Mflipflop_r_15:Mflipflop_r_14_12:reset_l , Mflipflop_r_15:Mflipflop_r_14_13:reset_l , Mflipflop_r_15:Mflipflop_r_14_14:reset_l , Mflipflop_r_16:Mflipflop_r_15_0:reset_l , Mflipflop_r_16:Mflipflop_r_15_1:reset_l , Mflipflop_r_16:Mflipflop_r_15_2:reset_l , Mflipflop_r_16:Mflipflop_r_15_3:reset_l , Mflipflop_r_16:Mflipflop_r_15_4:reset_l , Mflipflop_r_16:Mflipflop_r_15_5:reset_l , Mflipflop_r_16:Mflipflop_r_15_6:reset_l , Mflipflop_r_16:Mflipflop_r_15_7:reset_l , Mflipflop_r_16:Mflipflop_r_15_8:reset_l , Mflipflop_r_16:Mflipflop_r_15_9:reset_l , Mflipflop_r_16:Mflipflop_r_15_10:reset_l , Mflipflop_r_16:Mflipflop_r_15_11:reset_l , Mflipflop_r_16:Mflipflop_r_15_12:reset_l , Mflipflop_r_16:Mflipflop_r_15_13:reset_l , Mflipflop_r_16:Mflipflop_r_15_14:reset_l , Mflipflop_r_16:Mflipflop_r_15_15:reset_l , Mflipflop_r_17:Mflipflop_r_16_0:reset_l , Mflipflop_r_17:Mflipflop_r_16_1:reset_l , Mflipflop_r_17:Mflipflop_r_16_2:reset_l , Mflipflop_r_17:Mflipflop_r_16_3:reset_l , Mflipflop_r_17:Mflipflop_r_16_4:reset_l , Mflipflop_r_17:Mflipflop_r_16_5:reset_l , Mflipflop_r_17:Mflipflop_r_16_6:reset_l , Mflipflop_r_17:Mflipflop_r_16_7:reset_l , Mflipflop_r_17:Mflipflop_r_16_8:reset_l , Mflipflop_r_17:Mflipflop_r_16_9:reset_l , Mflipflop_r_17:Mflipflop_r_16_10:reset_l , Mflipflop_r_17:Mflipflop_r_16_11:reset_l , Mflipflop_r_17:Mflipflop_r_16_12:reset_l , Mflipflop_r_17:Mflipflop_r_16_13:reset_l , Mflipflop_r_17:Mflipflop_r_16_14:reset_l , Mflipflop_r_17:Mflipflop_r_16_15:reset_l , Mflipflop_r_17:Mflipflop_r_16_16:reset_l , Mflipflop_r_18:Mflipflop_r_17_0:reset_l , Mflipflop_r_18:Mflipflop_r_17_1:reset_l , Mflipflop_r_18:Mflipflop_r_17_2:reset_l , Mflipflop_r_18:Mflipflop_r_17_3:reset_l , Mflipflop_r_18:Mflipflop_r_17_4:reset_l , Mflipflop_r_18:Mflipflop_r_17_5:reset_l , Mflipflop_r_18:Mflipflop_r_17_6:reset_l , Mflipflop_r_18:Mflipflop_r_17_7:reset_l , Mflipflop_r_18:Mflipflop_r_17_8:reset_l , Mflipflop_r_18:Mflipflop_r_17_9:reset_l , Mflipflop_r_18:Mflipflop_r_17_10:reset_l , Mflipflop_r_18:Mflipflop_r_17_11:reset_l , Mflipflop_r_18:Mflipflop_r_17_12:reset_l , Mflipflop_r_18:Mflipflop_r_17_13:reset_l , Mflipflop_r_18:Mflipflop_r_17_14:reset_l , Mflipflop_r_18:Mflipflop_r_17_15:reset_l , Mflipflop_r_18:Mflipflop_r_17_16:reset_l , Mflipflop_r_18:Mflipflop_r_17_17:reset_l , Mflipflop_r_19:Mflipflop_r_18_0:reset_l , Mflipflop_r_19:Mflipflop_r_18_1:reset_l , Mflipflop_r_19:Mflipflop_r_18_2:reset_l , Mflipflop_r_19:Mflipflop_r_18_3:reset_l , Mflipflop_r_19:Mflipflop_r_18_4:reset_l , Mflipflop_r_19:Mflipflop_r_18_5:reset_l , Mflipflop_r_19:Mflipflop_r_18_6:reset_l , Mflipflop_r_19:Mflipflop_r_18_7:reset_l , Mflipflop_r_19:Mflipflop_r_18_8:reset_l , Mflipflop_r_19:Mflipflop_r_18_9:reset_l , Mflipflop_r_19:Mflipflop_r_18_10:reset_l , Mflipflop_r_19:Mflipflop_r_18_11:reset_l , Mflipflop_r_19:Mflipflop_r_18_12:reset_l , Mflipflop_r_19:Mflipflop_r_18_13:reset_l , Mflipflop_r_19:Mflipflop_r_18_14:reset_l , Mflipflop_r_19:Mflipflop_r_18_15:reset_l , Mflipflop_r_19:Mflipflop_r_18_16:reset_l , Mflipflop_r_19:Mflipflop_r_18_17:reset_l , Mflipflop_r_19:Mflipflop_r_18_18:reset_l , Mflipflop_r_20:Mflipflop_r_19_0:reset_l , Mflipflop_r_20:Mflipflop_r_19_1:reset_l , Mflipflop_r_20:Mflipflop_r_19_2:reset_l , Mflipflop_r_20:Mflipflop_r_19_3:reset_l , Mflipflop_r_20:Mflipflop_r_19_4:reset_l , Mflipflop_r_20:Mflipflop_r_19_5:reset_l , Mflipflop_r_20:Mflipflop_r_19_6:reset_l , Mflipflop_r_20:Mflipflop_r_19_7:reset_l , Mflipflop_r_20:Mflipflop_r_19_8:reset_l , Mflipflop_r_20:Mflipflop_r_19_9:reset_l , Mflipflop_r_20:Mflipflop_r_19_10:reset_l , Mflipflop_r_20:Mflipflop_r_19_11:reset_l , Mflipflop_r_20:Mflipflop_r_19_12:reset_l , Mflipflop_r_20:Mflipflop_r_19_13:reset_l , Mflipflop_r_20:Mflipflop_r_19_14:reset_l , Mflipflop_r_20:Mflipflop_r_19_15:reset_l , Mflipflop_r_20:Mflipflop_r_19_16:reset_l , Mflipflop_r_20:Mflipflop_r_19_17:reset_l , Mflipflop_r_20:Mflipflop_r_19_18:reset_l , Mflipflop_r_20:Mflipflop_r_19_19:reset_l , Mflipflop_r_21:Mflipflop_r_20_0:reset_l , Mflipflop_r_21:Mflipflop_r_20_1:reset_l , Mflipflop_r_21:Mflipflop_r_20_2:reset_l , Mflipflop_r_21:Mflipflop_r_20_3:reset_l , Mflipflop_r_21:Mflipflop_r_20_4:reset_l , Mflipflop_r_21:Mflipflop_r_20_5:reset_l , Mflipflop_r_21:Mflipflop_r_20_6:reset_l , Mflipflop_r_21:Mflipflop_r_20_7:reset_l , Mflipflop_r_21:Mflipflop_r_20_8:reset_l , Mflipflop_r_21:Mflipflop_r_20_9:reset_l , Mflipflop_r_21:Mflipflop_r_20_10:reset_l , Mflipflop_r_21:Mflipflop_r_20_11:reset_l , Mflipflop_r_21:Mflipflop_r_20_12:reset_l , Mflipflop_r_21:Mflipflop_r_20_13:reset_l , Mflipflop_r_21:Mflipflop_r_20_14:reset_l , Mflipflop_r_21:Mflipflop_r_20_15:reset_l , Mflipflop_r_21:Mflipflop_r_20_16:reset_l , Mflipflop_r_21:Mflipflop_r_20_17:reset_l , Mflipflop_r_21:Mflipflop_r_20_18:reset_l , Mflipflop_r_21:Mflipflop_r_20_19:reset_l , Mflipflop_r_21:Mflipflop_r_20_20:reset_l , Mflipflop_r_22:Mflipflop_r_21_0:reset_l , Mflipflop_r_22:Mflipflop_r_21_1:reset_l , Mflipflop_r_22:Mflipflop_r_21_2:reset_l , Mflipflop_r_22:Mflipflop_r_21_3:reset_l , Mflipflop_r_22:Mflipflop_r_21_4:reset_l , Mflipflop_r_22:Mflipflop_r_21_5:reset_l , Mflipflop_r_22:Mflipflop_r_21_6:reset_l , Mflipflop_r_22:Mflipflop_r_21_7:reset_l , Mflipflop_r_22:Mflipflop_r_21_8:reset_l , Mflipflop_r_22:Mflipflop_r_21_9:reset_l , Mflipflop_r_22:Mflipflop_r_21_10:reset_l , Mflipflop_r_22:Mflipflop_r_21_11:reset_l , Mflipflop_r_22:Mflipflop_r_21_12:reset_l , Mflipflop_r_22:Mflipflop_r_21_13:reset_l , Mflipflop_r_22:Mflipflop_r_21_14:reset_l , Mflipflop_r_22:Mflipflop_r_21_15:reset_l , Mflipflop_r_22:Mflipflop_r_21_16:reset_l , Mflipflop_r_22:Mflipflop_r_21_17:reset_l , Mflipflop_r_22:Mflipflop_r_21_18:reset_l , Mflipflop_r_22:Mflipflop_r_21_19:reset_l , Mflipflop_r_22:Mflipflop_r_21_20:reset_l , Mflipflop_r_22:Mflipflop_r_21_21:reset_l , Mflipflop_r_23:Mflipflop_r_22_0:reset_l , Mflipflop_r_23:Mflipflop_r_22_1:reset_l , Mflipflop_r_23:Mflipflop_r_22_2:reset_l , Mflipflop_r_23:Mflipflop_r_22_3:reset_l , Mflipflop_r_23:Mflipflop_r_22_4:reset_l , Mflipflop_r_23:Mflipflop_r_22_5:reset_l , Mflipflop_r_23:Mflipflop_r_22_6:reset_l , Mflipflop_r_23:Mflipflop_r_22_7:reset_l , Mflipflop_r_23:Mflipflop_r_22_8:reset_l , Mflipflop_r_23:Mflipflop_r_22_9:reset_l , Mflipflop_r_23:Mflipflop_r_22_10:reset_l , Mflipflop_r_23:Mflipflop_r_22_11:reset_l , Mflipflop_r_23:Mflipflop_r_22_12:reset_l , Mflipflop_r_23:Mflipflop_r_22_13:reset_l , Mflipflop_r_23:Mflipflop_r_22_14:reset_l , Mflipflop_r_23:Mflipflop_r_22_15:reset_l , Mflipflop_r_23:Mflipflop_r_22_16:reset_l , Mflipflop_r_23:Mflipflop_r_22_17:reset_l , Mflipflop_r_23:Mflipflop_r_22_18:reset_l , Mflipflop_r_23:Mflipflop_r_22_19:reset_l , Mflipflop_r_23:Mflipflop_r_22_20:reset_l , Mflipflop_r_23:Mflipflop_r_22_21:reset_l , Mflipflop_r_23:Mflipflop_r_22_22:reset_l , Mflipflop_r_24:Mflipflop_r_23_0:reset_l , Mflipflop_r_24:Mflipflop_r_23_1:reset_l , Mflipflop_r_24:Mflipflop_r_23_2:reset_l , Mflipflop_r_24:Mflipflop_r_23_3:reset_l , Mflipflop_r_24:Mflipflop_r_23_4:reset_l , Mflipflop_r_24:Mflipflop_r_23_5:reset_l , Mflipflop_r_24:Mflipflop_r_23_6:reset_l , Mflipflop_r_24:Mflipflop_r_23_7:reset_l , Mflipflop_r_24:Mflipflop_r_23_8:reset_l , Mflipflop_r_24:Mflipflop_r_23_9:reset_l , Mflipflop_r_24:Mflipflop_r_23_10:reset_l , Mflipflop_r_24:Mflipflop_r_23_11:reset_l , Mflipflop_r_24:Mflipflop_r_23_12:reset_l , Mflipflop_r_24:Mflipflop_r_23_13:reset_l , Mflipflop_r_24:Mflipflop_r_23_14:reset_l , Mflipflop_r_24:Mflipflop_r_23_15:reset_l , Mflipflop_r_24:Mflipflop_r_23_16:reset_l , Mflipflop_r_24:Mflipflop_r_23_17:reset_l , Mflipflop_r_24:Mflipflop_r_23_18:reset_l , Mflipflop_r_24:Mflipflop_r_23_19:reset_l , Mflipflop_r_24:Mflipflop_r_23_20:reset_l , Mflipflop_r_24:Mflipflop_r_23_21:reset_l , Mflipflop_r_24:Mflipflop_r_23_22:reset_l , Mflipflop_r_24:Mflipflop_r_23_23:reset_l , Mflipflop_r_25:Mflipflop_r_24_0:reset_l , Mflipflop_r_25:Mflipflop_r_24_1:reset_l , Mflipflop_r_25:Mflipflop_r_24_2:reset_l , Mflipflop_r_25:Mflipflop_r_24_3:reset_l , Mflipflop_r_25:Mflipflop_r_24_4:reset_l , Mflipflop_r_25:Mflipflop_r_24_5:reset_l , Mflipflop_r_25:Mflipflop_r_24_6:reset_l , Mflipflop_r_25:Mflipflop_r_24_7:reset_l , Mflipflop_r_25:Mflipflop_r_24_8:reset_l , Mflipflop_r_25:Mflipflop_r_24_9:reset_l , Mflipflop_r_25:Mflipflop_r_24_10:reset_l , Mflipflop_r_25:Mflipflop_r_24_11:reset_l , Mflipflop_r_25:Mflipflop_r_24_12:reset_l , Mflipflop_r_25:Mflipflop_r_24_13:reset_l , Mflipflop_r_25:Mflipflop_r_24_14:reset_l , Mflipflop_r_25:Mflipflop_r_24_15:reset_l , Mflipflop_r_25:Mflipflop_r_24_16:reset_l , Mflipflop_r_25:Mflipflop_r_24_17:reset_l , Mflipflop_r_25:Mflipflop_r_24_18:reset_l , Mflipflop_r_25:Mflipflop_r_24_19:reset_l , Mflipflop_r_25:Mflipflop_r_24_20:reset_l , Mflipflop_r_25:Mflipflop_r_24_21:reset_l , Mflipflop_r_25:Mflipflop_r_24_22:reset_l , Mflipflop_r_25:Mflipflop_r_24_23:reset_l , Mflipflop_r_25:Mflipflop_r_24_24:reset_l , Mflipflop_r_26:Mflipflop_r_25_0:reset_l , Mflipflop_r_26:Mflipflop_r_25_1:reset_l , Mflipflop_r_26:Mflipflop_r_25_2:reset_l , Mflipflop_r_26:Mflipflop_r_25_3:reset_l , Mflipflop_r_26:Mflipflop_r_25_4:reset_l , Mflipflop_r_26:Mflipflop_r_25_5:reset_l , Mflipflop_r_26:Mflipflop_r_25_6:reset_l , Mflipflop_r_26:Mflipflop_r_25_7:reset_l , Mflipflop_r_26:Mflipflop_r_25_8:reset_l , Mflipflop_r_26:Mflipflop_r_25_9:reset_l , Mflipflop_r_26:Mflipflop_r_25_10:reset_l , Mflipflop_r_26:Mflipflop_r_25_11:reset_l , Mflipflop_r_26:Mflipflop_r_25_12:reset_l , Mflipflop_r_26:Mflipflop_r_25_13:reset_l , Mflipflop_r_26:Mflipflop_r_25_14:reset_l , Mflipflop_r_26:Mflipflop_r_25_15:reset_l , Mflipflop_r_26:Mflipflop_r_25_16:reset_l , Mflipflop_r_26:Mflipflop_r_25_17:reset_l , Mflipflop_r_26:Mflipflop_r_25_18:reset_l , Mflipflop_r_26:Mflipflop_r_25_19:reset_l , Mflipflop_r_26:Mflipflop_r_25_20:reset_l , Mflipflop_r_26:Mflipflop_r_25_21:reset_l , Mflipflop_r_26:Mflipflop_r_25_22:reset_l , Mflipflop_r_26:Mflipflop_r_25_23:reset_l , Mflipflop_r_26:Mflipflop_r_25_24:reset_l , Mflipflop_r_26:Mflipflop_r_25_25:reset_l , Mflipflop_r_27:Mflipflop_r_26_0:reset_l , Mflipflop_r_27:Mflipflop_r_26_1:reset_l , Mflipflop_r_27:Mflipflop_r_26_2:reset_l , Mflipflop_r_27:Mflipflop_r_26_3:reset_l , Mflipflop_r_27:Mflipflop_r_26_4:reset_l , Mflipflop_r_27:Mflipflop_r_26_5:reset_l , Mflipflop_r_27:Mflipflop_r_26_6:reset_l , Mflipflop_r_27:Mflipflop_r_26_7:reset_l , Mflipflop_r_27:Mflipflop_r_26_8:reset_l , Mflipflop_r_27:Mflipflop_r_26_9:reset_l , Mflipflop_r_27:Mflipflop_r_26_10:reset_l , Mflipflop_r_27:Mflipflop_r_26_11:reset_l , Mflipflop_r_27:Mflipflop_r_26_12:reset_l , Mflipflop_r_27:Mflipflop_r_26_13:reset_l , Mflipflop_r_27:Mflipflop_r_26_14:reset_l , Mflipflop_r_27:Mflipflop_r_26_15:reset_l , Mflipflop_r_27:Mflipflop_r_26_16:reset_l , Mflipflop_r_27:Mflipflop_r_26_17:reset_l , Mflipflop_r_27:Mflipflop_r_26_18:reset_l , Mflipflop_r_27:Mflipflop_r_26_19:reset_l , Mflipflop_r_27:Mflipflop_r_26_20:reset_l , Mflipflop_r_27:Mflipflop_r_26_21:reset_l , Mflipflop_r_27:Mflipflop_r_26_22:reset_l , Mflipflop_r_27:Mflipflop_r_26_23:reset_l , Mflipflop_r_27:Mflipflop_r_26_24:reset_l , Mflipflop_r_27:Mflipflop_r_26_25:reset_l , Mflipflop_r_27:Mflipflop_r_26_26:reset_l , Mflipflop_r_28:Mflipflop_r_27_0:reset_l , Mflipflop_r_28:Mflipflop_r_27_1:reset_l , Mflipflop_r_28:Mflipflop_r_27_2:reset_l , Mflipflop_r_28:Mflipflop_r_27_3:reset_l , Mflipflop_r_28:Mflipflop_r_27_4:reset_l , Mflipflop_r_28:Mflipflop_r_27_5:reset_l , Mflipflop_r_28:Mflipflop_r_27_6:reset_l , Mflipflop_r_28:Mflipflop_r_27_7:reset_l , Mflipflop_r_28:Mflipflop_r_27_8:reset_l , Mflipflop_r_28:Mflipflop_r_27_9:reset_l , Mflipflop_r_28:Mflipflop_r_27_10:reset_l , Mflipflop_r_28:Mflipflop_r_27_11:reset_l , Mflipflop_r_28:Mflipflop_r_27_12:reset_l , Mflipflop_r_28:Mflipflop_r_27_13:reset_l , Mflipflop_r_28:Mflipflop_r_27_14:reset_l , Mflipflop_r_28:Mflipflop_r_27_15:reset_l , Mflipflop_r_28:Mflipflop_r_27_16:reset_l , Mflipflop_r_28:Mflipflop_r_27_17:reset_l , Mflipflop_r_28:Mflipflop_r_27_18:reset_l , Mflipflop_r_28:Mflipflop_r_27_19:reset_l , Mflipflop_r_28:Mflipflop_r_27_20:reset_l , Mflipflop_r_28:Mflipflop_r_27_21:reset_l , Mflipflop_r_28:Mflipflop_r_27_22:reset_l , Mflipflop_r_28:Mflipflop_r_27_23:reset_l , Mflipflop_r_28:Mflipflop_r_27_24:reset_l , Mflipflop_r_28:Mflipflop_r_27_25:reset_l , Mflipflop_r_28:Mflipflop_r_27_26:reset_l , Mflipflop_r_28:Mflipflop_r_27_27:reset_l , Mflipflop_r_29:Mflipflop_r_28_0:reset_l , Mflipflop_r_29:Mflipflop_r_28_1:reset_l , Mflipflop_r_29:Mflipflop_r_28_2:reset_l , Mflipflop_r_29:Mflipflop_r_28_3:reset_l , Mflipflop_r_29:Mflipflop_r_28_4:reset_l , Mflipflop_r_29:Mflipflop_r_28_5:reset_l , Mflipflop_r_29:Mflipflop_r_28_6:reset_l , Mflipflop_r_29:Mflipflop_r_28_7:reset_l , Mflipflop_r_29:Mflipflop_r_28_8:reset_l , Mflipflop_r_29:Mflipflop_r_28_9:reset_l , Mflipflop_r_29:Mflipflop_r_28_10:reset_l , Mflipflop_r_29:Mflipflop_r_28_11:reset_l , Mflipflop_r_29:Mflipflop_r_28_12:reset_l , Mflipflop_r_29:Mflipflop_r_28_13:reset_l , Mflipflop_r_29:Mflipflop_r_28_14:reset_l , Mflipflop_r_29:Mflipflop_r_28_15:reset_l , Mflipflop_r_29:Mflipflop_r_28_16:reset_l , Mflipflop_r_29:Mflipflop_r_28_17:reset_l , Mflipflop_r_29:Mflipflop_r_28_18:reset_l , Mflipflop_r_29:Mflipflop_r_28_19:reset_l , Mflipflop_r_29:Mflipflop_r_28_20:reset_l , Mflipflop_r_29:Mflipflop_r_28_21:reset_l , Mflipflop_r_29:Mflipflop_r_28_22:reset_l , Mflipflop_r_29:Mflipflop_r_28_23:reset_l , Mflipflop_r_29:Mflipflop_r_28_24:reset_l , Mflipflop_r_29:Mflipflop_r_28_25:reset_l , Mflipflop_r_29:Mflipflop_r_28_26:reset_l , Mflipflop_r_29:Mflipflop_r_28_27:reset_l , Mflipflop_r_29:Mflipflop_r_28_28:reset_l , Mflipflop_r_30:Mflipflop_r_29_0:reset_l , Mflipflop_r_30:Mflipflop_r_29_1:reset_l , Mflipflop_r_30:Mflipflop_r_29_2:reset_l , Mflipflop_r_30:Mflipflop_r_29_3:reset_l , Mflipflop_r_30:Mflipflop_r_29_4:reset_l , Mflipflop_r_30:Mflipflop_r_29_5:reset_l , Mflipflop_r_30:Mflipflop_r_29_6:reset_l , Mflipflop_r_30:Mflipflop_r_29_7:reset_l , Mflipflop_r_30:Mflipflop_r_29_8:reset_l , Mflipflop_r_30:Mflipflop_r_29_9:reset_l , Mflipflop_r_30:Mflipflop_r_29_10:reset_l , Mflipflop_r_30:Mflipflop_r_29_11:reset_l , Mflipflop_r_30:Mflipflop_r_29_12:reset_l , Mflipflop_r_30:Mflipflop_r_29_13:reset_l , Mflipflop_r_30:Mflipflop_r_29_14:reset_l , Mflipflop_r_30:Mflipflop_r_29_15:reset_l , Mflipflop_r_30:Mflipflop_r_29_16:reset_l , Mflipflop_r_30:Mflipflop_r_29_17:reset_l , Mflipflop_r_30:Mflipflop_r_29_18:reset_l , Mflipflop_r_30:Mflipflop_r_29_19:reset_l , Mflipflop_r_30:Mflipflop_r_29_20:reset_l , Mflipflop_r_30:Mflipflop_r_29_21:reset_l , Mflipflop_r_30:Mflipflop_r_29_22:reset_l , Mflipflop_r_30:Mflipflop_r_29_23:reset_l , Mflipflop_r_30:Mflipflop_r_29_24:reset_l , Mflipflop_r_30:Mflipflop_r_29_25:reset_l , Mflipflop_r_30:Mflipflop_r_29_26:reset_l , Mflipflop_r_30:Mflipflop_r_29_27:reset_l , Mflipflop_r_30:Mflipflop_r_29_28:reset_l , Mflipflop_r_30:Mflipflop_r_29_29:reset_l , Mflipflop_r_31:Mflipflop_r_30_0:reset_l , Mflipflop_r_31:Mflipflop_r_30_1:reset_l , Mflipflop_r_31:Mflipflop_r_30_2:reset_l , Mflipflop_r_31:Mflipflop_r_30_3:reset_l , Mflipflop_r_31:Mflipflop_r_30_4:reset_l , Mflipflop_r_31:Mflipflop_r_30_5:reset_l , Mflipflop_r_31:Mflipflop_r_30_6:reset_l , Mflipflop_r_31:Mflipflop_r_30_7:reset_l , Mflipflop_r_31:Mflipflop_r_30_8:reset_l , Mflipflop_r_31:Mflipflop_r_30_9:reset_l , Mflipflop_r_31:Mflipflop_r_30_10:reset_l , Mflipflop_r_31:Mflipflop_r_30_11:reset_l , Mflipflop_r_31:Mflipflop_r_30_12:reset_l , Mflipflop_r_31:Mflipflop_r_30_13:reset_l , Mflipflop_r_31:Mflipflop_r_30_14:reset_l , Mflipflop_r_31:Mflipflop_r_30_15:reset_l , Mflipflop_r_31:Mflipflop_r_30_16:reset_l , Mflipflop_r_31:Mflipflop_r_30_17:reset_l , Mflipflop_r_31:Mflipflop_r_30_18:reset_l , Mflipflop_r_31:Mflipflop_r_30_19:reset_l , Mflipflop_r_31:Mflipflop_r_30_20:reset_l , Mflipflop_r_31:Mflipflop_r_30_21:reset_l , Mflipflop_r_31:Mflipflop_r_30_22:reset_l , Mflipflop_r_31:Mflipflop_r_30_23:reset_l , Mflipflop_r_31:Mflipflop_r_30_24:reset_l , Mflipflop_r_31:Mflipflop_r_30_25:reset_l , Mflipflop_r_31:Mflipflop_r_30_26:reset_l , Mflipflop_r_31:Mflipflop_r_30_27:reset_l , Mflipflop_r_31:Mflipflop_r_30_28:reset_l , Mflipflop_r_31:Mflipflop_r_30_29:reset_l , Mflipflop_r_31:Mflipflop_r_30_30:reset_l , Mflipflop_r_32:Mflipflop_r_31_0:reset_l , Mflipflop_r_32:Mflipflop_r_31_1:reset_l , Mflipflop_r_32:Mflipflop_r_31_2:reset_l , Mflipflop_r_32:Mflipflop_r_31_3:reset_l , Mflipflop_r_32:Mflipflop_r_31_4:reset_l , Mflipflop_r_32:Mflipflop_r_31_5:reset_l , Mflipflop_r_32:Mflipflop_r_31_6:reset_l , Mflipflop_r_32:Mflipflop_r_31_7:reset_l , Mflipflop_r_32:Mflipflop_r_31_8:reset_l , Mflipflop_r_32:Mflipflop_r_31_9:reset_l , Mflipflop_r_32:Mflipflop_r_31_10:reset_l , Mflipflop_r_32:Mflipflop_r_31_11:reset_l , Mflipflop_r_32:Mflipflop_r_31_12:reset_l , Mflipflop_r_32:Mflipflop_r_31_13:reset_l , Mflipflop_r_32:Mflipflop_r_31_14:reset_l , Mflipflop_r_32:Mflipflop_r_31_15:reset_l , Mflipflop_r_32:Mflipflop_r_31_16:reset_l , Mflipflop_r_32:Mflipflop_r_31_17:reset_l , Mflipflop_r_32:Mflipflop_r_31_18:reset_l , Mflipflop_r_32:Mflipflop_r_31_19:reset_l , Mflipflop_r_32:Mflipflop_r_31_20:reset_l , Mflipflop_r_32:Mflipflop_r_31_21:reset_l , Mflipflop_r_32:Mflipflop_r_31_22:reset_l , Mflipflop_r_32:Mflipflop_r_31_23:reset_l , Mflipflop_r_32:Mflipflop_r_31_24:reset_l , Mflipflop_r_32:Mflipflop_r_31_25:reset_l , Mflipflop_r_32:Mflipflop_r_31_26:reset_l , Mflipflop_r_32:Mflipflop_r_31_27:reset_l , Mflipflop_r_32:Mflipflop_r_31_28:reset_l , Mflipflop_r_32:Mflipflop_r_31_29:reset_l , Mflipflop_r_32:Mflipflop_r_31_30:reset_l , Mflipflop_r_32:Mflipflop_r_31_31:reset_l , ME_FD1R:dff:cr , rl_clk_cntl:gc_ff:clk_rst_l , rl_clk_cntl:rc_ff:clk_rst_l , rl_clk_cntl:rl_ff:clk_rst_l , rl_clk_cntl:tmr_ff1:clk_rst_l , rl_clk_cntl:tmr_ff2:clk_rst_l , rl_clk_cntl:grc_ff:clk_rst_l , rl_clk_cntl:goc_ff:clk_rst_l , rl_clk_cntl:fc_ff:gated_clk_rst_l , rl_clk_cntl:pciclk_dly_ff:gated_clk_rst_l , rl_clk_cntl:pciclk_dly_ff_:gated_clk_rst_l
reset_l : Mflipflop_rh : input

Connects down to: ADFFRHA:dff:R

Connects up to: Mdcc_bp:trap_ff:iuchip , Mdcc_bp:trap_ff:reset , ME_FDS2LP:dff:cr , rl_clk_cntl:lfp_ff:clk_rst_l , rl_clk_cntl:lp_ff:clk_rst_l , rl_clk_cntl:stopped_ff:clk_rst_l , rl_clk_cntl:sc_ff:clk_rst_l , rl_clk_cntl:scmode1_ff:clk_rst_l , rl_clk_cntl:scmode_ff:clk_rst_l , rl_clk_cntl:jtrst1_ff:clk_rst_l , rl_clk_cntl:jtrst_ff:clk_rst_l , rl_clk_cntl:rst1_ff:clk_rst_l , rl_clk_cntl:rst_ff:clk_rst_l , rl_clk_cntl:rs_dsbl_ff:clk_rst_l , rl_clk_cntl:pdm_ff:clk_rst_l , rl_clk_cntl:rcc_rst_ff:clk_rst_l , rl_clk_cntl:gck_ff:clk_rst_l , rl_clk_cntl:gck_ff_:clk_rst_l , rl_clk_cntl:lfppci_ff:gated_clk_rst_l , rl_clk_cntl:pciclk_ff:gated_clk_rst_l , Mflipflop_rh_10:Mflipflop_rh_9_0:reset_l , Mflipflop_rh_10:Mflipflop_rh_9_1:reset_l , Mflipflop_rh_10:Mflipflop_rh_9_2:reset_l , Mflipflop_rh_10:Mflipflop_rh_9_3:reset_l , Mflipflop_rh_10:Mflipflop_rh_9_4:reset_l , Mflipflop_rh_10:Mflipflop_rh_9_5:reset_l , Mflipflop_rh_10:Mflipflop_rh_9_6:reset_l , Mflipflop_rh_10:Mflipflop_rh_9_7:reset_l , Mflipflop_rh_10:Mflipflop_rh_9_8:reset_l , Mflipflop_rh_10:Mflipflop_rh_9_9:reset_l , Mflipflop_rh_11:Mflipflop_rh_10_0:reset_l , Mflipflop_rh_11:Mflipflop_rh_10_1:reset_l , Mflipflop_rh_11:Mflipflop_rh_10_2:reset_l , Mflipflop_rh_11:Mflipflop_rh_10_3:reset_l , Mflipflop_rh_11:Mflipflop_rh_10_4:reset_l , Mflipflop_rh_11:Mflipflop_rh_10_5:reset_l , Mflipflop_rh_11:Mflipflop_rh_10_6:reset_l , Mflipflop_rh_11:Mflipflop_rh_10_7:reset_l , Mflipflop_rh_11:Mflipflop_rh_10_8:reset_l , Mflipflop_rh_11:Mflipflop_rh_10_9:reset_l , Mflipflop_rh_11:Mflipflop_rh_10_10:reset_l , Mflipflop_rh_12:Mflipflop_rh_11_0:reset_l , Mflipflop_rh_12:Mflipflop_rh_11_1:reset_l , Mflipflop_rh_12:Mflipflop_rh_11_2:reset_l , Mflipflop_rh_12:Mflipflop_rh_11_3:reset_l , Mflipflop_rh_12:Mflipflop_rh_11_4:reset_l , Mflipflop_rh_12:Mflipflop_rh_11_5:reset_l , Mflipflop_rh_12:Mflipflop_rh_11_6:reset_l , Mflipflop_rh_12:Mflipflop_rh_11_7:reset_l , Mflipflop_rh_12:Mflipflop_rh_11_8:reset_l , Mflipflop_rh_12:Mflipflop_rh_11_9:reset_l , Mflipflop_rh_12:Mflipflop_rh_11_10:reset_l , Mflipflop_rh_12:Mflipflop_rh_11_11:reset_l , Mflipflop_rh_13:Mflipflop_rh_12_0:reset_l , Mflipflop_rh_13:Mflipflop_rh_12_1:reset_l , Mflipflop_rh_13:Mflipflop_rh_12_2:reset_l , Mflipflop_rh_13:Mflipflop_rh_12_3:reset_l , Mflipflop_rh_13:Mflipflop_rh_12_4:reset_l , Mflipflop_rh_13:Mflipflop_rh_12_5:reset_l , Mflipflop_rh_13:Mflipflop_rh_12_6:reset_l , Mflipflop_rh_13:Mflipflop_rh_12_7:reset_l , Mflipflop_rh_13:Mflipflop_rh_12_8:reset_l , Mflipflop_rh_13:Mflipflop_rh_12_9:reset_l , Mflipflop_rh_13:Mflipflop_rh_12_10:reset_l , Mflipflop_rh_13:Mflipflop_rh_12_11:reset_l , Mflipflop_rh_13:Mflipflop_rh_12_12:reset_l , Mflipflop_rh_14:Mflipflop_rh_13_0:reset_l , Mflipflop_rh_14:Mflipflop_rh_13_1:reset_l , Mflipflop_rh_14:Mflipflop_rh_13_2:reset_l , Mflipflop_rh_14:Mflipflop_rh_13_3:reset_l , Mflipflop_rh_14:Mflipflop_rh_13_4:reset_l , Mflipflop_rh_14:Mflipflop_rh_13_5:reset_l , Mflipflop_rh_14:Mflipflop_rh_13_6:reset_l , Mflipflop_rh_14:Mflipflop_rh_13_7:reset_l , Mflipflop_rh_14:Mflipflop_rh_13_8:reset_l , Mflipflop_rh_14:Mflipflop_rh_13_9:reset_l , Mflipflop_rh_14:Mflipflop_rh_13_10:reset_l , Mflipflop_rh_14:Mflipflop_rh_13_11:reset_l , Mflipflop_rh_14:Mflipflop_rh_13_12:reset_l , Mflipflop_rh_14:Mflipflop_rh_13_13:reset_l , Mflipflop_rh_15:Mflipflop_rh_14_0:reset_l , Mflipflop_rh_15:Mflipflop_rh_14_1:reset_l , Mflipflop_rh_15:Mflipflop_rh_14_2:reset_l , Mflipflop_rh_15:Mflipflop_rh_14_3:reset_l , Mflipflop_rh_15:Mflipflop_rh_14_4:reset_l , Mflipflop_rh_15:Mflipflop_rh_14_5:reset_l , Mflipflop_rh_15:Mflipflop_rh_14_6:reset_l , Mflipflop_rh_15:Mflipflop_rh_14_7:reset_l , Mflipflop_rh_15:Mflipflop_rh_14_8:reset_l , Mflipflop_rh_15:Mflipflop_rh_14_9:reset_l , Mflipflop_rh_15:Mflipflop_rh_14_10:reset_l , Mflipflop_rh_15:Mflipflop_rh_14_11:reset_l , Mflipflop_rh_15:Mflipflop_rh_14_12:reset_l , Mflipflop_rh_15:Mflipflop_rh_14_13:reset_l , Mflipflop_rh_15:Mflipflop_rh_14_14:reset_l , Mflipflop_rh_16:Mflipflop_rh_15_0:reset_l , Mflipflop_rh_16:Mflipflop_rh_15_1:reset_l , Mflipflop_rh_16:Mflipflop_rh_15_2:reset_l , Mflipflop_rh_16:Mflipflop_rh_15_3:reset_l , Mflipflop_rh_16:Mflipflop_rh_15_4:reset_l , Mflipflop_rh_16:Mflipflop_rh_15_5:reset_l , Mflipflop_rh_16:Mflipflop_rh_15_6:reset_l , Mflipflop_rh_16:Mflipflop_rh_15_7:reset_l , Mflipflop_rh_16:Mflipflop_rh_15_8:reset_l , Mflipflop_rh_16:Mflipflop_rh_15_9:reset_l , Mflipflop_rh_16:Mflipflop_rh_15_10:reset_l , Mflipflop_rh_16:Mflipflop_rh_15_11:reset_l , Mflipflop_rh_16:Mflipflop_rh_15_12:reset_l , Mflipflop_rh_16:Mflipflop_rh_15_13:reset_l , Mflipflop_rh_16:Mflipflop_rh_15_14:reset_l , Mflipflop_rh_16:Mflipflop_rh_15_15:reset_l , Mflipflop_rh_17:Mflipflop_rh_16_0:reset_l , Mflipflop_rh_17:Mflipflop_rh_16_1:reset_l , Mflipflop_rh_17:Mflipflop_rh_16_2:reset_l , Mflipflop_rh_17:Mflipflop_rh_16_3:reset_l , Mflipflop_rh_17:Mflipflop_rh_16_4:reset_l , Mflipflop_rh_17:Mflipflop_rh_16_5:reset_l , Mflipflop_rh_17:Mflipflop_rh_16_6:reset_l , Mflipflop_rh_17:Mflipflop_rh_16_7:reset_l , Mflipflop_rh_17:Mflipflop_rh_16_8:reset_l , Mflipflop_rh_17:Mflipflop_rh_16_9:reset_l , Mflipflop_rh_17:Mflipflop_rh_16_10:reset_l , Mflipflop_rh_17:Mflipflop_rh_16_11:reset_l , Mflipflop_rh_17:Mflipflop_rh_16_12:reset_l , Mflipflop_rh_17:Mflipflop_rh_16_13:reset_l , Mflipflop_rh_17:Mflipflop_rh_16_14:reset_l , Mflipflop_rh_17:Mflipflop_rh_16_15:reset_l , Mflipflop_rh_17:Mflipflop_rh_16_16:reset_l , Mflipflop_rh_18:Mflipflop_rh_17_0:reset_l , Mflipflop_rh_18:Mflipflop_rh_17_1:reset_l , Mflipflop_rh_18:Mflipflop_rh_17_2:reset_l , Mflipflop_rh_18:Mflipflop_rh_17_3:reset_l , Mflipflop_rh_18:Mflipflop_rh_17_4:reset_l , Mflipflop_rh_18:Mflipflop_rh_17_5:reset_l , Mflipflop_rh_18:Mflipflop_rh_17_6:reset_l , Mflipflop_rh_18:Mflipflop_rh_17_7:reset_l , Mflipflop_rh_18:Mflipflop_rh_17_8:reset_l , Mflipflop_rh_18:Mflipflop_rh_17_9:reset_l , Mflipflop_rh_18:Mflipflop_rh_17_10:reset_l , Mflipflop_rh_18:Mflipflop_rh_17_11:reset_l , Mflipflop_rh_18:Mflipflop_rh_17_12:reset_l , Mflipflop_rh_18:Mflipflop_rh_17_13:reset_l , Mflipflop_rh_18:Mflipflop_rh_17_14:reset_l , Mflipflop_rh_18:Mflipflop_rh_17_15:reset_l , Mflipflop_rh_18:Mflipflop_rh_17_16:reset_l , Mflipflop_rh_18:Mflipflop_rh_17_17:reset_l , Mflipflop_rh_19:Mflipflop_rh_18_0:reset_l , Mflipflop_rh_19:Mflipflop_rh_18_1:reset_l , Mflipflop_rh_19:Mflipflop_rh_18_2:reset_l , Mflipflop_rh_19:Mflipflop_rh_18_3:reset_l , Mflipflop_rh_19:Mflipflop_rh_18_4:reset_l , Mflipflop_rh_19:Mflipflop_rh_18_5:reset_l , Mflipflop_rh_19:Mflipflop_rh_18_6:reset_l , Mflipflop_rh_19:Mflipflop_rh_18_7:reset_l , Mflipflop_rh_19:Mflipflop_rh_18_8:reset_l , Mflipflop_rh_19:Mflipflop_rh_18_9:reset_l , Mflipflop_rh_19:Mflipflop_rh_18_10:reset_l , Mflipflop_rh_19:Mflipflop_rh_18_11:reset_l , Mflipflop_rh_19:Mflipflop_rh_18_12:reset_l , Mflipflop_rh_19:Mflipflop_rh_18_13:reset_l , Mflipflop_rh_19:Mflipflop_rh_18_14:reset_l , Mflipflop_rh_19:Mflipflop_rh_18_15:reset_l , Mflipflop_rh_19:Mflipflop_rh_18_16:reset_l , Mflipflop_rh_19:Mflipflop_rh_18_17:reset_l , Mflipflop_rh_19:Mflipflop_rh_18_18:reset_l , Mflipflop_rh_20:Mflipflop_rh_19_0:reset_l , Mflipflop_rh_20:Mflipflop_rh_19_1:reset_l , Mflipflop_rh_20:Mflipflop_rh_19_2:reset_l , Mflipflop_rh_20:Mflipflop_rh_19_3:reset_l , Mflipflop_rh_20:Mflipflop_rh_19_4:reset_l , Mflipflop_rh_20:Mflipflop_rh_19_5:reset_l , Mflipflop_rh_20:Mflipflop_rh_19_6:reset_l , Mflipflop_rh_20:Mflipflop_rh_19_7:reset_l , Mflipflop_rh_20:Mflipflop_rh_19_8:reset_l , Mflipflop_rh_20:Mflipflop_rh_19_9:reset_l , Mflipflop_rh_20:Mflipflop_rh_19_10:reset_l , Mflipflop_rh_20:Mflipflop_rh_19_11:reset_l , Mflipflop_rh_20:Mflipflop_rh_19_12:reset_l , Mflipflop_rh_20:Mflipflop_rh_19_13:reset_l , Mflipflop_rh_20:Mflipflop_rh_19_14:reset_l , Mflipflop_rh_20:Mflipflop_rh_19_15:reset_l , Mflipflop_rh_20:Mflipflop_rh_19_16:reset_l , Mflipflop_rh_20:Mflipflop_rh_19_17:reset_l , Mflipflop_rh_20:Mflipflop_rh_19_18:reset_l , Mflipflop_rh_20:Mflipflop_rh_19_19:reset_l , rl_cyc_ctr:ovfl_ff:rcc_rst_even_l , Mflipflop_rh_21:Mflipflop_rh_20_0:reset_l , Mflipflop_rh_21:Mflipflop_rh_20_1:reset_l , Mflipflop_rh_21:Mflipflop_rh_20_2:reset_l , Mflipflop_rh_21:Mflipflop_rh_20_3:reset_l , Mflipflop_rh_21:Mflipflop_rh_20_4:reset_l , Mflipflop_rh_21:Mflipflop_rh_20_5:reset_l , Mflipflop_rh_21:Mflipflop_rh_20_6:reset_l , Mflipflop_rh_21:Mflipflop_rh_20_7:reset_l , Mflipflop_rh_21:Mflipflop_rh_20_8:reset_l , Mflipflop_rh_21:Mflipflop_rh_20_9:reset_l , Mflipflop_rh_21:Mflipflop_rh_20_10:reset_l , Mflipflop_rh_21:Mflipflop_rh_20_11:reset_l , Mflipflop_rh_21:Mflipflop_rh_20_12:reset_l , Mflipflop_rh_21:Mflipflop_rh_20_13:reset_l , Mflipflop_rh_21:Mflipflop_rh_20_14:reset_l , Mflipflop_rh_21:Mflipflop_rh_20_15:reset_l , Mflipflop_rh_21:Mflipflop_rh_20_16:reset_l , Mflipflop_rh_21:Mflipflop_rh_20_17:reset_l , Mflipflop_rh_21:Mflipflop_rh_20_18:reset_l , Mflipflop_rh_21:Mflipflop_rh_20_19:reset_l , Mflipflop_rh_21:Mflipflop_rh_20_20:reset_l , Mflipflop_rh_22:Mflipflop_rh_21_0:reset_l , Mflipflop_rh_22:Mflipflop_rh_21_1:reset_l , Mflipflop_rh_22:Mflipflop_rh_21_2:reset_l , Mflipflop_rh_22:Mflipflop_rh_21_3:reset_l , Mflipflop_rh_22:Mflipflop_rh_21_4:reset_l , Mflipflop_rh_22:Mflipflop_rh_21_5:reset_l , Mflipflop_rh_22:Mflipflop_rh_21_6:reset_l , Mflipflop_rh_22:Mflipflop_rh_21_7:reset_l , Mflipflop_rh_22:Mflipflop_rh_21_8:reset_l , Mflipflop_rh_22:Mflipflop_rh_21_9:reset_l , Mflipflop_rh_22:Mflipflop_rh_21_10:reset_l , Mflipflop_rh_22:Mflipflop_rh_21_11:reset_l , Mflipflop_rh_22:Mflipflop_rh_21_12:reset_l , Mflipflop_rh_22:Mflipflop_rh_21_13:reset_l , Mflipflop_rh_22:Mflipflop_rh_21_14:reset_l , Mflipflop_rh_22:Mflipflop_rh_21_15:reset_l , Mflipflop_rh_22:Mflipflop_rh_21_16:reset_l , Mflipflop_rh_22:Mflipflop_rh_21_17:reset_l , Mflipflop_rh_22:Mflipflop_rh_21_18:reset_l , Mflipflop_rh_22:Mflipflop_rh_21_19:reset_l , Mflipflop_rh_22:Mflipflop_rh_21_20:reset_l , Mflipflop_rh_22:Mflipflop_rh_21_21:reset_l , Mflipflop_rh_23:Mflipflop_rh_22_0:reset_l , Mflipflop_rh_23:Mflipflop_rh_22_1:reset_l , Mflipflop_rh_23:Mflipflop_rh_22_2:reset_l , Mflipflop_rh_23:Mflipflop_rh_22_3:reset_l , Mflipflop_rh_23:Mflipflop_rh_22_4:reset_l , Mflipflop_rh_23:Mflipflop_rh_22_5:reset_l , Mflipflop_rh_23:Mflipflop_rh_22_6:reset_l , Mflipflop_rh_23:Mflipflop_rh_22_7:reset_l , Mflipflop_rh_23:Mflipflop_rh_22_8:reset_l , Mflipflop_rh_23:Mflipflop_rh_22_9:reset_l , Mflipflop_rh_23:Mflipflop_rh_22_10:reset_l , Mflipflop_rh_23:Mflipflop_rh_22_11:reset_l , Mflipflop_rh_23:Mflipflop_rh_22_12:reset_l , Mflipflop_rh_23:Mflipflop_rh_22_13:reset_l , Mflipflop_rh_23:Mflipflop_rh_22_14:reset_l , Mflipflop_rh_23:Mflipflop_rh_22_15:reset_l , Mflipflop_rh_23:Mflipflop_rh_22_16:reset_l , Mflipflop_rh_23:Mflipflop_rh_22_17:reset_l , Mflipflop_rh_23:Mflipflop_rh_22_18:reset_l , Mflipflop_rh_23:Mflipflop_rh_22_19:reset_l , Mflipflop_rh_23:Mflipflop_rh_22_20:reset_l , Mflipflop_rh_23:Mflipflop_rh_22_21:reset_l , Mflipflop_rh_23:Mflipflop_rh_22_22:reset_l , Mflipflop_rh_24:Mflipflop_rh_23_0:reset_l , Mflipflop_rh_24:Mflipflop_rh_23_1:reset_l , Mflipflop_rh_24:Mflipflop_rh_23_2:reset_l , Mflipflop_rh_24:Mflipflop_rh_23_3:reset_l , Mflipflop_rh_24:Mflipflop_rh_23_4:reset_l , Mflipflop_rh_24:Mflipflop_rh_23_5:reset_l , Mflipflop_rh_24:Mflipflop_rh_23_6:reset_l , Mflipflop_rh_24:Mflipflop_rh_23_7:reset_l , Mflipflop_rh_24:Mflipflop_rh_23_8:reset_l , Mflipflop_rh_24:Mflipflop_rh_23_9:reset_l , Mflipflop_rh_24:Mflipflop_rh_23_10:reset_l , Mflipflop_rh_24:Mflipflop_rh_23_11:reset_l , Mflipflop_rh_24:Mflipflop_rh_23_12:reset_l , Mflipflop_rh_24:Mflipflop_rh_23_13:reset_l , Mflipflop_rh_24:Mflipflop_rh_23_14:reset_l , Mflipflop_rh_24:Mflipflop_rh_23_15:reset_l , Mflipflop_rh_24:Mflipflop_rh_23_16:reset_l , Mflipflop_rh_24:Mflipflop_rh_23_17:reset_l , Mflipflop_rh_24:Mflipflop_rh_23_18:reset_l , Mflipflop_rh_24:Mflipflop_rh_23_19:reset_l , Mflipflop_rh_24:Mflipflop_rh_23_20:reset_l , Mflipflop_rh_24:Mflipflop_rh_23_21:reset_l , Mflipflop_rh_24:Mflipflop_rh_23_22:reset_l , Mflipflop_rh_24:Mflipflop_rh_23_23:reset_l , Mflipflop_rh_25:Mflipflop_rh_24_0:reset_l , Mflipflop_rh_25:Mflipflop_rh_24_1:reset_l , Mflipflop_rh_25:Mflipflop_rh_24_2:reset_l , Mflipflop_rh_25:Mflipflop_rh_24_3:reset_l , Mflipflop_rh_25:Mflipflop_rh_24_4:reset_l , Mflipflop_rh_25:Mflipflop_rh_24_5:reset_l , Mflipflop_rh_25:Mflipflop_rh_24_6:reset_l , Mflipflop_rh_25:Mflipflop_rh_24_7:reset_l , Mflipflop_rh_25:Mflipflop_rh_24_8:reset_l , Mflipflop_rh_25:Mflipflop_rh_24_9:reset_l , Mflipflop_rh_25:Mflipflop_rh_24_10:reset_l , Mflipflop_rh_25:Mflipflop_rh_24_11:reset_l , Mflipflop_rh_25:Mflipflop_rh_24_12:reset_l , Mflipflop_rh_25:Mflipflop_rh_24_13:reset_l , Mflipflop_rh_25:Mflipflop_rh_24_14:reset_l , Mflipflop_rh_25:Mflipflop_rh_24_15:reset_l , Mflipflop_rh_25:Mflipflop_rh_24_16:reset_l , Mflipflop_rh_25:Mflipflop_rh_24_17:reset_l , Mflipflop_rh_25:Mflipflop_rh_24_18:reset_l , Mflipflop_rh_25:Mflipflop_rh_24_19:reset_l , Mflipflop_rh_25:Mflipflop_rh_24_20:reset_l , Mflipflop_rh_25:Mflipflop_rh_24_21:reset_l , Mflipflop_rh_25:Mflipflop_rh_24_22:reset_l , Mflipflop_rh_25:Mflipflop_rh_24_23:reset_l , Mflipflop_rh_25:Mflipflop_rh_24_24:reset_l , Mflipflop_rh_26:Mflipflop_rh_25_0:reset_l , Mflipflop_rh_26:Mflipflop_rh_25_1:reset_l , Mflipflop_rh_26:Mflipflop_rh_25_2:reset_l , Mflipflop_rh_26:Mflipflop_rh_25_3:reset_l , Mflipflop_rh_26:Mflipflop_rh_25_4:reset_l , Mflipflop_rh_26:Mflipflop_rh_25_5:reset_l , Mflipflop_rh_26:Mflipflop_rh_25_6:reset_l , Mflipflop_rh_26:Mflipflop_rh_25_7:reset_l , Mflipflop_rh_26:Mflipflop_rh_25_8:reset_l , Mflipflop_rh_26:Mflipflop_rh_25_9:reset_l , Mflipflop_rh_26:Mflipflop_rh_25_10:reset_l , Mflipflop_rh_26:Mflipflop_rh_25_11:reset_l , Mflipflop_rh_26:Mflipflop_rh_25_12:reset_l , Mflipflop_rh_26:Mflipflop_rh_25_13:reset_l , Mflipflop_rh_26:Mflipflop_rh_25_14:reset_l , Mflipflop_rh_26:Mflipflop_rh_25_15:reset_l , Mflipflop_rh_26:Mflipflop_rh_25_16:reset_l , Mflipflop_rh_26:Mflipflop_rh_25_17:reset_l , Mflipflop_rh_26:Mflipflop_rh_25_18:reset_l , Mflipflop_rh_26:Mflipflop_rh_25_19:reset_l , Mflipflop_rh_26:Mflipflop_rh_25_20:reset_l , Mflipflop_rh_26:Mflipflop_rh_25_21:reset_l , Mflipflop_rh_26:Mflipflop_rh_25_22:reset_l , Mflipflop_rh_26:Mflipflop_rh_25_23:reset_l , Mflipflop_rh_26:Mflipflop_rh_25_24:reset_l , Mflipflop_rh_26:Mflipflop_rh_25_25:reset_l , Mflipflop_rh_27:Mflipflop_rh_26_0:reset_l , Mflipflop_rh_27:Mflipflop_rh_26_1:reset_l , Mflipflop_rh_27:Mflipflop_rh_26_2:reset_l , Mflipflop_rh_27:Mflipflop_rh_26_3:reset_l , Mflipflop_rh_27:Mflipflop_rh_26_4:reset_l , Mflipflop_rh_27:Mflipflop_rh_26_5:reset_l , Mflipflop_rh_27:Mflipflop_rh_26_6:reset_l , Mflipflop_rh_27:Mflipflop_rh_26_7:reset_l , Mflipflop_rh_27:Mflipflop_rh_26_8:reset_l , Mflipflop_rh_27:Mflipflop_rh_26_9:reset_l , Mflipflop_rh_27:Mflipflop_rh_26_10:reset_l , Mflipflop_rh_27:Mflipflop_rh_26_11:reset_l , Mflipflop_rh_27:Mflipflop_rh_26_12:reset_l , Mflipflop_rh_27:Mflipflop_rh_26_13:reset_l , Mflipflop_rh_27:Mflipflop_rh_26_14:reset_l , Mflipflop_rh_27:Mflipflop_rh_26_15:reset_l , Mflipflop_rh_27:Mflipflop_rh_26_16:reset_l , Mflipflop_rh_27:Mflipflop_rh_26_17:reset_l , Mflipflop_rh_27:Mflipflop_rh_26_18:reset_l , Mflipflop_rh_27:Mflipflop_rh_26_19:reset_l , Mflipflop_rh_27:Mflipflop_rh_26_20:reset_l , Mflipflop_rh_27:Mflipflop_rh_26_21:reset_l , Mflipflop_rh_27:Mflipflop_rh_26_22:reset_l , Mflipflop_rh_27:Mflipflop_rh_26_23:reset_l , Mflipflop_rh_27:Mflipflop_rh_26_24:reset_l , Mflipflop_rh_27:Mflipflop_rh_26_25:reset_l , Mflipflop_rh_27:Mflipflop_rh_26_26:reset_l , Mflipflop_rh_28:Mflipflop_rh_27_0:reset_l , Mflipflop_rh_28:Mflipflop_rh_27_1:reset_l , Mflipflop_rh_28:Mflipflop_rh_27_2:reset_l , Mflipflop_rh_28:Mflipflop_rh_27_3:reset_l , Mflipflop_rh_28:Mflipflop_rh_27_4:reset_l , Mflipflop_rh_28:Mflipflop_rh_27_5:reset_l , Mflipflop_rh_28:Mflipflop_rh_27_6:reset_l , Mflipflop_rh_28:Mflipflop_rh_27_7:reset_l , Mflipflop_rh_28:Mflipflop_rh_27_8:reset_l , Mflipflop_rh_28:Mflipflop_rh_27_9:reset_l , Mflipflop_rh_28:Mflipflop_rh_27_10:reset_l , Mflipflop_rh_28:Mflipflop_rh_27_11:reset_l , Mflipflop_rh_28:Mflipflop_rh_27_12:reset_l , Mflipflop_rh_28:Mflipflop_rh_27_13:reset_l , Mflipflop_rh_28:Mflipflop_rh_27_14:reset_l , Mflipflop_rh_28:Mflipflop_rh_27_15:reset_l , Mflipflop_rh_28:Mflipflop_rh_27_16:reset_l , Mflipflop_rh_28:Mflipflop_rh_27_17:reset_l , Mflipflop_rh_28:Mflipflop_rh_27_18:reset_l , Mflipflop_rh_28:Mflipflop_rh_27_19:reset_l , Mflipflop_rh_28:Mflipflop_rh_27_20:reset_l , Mflipflop_rh_28:Mflipflop_rh_27_21:reset_l , Mflipflop_rh_28:Mflipflop_rh_27_22:reset_l , Mflipflop_rh_28:Mflipflop_rh_27_23:reset_l , Mflipflop_rh_28:Mflipflop_rh_27_24:reset_l , Mflipflop_rh_28:Mflipflop_rh_27_25:reset_l , Mflipflop_rh_28:Mflipflop_rh_27_26:reset_l , Mflipflop_rh_28:Mflipflop_rh_27_27:reset_l , Mflipflop_rh_29:Mflipflop_rh_28_0:reset_l , Mflipflop_rh_29:Mflipflop_rh_28_1:reset_l , Mflipflop_rh_29:Mflipflop_rh_28_2:reset_l , Mflipflop_rh_29:Mflipflop_rh_28_3:reset_l , Mflipflop_rh_29:Mflipflop_rh_28_4:reset_l , Mflipflop_rh_29:Mflipflop_rh_28_5:reset_l , Mflipflop_rh_29:Mflipflop_rh_28_6:reset_l , Mflipflop_rh_29:Mflipflop_rh_28_7:reset_l , Mflipflop_rh_29:Mflipflop_rh_28_8:reset_l , Mflipflop_rh_29:Mflipflop_rh_28_9:reset_l , Mflipflop_rh_29:Mflipflop_rh_28_10:reset_l , Mflipflop_rh_29:Mflipflop_rh_28_11:reset_l , Mflipflop_rh_29:Mflipflop_rh_28_12:reset_l , Mflipflop_rh_29:Mflipflop_rh_28_13:reset_l , Mflipflop_rh_29:Mflipflop_rh_28_14:reset_l , Mflipflop_rh_29:Mflipflop_rh_28_15:reset_l , Mflipflop_rh_29:Mflipflop_rh_28_16:reset_l , Mflipflop_rh_29:Mflipflop_rh_28_17:reset_l , Mflipflop_rh_29:Mflipflop_rh_28_18:reset_l , Mflipflop_rh_29:Mflipflop_rh_28_19:reset_l , Mflipflop_rh_29:Mflipflop_rh_28_20:reset_l , Mflipflop_rh_29:Mflipflop_rh_28_21:reset_l , Mflipflop_rh_29:Mflipflop_rh_28_22:reset_l , Mflipflop_rh_29:Mflipflop_rh_28_23:reset_l , Mflipflop_rh_29:Mflipflop_rh_28_24:reset_l , Mflipflop_rh_29:Mflipflop_rh_28_25:reset_l , Mflipflop_rh_29:Mflipflop_rh_28_26:reset_l , Mflipflop_rh_29:Mflipflop_rh_28_27:reset_l , Mflipflop_rh_29:Mflipflop_rh_28_28:reset_l , Mflipflop_rh_30:Mflipflop_rh_29_0:reset_l , Mflipflop_rh_30:Mflipflop_rh_29_1:reset_l , Mflipflop_rh_30:Mflipflop_rh_29_2:reset_l , Mflipflop_rh_30:Mflipflop_rh_29_3:reset_l , Mflipflop_rh_30:Mflipflop_rh_29_4:reset_l , Mflipflop_rh_30:Mflipflop_rh_29_5:reset_l , Mflipflop_rh_30:Mflipflop_rh_29_6:reset_l , Mflipflop_rh_30:Mflipflop_rh_29_7:reset_l , Mflipflop_rh_30:Mflipflop_rh_29_8:reset_l , Mflipflop_rh_30:Mflipflop_rh_29_9:reset_l , Mflipflop_rh_30:Mflipflop_rh_29_10:reset_l , Mflipflop_rh_30:Mflipflop_rh_29_11:reset_l , Mflipflop_rh_30:Mflipflop_rh_29_12:reset_l , Mflipflop_rh_30:Mflipflop_rh_29_13:reset_l , Mflipflop_rh_30:Mflipflop_rh_29_14:reset_l , Mflipflop_rh_30:Mflipflop_rh_29_15:reset_l , Mflipflop_rh_30:Mflipflop_rh_29_16:reset_l , Mflipflop_rh_30:Mflipflop_rh_29_17:reset_l , Mflipflop_rh_30:Mflipflop_rh_29_18:reset_l , Mflipflop_rh_30:Mflipflop_rh_29_19:reset_l , Mflipflop_rh_30:Mflipflop_rh_29_20:reset_l , Mflipflop_rh_30:Mflipflop_rh_29_21:reset_l , Mflipflop_rh_30:Mflipflop_rh_29_22:reset_l , Mflipflop_rh_30:Mflipflop_rh_29_23:reset_l , Mflipflop_rh_30:Mflipflop_rh_29_24:reset_l , Mflipflop_rh_30:Mflipflop_rh_29_25:reset_l , Mflipflop_rh_30:Mflipflop_rh_29_26:reset_l , Mflipflop_rh_30:Mflipflop_rh_29_27:reset_l , Mflipflop_rh_30:Mflipflop_rh_29_28:reset_l , Mflipflop_rh_30:Mflipflop_rh_29_29:reset_l , Mflipflop_rh_31:Mflipflop_rh_30_0:reset_l , Mflipflop_rh_31:Mflipflop_rh_30_1:reset_l , Mflipflop_rh_31:Mflipflop_rh_30_2:reset_l , Mflipflop_rh_31:Mflipflop_rh_30_3:reset_l , Mflipflop_rh_31:Mflipflop_rh_30_4:reset_l , Mflipflop_rh_31:Mflipflop_rh_30_5:reset_l , Mflipflop_rh_31:Mflipflop_rh_30_6:reset_l , Mflipflop_rh_31:Mflipflop_rh_30_7:reset_l , Mflipflop_rh_31:Mflipflop_rh_30_8:reset_l , Mflipflop_rh_31:Mflipflop_rh_30_9:reset_l , Mflipflop_rh_31:Mflipflop_rh_30_10:reset_l , Mflipflop_rh_31:Mflipflop_rh_30_11:reset_l , Mflipflop_rh_31:Mflipflop_rh_30_12:reset_l , Mflipflop_rh_31:Mflipflop_rh_30_13:reset_l , Mflipflop_rh_31:Mflipflop_rh_30_14:reset_l , Mflipflop_rh_31:Mflipflop_rh_30_15:reset_l , Mflipflop_rh_31:Mflipflop_rh_30_16:reset_l , Mflipflop_rh_31:Mflipflop_rh_30_17:reset_l , Mflipflop_rh_31:Mflipflop_rh_30_18:reset_l , Mflipflop_rh_31:Mflipflop_rh_30_19:reset_l , Mflipflop_rh_31:Mflipflop_rh_30_20:reset_l , Mflipflop_rh_31:Mflipflop_rh_30_21:reset_l , Mflipflop_rh_31:Mflipflop_rh_30_22:reset_l , Mflipflop_rh_31:Mflipflop_rh_30_23:reset_l , Mflipflop_rh_31:Mflipflop_rh_30_24:reset_l , Mflipflop_rh_31:Mflipflop_rh_30_25:reset_l , Mflipflop_rh_31:Mflipflop_rh_30_26:reset_l , Mflipflop_rh_31:Mflipflop_rh_30_27:reset_l , Mflipflop_rh_31:Mflipflop_rh_30_28:reset_l , Mflipflop_rh_31:Mflipflop_rh_30_29:reset_l , Mflipflop_rh_31:Mflipflop_rh_30_30:reset_l , Mflipflop_rh_32:Mflipflop_rh_31_0:reset_l , Mflipflop_rh_32:Mflipflop_rh_31_1:reset_l , Mflipflop_rh_32:Mflipflop_rh_31_2:reset_l , Mflipflop_rh_32:Mflipflop_rh_31_3:reset_l , Mflipflop_rh_32:Mflipflop_rh_31_4:reset_l , Mflipflop_rh_32:Mflipflop_rh_31_5:reset_l , Mflipflop_rh_32:Mflipflop_rh_31_6:reset_l , Mflipflop_rh_32:Mflipflop_rh_31_7:reset_l , Mflipflop_rh_32:Mflipflop_rh_31_8:reset_l , Mflipflop_rh_32:Mflipflop_rh_31_9:reset_l , Mflipflop_rh_32:Mflipflop_rh_31_10:reset_l , Mflipflop_rh_32:Mflipflop_rh_31_11:reset_l , Mflipflop_rh_32:Mflipflop_rh_31_12:reset_l , Mflipflop_rh_32:Mflipflop_rh_31_13:reset_l , Mflipflop_rh_32:Mflipflop_rh_31_14:reset_l , Mflipflop_rh_32:Mflipflop_rh_31_15:reset_l , Mflipflop_rh_32:Mflipflop_rh_31_16:reset_l , Mflipflop_rh_32:Mflipflop_rh_31_17:reset_l , Mflipflop_rh_32:Mflipflop_rh_31_18:reset_l , Mflipflop_rh_32:Mflipflop_rh_31_19:reset_l , Mflipflop_rh_32:Mflipflop_rh_31_20:reset_l , Mflipflop_rh_32:Mflipflop_rh_31_21:reset_l , Mflipflop_rh_32:Mflipflop_rh_31_22:reset_l , Mflipflop_rh_32:Mflipflop_rh_31_23:reset_l , Mflipflop_rh_32:Mflipflop_rh_31_24:reset_l , Mflipflop_rh_32:Mflipflop_rh_31_25:reset_l , Mflipflop_rh_32:Mflipflop_rh_31_26:reset_l , Mflipflop_rh_32:Mflipflop_rh_31_27:reset_l , Mflipflop_rh_32:Mflipflop_rh_31_28:reset_l , Mflipflop_rh_32:Mflipflop_rh_31_29:reset_l , Mflipflop_rh_32:Mflipflop_rh_31_30:reset_l , Mflipflop_rh_32:Mflipflop_rh_31_31:reset_l , Mtask:rst_rst:last_phi , Mtask:rst_rst:rcc_rst_l , Mflipflop_rh_1:Mflipflop_rh_0_32:reset_l , Mflipflop_rh_2:Mflipflop_rh_1_0:reset_l , Mflipflop_rh_2:Mflipflop_rh_1_1:reset_l , Mflipflop_rh_3:Mflipflop_rh_2_0:reset_l , Mflipflop_rh_3:Mflipflop_rh_2_1:reset_l , Mflipflop_rh_3:Mflipflop_rh_2_2:reset_l , Mflipflop_rh_4:Mflipflop_rh_3_0:reset_l , Mflipflop_rh_4:Mflipflop_rh_3_1:reset_l , Mflipflop_rh_4:Mflipflop_rh_3_2:reset_l , Mflipflop_rh_4:Mflipflop_rh_3_3:reset_l , Mflipflop_rh_5:Mflipflop_rh_4_0:reset_l , Mflipflop_rh_5:Mflipflop_rh_4_1:reset_l , Mflipflop_rh_5:Mflipflop_rh_4_2:reset_l , Mflipflop_rh_5:Mflipflop_rh_4_3:reset_l , Mflipflop_rh_5:Mflipflop_rh_4_4:reset_l , Mflipflop_rh_6:Mflipflop_rh_5_0:reset_l , Mflipflop_rh_6:Mflipflop_rh_5_1:reset_l , Mflipflop_rh_6:Mflipflop_rh_5_2:reset_l , Mflipflop_rh_6:Mflipflop_rh_5_3:reset_l , Mflipflop_rh_6:Mflipflop_rh_5_4:reset_l , Mflipflop_rh_6:Mflipflop_rh_5_5:reset_l , Mflipflop_rh_7:Mflipflop_rh_6_0:reset_l , Mflipflop_rh_7:Mflipflop_rh_6_1:reset_l , Mflipflop_rh_7:Mflipflop_rh_6_2:reset_l , Mflipflop_rh_7:Mflipflop_rh_6_3:reset_l , Mflipflop_rh_7:Mflipflop_rh_6_4:reset_l , Mflipflop_rh_7:Mflipflop_rh_6_5:reset_l , Mflipflop_rh_7:Mflipflop_rh_6_6:reset_l , Mflipflop_rh_8:Mflipflop_rh_7_0:reset_l , Mflipflop_rh_8:Mflipflop_rh_7_1:reset_l , Mflipflop_rh_8:Mflipflop_rh_7_2:reset_l , Mflipflop_rh_8:Mflipflop_rh_7_3:reset_l , Mflipflop_rh_8:Mflipflop_rh_7_4:reset_l , Mflipflop_rh_8:Mflipflop_rh_7_5:reset_l , Mflipflop_rh_8:Mflipflop_rh_7_6:reset_l , Mflipflop_rh_8:Mflipflop_rh_7_7:reset_l , Mflipflop_rh_9:Mflipflop_rh_8_0:reset_l , Mflipflop_rh_9:Mflipflop_rh_8_1:reset_l , Mflipflop_rh_9:Mflipflop_rh_8_2:reset_l , Mflipflop_rh_9:Mflipflop_rh_8_3:reset_l , Mflipflop_rh_9:Mflipflop_rh_8_4:reset_l , Mflipflop_rh_9:Mflipflop_rh_8_5:reset_l , Mflipflop_rh_9:Mflipflop_rh_8_6:reset_l , Mflipflop_rh_9:Mflipflop_rh_8_7:reset_l , Mflipflop_rh_9:Mflipflop_rh_8_8:reset_l
reset_l : Mflipflop_rh_1 : input

Connects down to: Mflipflop_rh:Mflipflop_rh_0_32:reset_l
reset_l : Mflipflop_rh_10 : input

Connects down to: Mflipflop_rh:Mflipflop_rh_9_0:reset_l , Mflipflop_rh:Mflipflop_rh_9_1:reset_l , Mflipflop_rh:Mflipflop_rh_9_2:reset_l , Mflipflop_rh:Mflipflop_rh_9_3:reset_l , Mflipflop_rh:Mflipflop_rh_9_4:reset_l , Mflipflop_rh:Mflipflop_rh_9_5:reset_l , Mflipflop_rh:Mflipflop_rh_9_6:reset_l , Mflipflop_rh:Mflipflop_rh_9_7:reset_l , Mflipflop_rh:Mflipflop_rh_9_8:reset_l , Mflipflop_rh:Mflipflop_rh_9_9:reset_l
reset_l : Mflipflop_rh_11 : input

Connects down to: Mflipflop_rh:Mflipflop_rh_10_0:reset_l , Mflipflop_rh:Mflipflop_rh_10_1:reset_l , Mflipflop_rh:Mflipflop_rh_10_2:reset_l , Mflipflop_rh:Mflipflop_rh_10_3:reset_l , Mflipflop_rh:Mflipflop_rh_10_4:reset_l , Mflipflop_rh:Mflipflop_rh_10_5:reset_l , Mflipflop_rh:Mflipflop_rh_10_6:reset_l , Mflipflop_rh:Mflipflop_rh_10_7:reset_l , Mflipflop_rh:Mflipflop_rh_10_8:reset_l , Mflipflop_rh:Mflipflop_rh_10_9:reset_l , Mflipflop_rh:Mflipflop_rh_10_10:reset_l
reset_l : Mflipflop_rh_12 : input

Connects down to: Mflipflop_rh:Mflipflop_rh_11_0:reset_l , Mflipflop_rh:Mflipflop_rh_11_1:reset_l , Mflipflop_rh:Mflipflop_rh_11_2:reset_l , Mflipflop_rh:Mflipflop_rh_11_3:reset_l , Mflipflop_rh:Mflipflop_rh_11_4:reset_l , Mflipflop_rh:Mflipflop_rh_11_5:reset_l , Mflipflop_rh:Mflipflop_rh_11_6:reset_l , Mflipflop_rh:Mflipflop_rh_11_7:reset_l , Mflipflop_rh:Mflipflop_rh_11_8:reset_l , Mflipflop_rh:Mflipflop_rh_11_9:reset_l , Mflipflop_rh:Mflipflop_rh_11_10:reset_l , Mflipflop_rh:Mflipflop_rh_11_11:reset_l
reset_l : Mflipflop_rh_13 : input

Connects down to: Mflipflop_rh:Mflipflop_rh_12_0:reset_l , Mflipflop_rh:Mflipflop_rh_12_1:reset_l , Mflipflop_rh:Mflipflop_rh_12_2:reset_l , Mflipflop_rh:Mflipflop_rh_12_3:reset_l , Mflipflop_rh:Mflipflop_rh_12_4:reset_l , Mflipflop_rh:Mflipflop_rh_12_5:reset_l , Mflipflop_rh:Mflipflop_rh_12_6:reset_l , Mflipflop_rh:Mflipflop_rh_12_7:reset_l , Mflipflop_rh:Mflipflop_rh_12_8:reset_l , Mflipflop_rh:Mflipflop_rh_12_9:reset_l , Mflipflop_rh:Mflipflop_rh_12_10:reset_l , Mflipflop_rh:Mflipflop_rh_12_11:reset_l , Mflipflop_rh:Mflipflop_rh_12_12:reset_l
reset_l : Mflipflop_rh_14 : input

Connects down to: Mflipflop_rh:Mflipflop_rh_13_0:reset_l , Mflipflop_rh:Mflipflop_rh_13_1:reset_l , Mflipflop_rh:Mflipflop_rh_13_2:reset_l , Mflipflop_rh:Mflipflop_rh_13_3:reset_l , Mflipflop_rh:Mflipflop_rh_13_4:reset_l , Mflipflop_rh:Mflipflop_rh_13_5:reset_l , Mflipflop_rh:Mflipflop_rh_13_6:reset_l , Mflipflop_rh:Mflipflop_rh_13_7:reset_l , Mflipflop_rh:Mflipflop_rh_13_8:reset_l , Mflipflop_rh:Mflipflop_rh_13_9:reset_l , Mflipflop_rh:Mflipflop_rh_13_10:reset_l , Mflipflop_rh:Mflipflop_rh_13_11:reset_l , Mflipflop_rh:Mflipflop_rh_13_12:reset_l , Mflipflop_rh:Mflipflop_rh_13_13:reset_l
reset_l : Mflipflop_rh_15 : input

Connects down to: Mflipflop_rh:Mflipflop_rh_14_0:reset_l , Mflipflop_rh:Mflipflop_rh_14_1:reset_l , Mflipflop_rh:Mflipflop_rh_14_2:reset_l , Mflipflop_rh:Mflipflop_rh_14_3:reset_l , Mflipflop_rh:Mflipflop_rh_14_4:reset_l , Mflipflop_rh:Mflipflop_rh_14_5:reset_l , Mflipflop_rh:Mflipflop_rh_14_6:reset_l , Mflipflop_rh:Mflipflop_rh_14_7:reset_l , Mflipflop_rh:Mflipflop_rh_14_8:reset_l , Mflipflop_rh:Mflipflop_rh_14_9:reset_l , Mflipflop_rh:Mflipflop_rh_14_10:reset_l , Mflipflop_rh:Mflipflop_rh_14_11:reset_l , Mflipflop_rh:Mflipflop_rh_14_12:reset_l , Mflipflop_rh:Mflipflop_rh_14_13:reset_l , Mflipflop_rh:Mflipflop_rh_14_14:reset_l
reset_l : Mflipflop_rh_16 : input

Connects down to: Mflipflop_rh:Mflipflop_rh_15_0:reset_l , Mflipflop_rh:Mflipflop_rh_15_1:reset_l , Mflipflop_rh:Mflipflop_rh_15_2:reset_l , Mflipflop_rh:Mflipflop_rh_15_3:reset_l , Mflipflop_rh:Mflipflop_rh_15_4:reset_l , Mflipflop_rh:Mflipflop_rh_15_5:reset_l , Mflipflop_rh:Mflipflop_rh_15_6:reset_l , Mflipflop_rh:Mflipflop_rh_15_7:reset_l , Mflipflop_rh:Mflipflop_rh_15_8:reset_l , Mflipflop_rh:Mflipflop_rh_15_9:reset_l , Mflipflop_rh:Mflipflop_rh_15_10:reset_l , Mflipflop_rh:Mflipflop_rh_15_11:reset_l , Mflipflop_rh:Mflipflop_rh_15_12:reset_l , Mflipflop_rh:Mflipflop_rh_15_13:reset_l , Mflipflop_rh:Mflipflop_rh_15_14:reset_l , Mflipflop_rh:Mflipflop_rh_15_15:reset_l
reset_l : Mflipflop_rh_17 : input

Connects down to: Mflipflop_rh:Mflipflop_rh_16_0:reset_l , Mflipflop_rh:Mflipflop_rh_16_1:reset_l , Mflipflop_rh:Mflipflop_rh_16_2:reset_l , Mflipflop_rh:Mflipflop_rh_16_3:reset_l , Mflipflop_rh:Mflipflop_rh_16_4:reset_l , Mflipflop_rh:Mflipflop_rh_16_5:reset_l , Mflipflop_rh:Mflipflop_rh_16_6:reset_l , Mflipflop_rh:Mflipflop_rh_16_7:reset_l , Mflipflop_rh:Mflipflop_rh_16_8:reset_l , Mflipflop_rh:Mflipflop_rh_16_9:reset_l , Mflipflop_rh:Mflipflop_rh_16_10:reset_l , Mflipflop_rh:Mflipflop_rh_16_11:reset_l , Mflipflop_rh:Mflipflop_rh_16_12:reset_l , Mflipflop_rh:Mflipflop_rh_16_13:reset_l , Mflipflop_rh:Mflipflop_rh_16_14:reset_l , Mflipflop_rh:Mflipflop_rh_16_15:reset_l , Mflipflop_rh:Mflipflop_rh_16_16:reset_l
reset_l : Mflipflop_rh_18 : input

Connects down to: Mflipflop_rh:Mflipflop_rh_17_0:reset_l , Mflipflop_rh:Mflipflop_rh_17_1:reset_l , Mflipflop_rh:Mflipflop_rh_17_2:reset_l , Mflipflop_rh:Mflipflop_rh_17_3:reset_l , Mflipflop_rh:Mflipflop_rh_17_4:reset_l , Mflipflop_rh:Mflipflop_rh_17_5:reset_l , Mflipflop_rh:Mflipflop_rh_17_6:reset_l , Mflipflop_rh:Mflipflop_rh_17_7:reset_l , Mflipflop_rh:Mflipflop_rh_17_8:reset_l , Mflipflop_rh:Mflipflop_rh_17_9:reset_l , Mflipflop_rh:Mflipflop_rh_17_10:reset_l , Mflipflop_rh:Mflipflop_rh_17_11:reset_l , Mflipflop_rh:Mflipflop_rh_17_12:reset_l , Mflipflop_rh:Mflipflop_rh_17_13:reset_l , Mflipflop_rh:Mflipflop_rh_17_14:reset_l , Mflipflop_rh:Mflipflop_rh_17_15:reset_l , Mflipflop_rh:Mflipflop_rh_17_16:reset_l , Mflipflop_rh:Mflipflop_rh_17_17:reset_l
reset_l : Mflipflop_rh_19 : input

Connects down to: Mflipflop_rh:Mflipflop_rh_18_0:reset_l , Mflipflop_rh:Mflipflop_rh_18_1:reset_l , Mflipflop_rh:Mflipflop_rh_18_2:reset_l , Mflipflop_rh:Mflipflop_rh_18_3:reset_l , Mflipflop_rh:Mflipflop_rh_18_4:reset_l , Mflipflop_rh:Mflipflop_rh_18_5:reset_l , Mflipflop_rh:Mflipflop_rh_18_6:reset_l , Mflipflop_rh:Mflipflop_rh_18_7:reset_l , Mflipflop_rh:Mflipflop_rh_18_8:reset_l , Mflipflop_rh:Mflipflop_rh_18_9:reset_l , Mflipflop_rh:Mflipflop_rh_18_10:reset_l , Mflipflop_rh:Mflipflop_rh_18_11:reset_l , Mflipflop_rh:Mflipflop_rh_18_12:reset_l , Mflipflop_rh:Mflipflop_rh_18_13:reset_l , Mflipflop_rh:Mflipflop_rh_18_14:reset_l , Mflipflop_rh:Mflipflop_rh_18_15:reset_l , Mflipflop_rh:Mflipflop_rh_18_16:reset_l , Mflipflop_rh:Mflipflop_rh_18_17:reset_l , Mflipflop_rh:Mflipflop_rh_18_18:reset_l
reset_l : Mflipflop_rh_2 : input

Connects down to: Mflipflop_rh:Mflipflop_rh_1_0:reset_l , Mflipflop_rh:Mflipflop_rh_1_1:reset_l

Connects up to: rl_clk_cntl:gcp_reg:clk_rst_l , rl_clk_cntl:gpl1_ff:clk_rst_l
reset_l : Mflipflop_rh_20 : input

Connects down to: Mflipflop_rh:Mflipflop_rh_19_0:reset_l , Mflipflop_rh:Mflipflop_rh_19_1:reset_l , Mflipflop_rh:Mflipflop_rh_19_2:reset_l , Mflipflop_rh:Mflipflop_rh_19_3:reset_l , Mflipflop_rh:Mflipflop_rh_19_4:reset_l , Mflipflop_rh:Mflipflop_rh_19_5:reset_l , Mflipflop_rh:Mflipflop_rh_19_6:reset_l , Mflipflop_rh:Mflipflop_rh_19_7:reset_l , Mflipflop_rh:Mflipflop_rh_19_8:reset_l , Mflipflop_rh:Mflipflop_rh_19_9:reset_l , Mflipflop_rh:Mflipflop_rh_19_10:reset_l , Mflipflop_rh:Mflipflop_rh_19_11:reset_l , Mflipflop_rh:Mflipflop_rh_19_12:reset_l , Mflipflop_rh:Mflipflop_rh_19_13:reset_l , Mflipflop_rh:Mflipflop_rh_19_14:reset_l , Mflipflop_rh:Mflipflop_rh_19_15:reset_l , Mflipflop_rh:Mflipflop_rh_19_16:reset_l , Mflipflop_rh:Mflipflop_rh_19_17:reset_l , Mflipflop_rh:Mflipflop_rh_19_18:reset_l , Mflipflop_rh:Mflipflop_rh_19_19:reset_l
reset_l : Mflipflop_rh_21 : input

Connects down to: Mflipflop_rh:Mflipflop_rh_20_0:reset_l , Mflipflop_rh:Mflipflop_rh_20_1:reset_l , Mflipflop_rh:Mflipflop_rh_20_2:reset_l , Mflipflop_rh:Mflipflop_rh_20_3:reset_l , Mflipflop_rh:Mflipflop_rh_20_4:reset_l , Mflipflop_rh:Mflipflop_rh_20_5:reset_l , Mflipflop_rh:Mflipflop_rh_20_6:reset_l , Mflipflop_rh:Mflipflop_rh_20_7:reset_l , Mflipflop_rh:Mflipflop_rh_20_8:reset_l , Mflipflop_rh:Mflipflop_rh_20_9:reset_l , Mflipflop_rh:Mflipflop_rh_20_10:reset_l , Mflipflop_rh:Mflipflop_rh_20_11:reset_l , Mflipflop_rh:Mflipflop_rh_20_12:reset_l , Mflipflop_rh:Mflipflop_rh_20_13:reset_l , Mflipflop_rh:Mflipflop_rh_20_14:reset_l , Mflipflop_rh:Mflipflop_rh_20_15:reset_l , Mflipflop_rh:Mflipflop_rh_20_16:reset_l , Mflipflop_rh:Mflipflop_rh_20_17:reset_l , Mflipflop_rh:Mflipflop_rh_20_18:reset_l , Mflipflop_rh:Mflipflop_rh_20_19:reset_l , Mflipflop_rh:Mflipflop_rh_20_20:reset_l
reset_l : Mflipflop_rh_22 : input

Connects down to: Mflipflop_rh:Mflipflop_rh_21_0:reset_l , Mflipflop_rh:Mflipflop_rh_21_1:reset_l , Mflipflop_rh:Mflipflop_rh_21_2:reset_l , Mflipflop_rh:Mflipflop_rh_21_3:reset_l , Mflipflop_rh:Mflipflop_rh_21_4:reset_l , Mflipflop_rh:Mflipflop_rh_21_5:reset_l , Mflipflop_rh:Mflipflop_rh_21_6:reset_l , Mflipflop_rh:Mflipflop_rh_21_7:reset_l , Mflipflop_rh:Mflipflop_rh_21_8:reset_l , Mflipflop_rh:Mflipflop_rh_21_9:reset_l , Mflipflop_rh:Mflipflop_rh_21_10:reset_l , Mflipflop_rh:Mflipflop_rh_21_11:reset_l , Mflipflop_rh:Mflipflop_rh_21_12:reset_l , Mflipflop_rh:Mflipflop_rh_21_13:reset_l , Mflipflop_rh:Mflipflop_rh_21_14:reset_l , Mflipflop_rh:Mflipflop_rh_21_15:reset_l , Mflipflop_rh:Mflipflop_rh_21_16:reset_l , Mflipflop_rh:Mflipflop_rh_21_17:reset_l , Mflipflop_rh:Mflipflop_rh_21_18:reset_l , Mflipflop_rh:Mflipflop_rh_21_19:reset_l , Mflipflop_rh:Mflipflop_rh_21_20:reset_l , Mflipflop_rh:Mflipflop_rh_21_21:reset_l
reset_l : Mflipflop_rh_23 : input

Connects down to: Mflipflop_rh:Mflipflop_rh_22_0:reset_l , Mflipflop_rh:Mflipflop_rh_22_1:reset_l , Mflipflop_rh:Mflipflop_rh_22_2:reset_l , Mflipflop_rh:Mflipflop_rh_22_3:reset_l , Mflipflop_rh:Mflipflop_rh_22_4:reset_l , Mflipflop_rh:Mflipflop_rh_22_5:reset_l , Mflipflop_rh:Mflipflop_rh_22_6:reset_l , Mflipflop_rh:Mflipflop_rh_22_7:reset_l , Mflipflop_rh:Mflipflop_rh_22_8:reset_l , Mflipflop_rh:Mflipflop_rh_22_9:reset_l , Mflipflop_rh:Mflipflop_rh_22_10:reset_l , Mflipflop_rh:Mflipflop_rh_22_11:reset_l , Mflipflop_rh:Mflipflop_rh_22_12:reset_l , Mflipflop_rh:Mflipflop_rh_22_13:reset_l , Mflipflop_rh:Mflipflop_rh_22_14:reset_l , Mflipflop_rh:Mflipflop_rh_22_15:reset_l , Mflipflop_rh:Mflipflop_rh_22_16:reset_l , Mflipflop_rh:Mflipflop_rh_22_17:reset_l , Mflipflop_rh:Mflipflop_rh_22_18:reset_l , Mflipflop_rh:Mflipflop_rh_22_19:reset_l , Mflipflop_rh:Mflipflop_rh_22_20:reset_l , Mflipflop_rh:Mflipflop_rh_22_21:reset_l , Mflipflop_rh:Mflipflop_rh_22_22:reset_l
reset_l : Mflipflop_rh_24 : input

Connects down to: Mflipflop_rh:Mflipflop_rh_23_0:reset_l , Mflipflop_rh:Mflipflop_rh_23_1:reset_l , Mflipflop_rh:Mflipflop_rh_23_2:reset_l , Mflipflop_rh:Mflipflop_rh_23_3:reset_l , Mflipflop_rh:Mflipflop_rh_23_4:reset_l , Mflipflop_rh:Mflipflop_rh_23_5:reset_l , Mflipflop_rh:Mflipflop_rh_23_6:reset_l , Mflipflop_rh:Mflipflop_rh_23_7:reset_l , Mflipflop_rh:Mflipflop_rh_23_8:reset_l , Mflipflop_rh:Mflipflop_rh_23_9:reset_l , Mflipflop_rh:Mflipflop_rh_23_10:reset_l , Mflipflop_rh:Mflipflop_rh_23_11:reset_l , Mflipflop_rh:Mflipflop_rh_23_12:reset_l , Mflipflop_rh:Mflipflop_rh_23_13:reset_l , Mflipflop_rh:Mflipflop_rh_23_14:reset_l , Mflipflop_rh:Mflipflop_rh_23_15:reset_l , Mflipflop_rh:Mflipflop_rh_23_16:reset_l , Mflipflop_rh:Mflipflop_rh_23_17:reset_l , Mflipflop_rh:Mflipflop_rh_23_18:reset_l , Mflipflop_rh:Mflipflop_rh_23_19:reset_l , Mflipflop_rh:Mflipflop_rh_23_20:reset_l , Mflipflop_rh:Mflipflop_rh_23_21:reset_l , Mflipflop_rh:Mflipflop_rh_23_22:reset_l , Mflipflop_rh:Mflipflop_rh_23_23:reset_l
reset_l : Mflipflop_rh_25 : input

Connects down to: Mflipflop_rh:Mflipflop_rh_24_0:reset_l , Mflipflop_rh:Mflipflop_rh_24_1:reset_l , Mflipflop_rh:Mflipflop_rh_24_2:reset_l , Mflipflop_rh:Mflipflop_rh_24_3:reset_l , Mflipflop_rh:Mflipflop_rh_24_4:reset_l , Mflipflop_rh:Mflipflop_rh_24_5:reset_l , Mflipflop_rh:Mflipflop_rh_24_6:reset_l , Mflipflop_rh:Mflipflop_rh_24_7:reset_l , Mflipflop_rh:Mflipflop_rh_24_8:reset_l , Mflipflop_rh:Mflipflop_rh_24_9:reset_l , Mflipflop_rh:Mflipflop_rh_24_10:reset_l , Mflipflop_rh:Mflipflop_rh_24_11:reset_l , Mflipflop_rh:Mflipflop_rh_24_12:reset_l , Mflipflop_rh:Mflipflop_rh_24_13:reset_l , Mflipflop_rh:Mflipflop_rh_24_14:reset_l , Mflipflop_rh:Mflipflop_rh_24_15:reset_l , Mflipflop_rh:Mflipflop_rh_24_16:reset_l , Mflipflop_rh:Mflipflop_rh_24_17:reset_l , Mflipflop_rh:Mflipflop_rh_24_18:reset_l , Mflipflop_rh:Mflipflop_rh_24_19:reset_l , Mflipflop_rh:Mflipflop_rh_24_20:reset_l , Mflipflop_rh:Mflipflop_rh_24_21:reset_l , Mflipflop_rh:Mflipflop_rh_24_22:reset_l , Mflipflop_rh:Mflipflop_rh_24_23:reset_l , Mflipflop_rh:Mflipflop_rh_24_24:reset_l
reset_l : Mflipflop_rh_26 : input

Connects down to: Mflipflop_rh:Mflipflop_rh_25_0:reset_l , Mflipflop_rh:Mflipflop_rh_25_1:reset_l , Mflipflop_rh:Mflipflop_rh_25_2:reset_l , Mflipflop_rh:Mflipflop_rh_25_3:reset_l , Mflipflop_rh:Mflipflop_rh_25_4:reset_l , Mflipflop_rh:Mflipflop_rh_25_5:reset_l , Mflipflop_rh:Mflipflop_rh_25_6:reset_l , Mflipflop_rh:Mflipflop_rh_25_7:reset_l , Mflipflop_rh:Mflipflop_rh_25_8:reset_l , Mflipflop_rh:Mflipflop_rh_25_9:reset_l , Mflipflop_rh:Mflipflop_rh_25_10:reset_l , Mflipflop_rh:Mflipflop_rh_25_11:reset_l , Mflipflop_rh:Mflipflop_rh_25_12:reset_l , Mflipflop_rh:Mflipflop_rh_25_13:reset_l , Mflipflop_rh:Mflipflop_rh_25_14:reset_l , Mflipflop_rh:Mflipflop_rh_25_15:reset_l , Mflipflop_rh:Mflipflop_rh_25_16:reset_l , Mflipflop_rh:Mflipflop_rh_25_17:reset_l , Mflipflop_rh:Mflipflop_rh_25_18:reset_l , Mflipflop_rh:Mflipflop_rh_25_19:reset_l , Mflipflop_rh:Mflipflop_rh_25_20:reset_l , Mflipflop_rh:Mflipflop_rh_25_21:reset_l , Mflipflop_rh:Mflipflop_rh_25_22:reset_l , Mflipflop_rh:Mflipflop_rh_25_23:reset_l , Mflipflop_rh:Mflipflop_rh_25_24:reset_l , Mflipflop_rh:Mflipflop_rh_25_25:reset_l
reset_l : Mflipflop_rh_27 : input

Connects down to: Mflipflop_rh:Mflipflop_rh_26_0:reset_l , Mflipflop_rh:Mflipflop_rh_26_1:reset_l , Mflipflop_rh:Mflipflop_rh_26_2:reset_l , Mflipflop_rh:Mflipflop_rh_26_3:reset_l , Mflipflop_rh:Mflipflop_rh_26_4:reset_l , Mflipflop_rh:Mflipflop_rh_26_5:reset_l , Mflipflop_rh:Mflipflop_rh_26_6:reset_l , Mflipflop_rh:Mflipflop_rh_26_7:reset_l , Mflipflop_rh:Mflipflop_rh_26_8:reset_l , Mflipflop_rh:Mflipflop_rh_26_9:reset_l , Mflipflop_rh:Mflipflop_rh_26_10:reset_l , Mflipflop_rh:Mflipflop_rh_26_11:reset_l , Mflipflop_rh:Mflipflop_rh_26_12:reset_l , Mflipflop_rh:Mflipflop_rh_26_13:reset_l , Mflipflop_rh:Mflipflop_rh_26_14:reset_l , Mflipflop_rh:Mflipflop_rh_26_15:reset_l , Mflipflop_rh:Mflipflop_rh_26_16:reset_l , Mflipflop_rh:Mflipflop_rh_26_17:reset_l , Mflipflop_rh:Mflipflop_rh_26_18:reset_l , Mflipflop_rh:Mflipflop_rh_26_19:reset_l , Mflipflop_rh:Mflipflop_rh_26_20:reset_l , Mflipflop_rh:Mflipflop_rh_26_21:reset_l , Mflipflop_rh:Mflipflop_rh_26_22:reset_l , Mflipflop_rh:Mflipflop_rh_26_23:reset_l , Mflipflop_rh:Mflipflop_rh_26_24:reset_l , Mflipflop_rh:Mflipflop_rh_26_25:reset_l , Mflipflop_rh:Mflipflop_rh_26_26:reset_l
reset_l : Mflipflop_rh_28 : input

Connects down to: Mflipflop_rh:Mflipflop_rh_27_0:reset_l , Mflipflop_rh:Mflipflop_rh_27_1:reset_l , Mflipflop_rh:Mflipflop_rh_27_2:reset_l , Mflipflop_rh:Mflipflop_rh_27_3:reset_l , Mflipflop_rh:Mflipflop_rh_27_4:reset_l , Mflipflop_rh:Mflipflop_rh_27_5:reset_l , Mflipflop_rh:Mflipflop_rh_27_6:reset_l , Mflipflop_rh:Mflipflop_rh_27_7:reset_l , Mflipflop_rh:Mflipflop_rh_27_8:reset_l , Mflipflop_rh:Mflipflop_rh_27_9:reset_l , Mflipflop_rh:Mflipflop_rh_27_10:reset_l , Mflipflop_rh:Mflipflop_rh_27_11:reset_l , Mflipflop_rh:Mflipflop_rh_27_12:reset_l , Mflipflop_rh:Mflipflop_rh_27_13:reset_l , Mflipflop_rh:Mflipflop_rh_27_14:reset_l , Mflipflop_rh:Mflipflop_rh_27_15:reset_l , Mflipflop_rh:Mflipflop_rh_27_16:reset_l , Mflipflop_rh:Mflipflop_rh_27_17:reset_l , Mflipflop_rh:Mflipflop_rh_27_18:reset_l , Mflipflop_rh:Mflipflop_rh_27_19:reset_l , Mflipflop_rh:Mflipflop_rh_27_20:reset_l , Mflipflop_rh:Mflipflop_rh_27_21:reset_l , Mflipflop_rh:Mflipflop_rh_27_22:reset_l , Mflipflop_rh:Mflipflop_rh_27_23:reset_l , Mflipflop_rh:Mflipflop_rh_27_24:reset_l , Mflipflop_rh:Mflipflop_rh_27_25:reset_l , Mflipflop_rh:Mflipflop_rh_27_26:reset_l , Mflipflop_rh:Mflipflop_rh_27_27:reset_l
reset_l : Mflipflop_rh_29 : input

Connects down to: Mflipflop_rh:Mflipflop_rh_28_0:reset_l , Mflipflop_rh:Mflipflop_rh_28_1:reset_l , Mflipflop_rh:Mflipflop_rh_28_2:reset_l , Mflipflop_rh:Mflipflop_rh_28_3:reset_l , Mflipflop_rh:Mflipflop_rh_28_4:reset_l , Mflipflop_rh:Mflipflop_rh_28_5:reset_l , Mflipflop_rh:Mflipflop_rh_28_6:reset_l , Mflipflop_rh:Mflipflop_rh_28_7:reset_l , Mflipflop_rh:Mflipflop_rh_28_8:reset_l , Mflipflop_rh:Mflipflop_rh_28_9:reset_l , Mflipflop_rh:Mflipflop_rh_28_10:reset_l , Mflipflop_rh:Mflipflop_rh_28_11:reset_l , Mflipflop_rh:Mflipflop_rh_28_12:reset_l , Mflipflop_rh:Mflipflop_rh_28_13:reset_l , Mflipflop_rh:Mflipflop_rh_28_14:reset_l , Mflipflop_rh:Mflipflop_rh_28_15:reset_l , Mflipflop_rh:Mflipflop_rh_28_16:reset_l , Mflipflop_rh:Mflipflop_rh_28_17:reset_l , Mflipflop_rh:Mflipflop_rh_28_18:reset_l , Mflipflop_rh:Mflipflop_rh_28_19:reset_l , Mflipflop_rh:Mflipflop_rh_28_20:reset_l , Mflipflop_rh:Mflipflop_rh_28_21:reset_l , Mflipflop_rh:Mflipflop_rh_28_22:reset_l , Mflipflop_rh:Mflipflop_rh_28_23:reset_l , Mflipflop_rh:Mflipflop_rh_28_24:reset_l , Mflipflop_rh:Mflipflop_rh_28_25:reset_l , Mflipflop_rh:Mflipflop_rh_28_26:reset_l , Mflipflop_rh:Mflipflop_rh_28_27:reset_l , Mflipflop_rh:Mflipflop_rh_28_28:reset_l
reset_l : Mflipflop_rh_3 : input

Connects down to: Mflipflop_rh:Mflipflop_rh_2_0:reset_l , Mflipflop_rh:Mflipflop_rh_2_1:reset_l , Mflipflop_rh:Mflipflop_rh_2_2:reset_l

Connects up to: rl_clk_cntl:fp_reg:clk_rst_l , rl_clk_cntl:gpc_reg:clk_rst_l , rl_clk_cntl:ip_reg:clk_rst_l , rl_clk_cntl:lpc1_reg:clk_rst_l , rl_clk_cntl:fppci_reg:gated_clk_rst_l
reset_l : Mflipflop_rh_30 : input

Connects down to: Mflipflop_rh:Mflipflop_rh_29_0:reset_l , Mflipflop_rh:Mflipflop_rh_29_1:reset_l , Mflipflop_rh:Mflipflop_rh_29_2:reset_l , Mflipflop_rh:Mflipflop_rh_29_3:reset_l , Mflipflop_rh:Mflipflop_rh_29_4:reset_l , Mflipflop_rh:Mflipflop_rh_29_5:reset_l , Mflipflop_rh:Mflipflop_rh_29_6:reset_l , Mflipflop_rh:Mflipflop_rh_29_7:reset_l , Mflipflop_rh:Mflipflop_rh_29_8:reset_l , Mflipflop_rh:Mflipflop_rh_29_9:reset_l , Mflipflop_rh:Mflipflop_rh_29_10:reset_l , Mflipflop_rh:Mflipflop_rh_29_11:reset_l , Mflipflop_rh:Mflipflop_rh_29_12:reset_l , Mflipflop_rh:Mflipflop_rh_29_13:reset_l , Mflipflop_rh:Mflipflop_rh_29_14:reset_l , Mflipflop_rh:Mflipflop_rh_29_15:reset_l , Mflipflop_rh:Mflipflop_rh_29_16:reset_l , Mflipflop_rh:Mflipflop_rh_29_17:reset_l , Mflipflop_rh:Mflipflop_rh_29_18:reset_l , Mflipflop_rh:Mflipflop_rh_29_19:reset_l , Mflipflop_rh:Mflipflop_rh_29_20:reset_l , Mflipflop_rh:Mflipflop_rh_29_21:reset_l , Mflipflop_rh:Mflipflop_rh_29_22:reset_l , Mflipflop_rh:Mflipflop_rh_29_23:reset_l , Mflipflop_rh:Mflipflop_rh_29_24:reset_l , Mflipflop_rh:Mflipflop_rh_29_25:reset_l , Mflipflop_rh:Mflipflop_rh_29_26:reset_l , Mflipflop_rh:Mflipflop_rh_29_27:reset_l , Mflipflop_rh:Mflipflop_rh_29_28:reset_l , Mflipflop_rh:Mflipflop_rh_29_29:reset_l
reset_l : Mflipflop_rh_31 : input

Connects down to: Mflipflop_rh:Mflipflop_rh_30_0:reset_l , Mflipflop_rh:Mflipflop_rh_30_1:reset_l , Mflipflop_rh:Mflipflop_rh_30_2:reset_l , Mflipflop_rh:Mflipflop_rh_30_3:reset_l , Mflipflop_rh:Mflipflop_rh_30_4:reset_l , Mflipflop_rh:Mflipflop_rh_30_5:reset_l , Mflipflop_rh:Mflipflop_rh_30_6:reset_l , Mflipflop_rh:Mflipflop_rh_30_7:reset_l , Mflipflop_rh:Mflipflop_rh_30_8:reset_l , Mflipflop_rh:Mflipflop_rh_30_9:reset_l , Mflipflop_rh:Mflipflop_rh_30_10:reset_l , Mflipflop_rh:Mflipflop_rh_30_11:reset_l , Mflipflop_rh:Mflipflop_rh_30_12:reset_l , Mflipflop_rh:Mflipflop_rh_30_13:reset_l , Mflipflop_rh:Mflipflop_rh_30_14:reset_l , Mflipflop_rh:Mflipflop_rh_30_15:reset_l , Mflipflop_rh:Mflipflop_rh_30_16:reset_l , Mflipflop_rh:Mflipflop_rh_30_17:reset_l , Mflipflop_rh:Mflipflop_rh_30_18:reset_l , Mflipflop_rh:Mflipflop_rh_30_19:reset_l , Mflipflop_rh:Mflipflop_rh_30_20:reset_l , Mflipflop_rh:Mflipflop_rh_30_21:reset_l , Mflipflop_rh:Mflipflop_rh_30_22:reset_l , Mflipflop_rh:Mflipflop_rh_30_23:reset_l , Mflipflop_rh:Mflipflop_rh_30_24:reset_l , Mflipflop_rh:Mflipflop_rh_30_25:reset_l , Mflipflop_rh:Mflipflop_rh_30_26:reset_l , Mflipflop_rh:Mflipflop_rh_30_27:reset_l , Mflipflop_rh:Mflipflop_rh_30_28:reset_l , Mflipflop_rh:Mflipflop_rh_30_29:reset_l , Mflipflop_rh:Mflipflop_rh_30_30:reset_l
reset_l : Mflipflop_rh_32 : input

Connects down to: Mflipflop_rh:Mflipflop_rh_31_0:reset_l , Mflipflop_rh:Mflipflop_rh_31_1:reset_l , Mflipflop_rh:Mflipflop_rh_31_2:reset_l , Mflipflop_rh:Mflipflop_rh_31_3:reset_l , Mflipflop_rh:Mflipflop_rh_31_4:reset_l , Mflipflop_rh:Mflipflop_rh_31_5:reset_l , Mflipflop_rh:Mflipflop_rh_31_6:reset_l , Mflipflop_rh:Mflipflop_rh_31_7:reset_l , Mflipflop_rh:Mflipflop_rh_31_8:reset_l , Mflipflop_rh:Mflipflop_rh_31_9:reset_l , Mflipflop_rh:Mflipflop_rh_31_10:reset_l , Mflipflop_rh:Mflipflop_rh_31_11:reset_l , Mflipflop_rh:Mflipflop_rh_31_12:reset_l , Mflipflop_rh:Mflipflop_rh_31_13:reset_l , Mflipflop_rh:Mflipflop_rh_31_14:reset_l , Mflipflop_rh:Mflipflop_rh_31_15:reset_l , Mflipflop_rh:Mflipflop_rh_31_16:reset_l , Mflipflop_rh:Mflipflop_rh_31_17:reset_l , Mflipflop_rh:Mflipflop_rh_31_18:reset_l , Mflipflop_rh:Mflipflop_rh_31_19:reset_l , Mflipflop_rh:Mflipflop_rh_31_20:reset_l , Mflipflop_rh:Mflipflop_rh_31_21:reset_l , Mflipflop_rh:Mflipflop_rh_31_22:reset_l , Mflipflop_rh:Mflipflop_rh_31_23:reset_l , Mflipflop_rh:Mflipflop_rh_31_24:reset_l , Mflipflop_rh:Mflipflop_rh_31_25:reset_l , Mflipflop_rh:Mflipflop_rh_31_26:reset_l , Mflipflop_rh:Mflipflop_rh_31_27:reset_l , Mflipflop_rh:Mflipflop_rh_31_28:reset_l , Mflipflop_rh:Mflipflop_rh_31_29:reset_l , Mflipflop_rh:Mflipflop_rh_31_30:reset_l , Mflipflop_rh:Mflipflop_rh_31_31:reset_l

Connects up to: Mdcc_bp:fis_reg:iuchip , Mdcc_bp:fis_reg:reset , rl_cyc_ctr:cc_reg:rcc_rst_even_l
reset_l : Mflipflop_rh_4 : input

Connects down to: Mflipflop_rh:Mflipflop_rh_3_0:reset_l , Mflipflop_rh:Mflipflop_rh_3_1:reset_l , Mflipflop_rh:Mflipflop_rh_3_2:reset_l , Mflipflop_rh:Mflipflop_rh_3_3:reset_l
reset_l : Mflipflop_rh_5 : input

Connects down to: Mflipflop_rh:Mflipflop_rh_4_0:reset_l , Mflipflop_rh:Mflipflop_rh_4_1:reset_l , Mflipflop_rh:Mflipflop_rh_4_2:reset_l , Mflipflop_rh:Mflipflop_rh_4_3:reset_l , Mflipflop_rh:Mflipflop_rh_4_4:reset_l
reset_l : Mflipflop_rh_6 : input

Connects down to: Mflipflop_rh:Mflipflop_rh_5_0:reset_l , Mflipflop_rh:Mflipflop_rh_5_1:reset_l , Mflipflop_rh:Mflipflop_rh_5_2:reset_l , Mflipflop_rh:Mflipflop_rh_5_3:reset_l , Mflipflop_rh:Mflipflop_rh_5_4:reset_l , Mflipflop_rh:Mflipflop_rh_5_5:reset_l
reset_l : Mflipflop_rh_7 : input

Connects down to: Mflipflop_rh:Mflipflop_rh_6_0:reset_l , Mflipflop_rh:Mflipflop_rh_6_1:reset_l , Mflipflop_rh:Mflipflop_rh_6_2:reset_l , Mflipflop_rh:Mflipflop_rh_6_3:reset_l , Mflipflop_rh:Mflipflop_rh_6_4:reset_l , Mflipflop_rh:Mflipflop_rh_6_5:reset_l , Mflipflop_rh:Mflipflop_rh_6_6:reset_l
reset_l : Mflipflop_rh_8 : input

Connects down to: Mflipflop_rh:Mflipflop_rh_7_0:reset_l , Mflipflop_rh:Mflipflop_rh_7_1:reset_l , Mflipflop_rh:Mflipflop_rh_7_2:reset_l , Mflipflop_rh:Mflipflop_rh_7_3:reset_l , Mflipflop_rh:Mflipflop_rh_7_4:reset_l , Mflipflop_rh:Mflipflop_rh_7_5:reset_l , Mflipflop_rh:Mflipflop_rh_7_6:reset_l , Mflipflop_rh:Mflipflop_rh_7_7:reset_l
reset_l : Mflipflop_rh_9 : input

Connects down to: Mflipflop_rh:Mflipflop_rh_8_0:reset_l , Mflipflop_rh:Mflipflop_rh_8_1:reset_l , Mflipflop_rh:Mflipflop_rh_8_2:reset_l , Mflipflop_rh:Mflipflop_rh_8_3:reset_l , Mflipflop_rh:Mflipflop_rh_8_4:reset_l , Mflipflop_rh:Mflipflop_rh_8_5:reset_l , Mflipflop_rh:Mflipflop_rh_8_6:reset_l , Mflipflop_rh:Mflipflop_rh_8_7:reset_l , Mflipflop_rh:Mflipflop_rh_8_8:reset_l
reset_l : Mflipflop_r_1 : input

Connects down to: Mflipflop_r:Mflipflop_r_0_32:reset_l

Connects up to: rl_tw_sm:mc_mstb_reg_1:ss_reset , rl_tw_sm:mdata_r_reg_1:ss_reset , rl_tw_sm:mmdaten_reg_1:ss_reset , rl_tw_sm:mdata_m_reg_1:ss_reset , rl_tw_sm:flush_entry_ff_1:ss_reset , rl_tw_sm:ptp_flush_ff_1:ss_reset , rl_tw_sm:tw_abort_ff_1:ss_reset , rl_tw_sm:flush_done_ff_1:ss_reset , rl_tw_sm:tw_pte_chk_ff_1:ss_reset , rl_tw_sm:probe_hit_ff_1:ss_reset , rl_marb_sm:io_issue_ff_1:ss_reset , rl_marb_sm:io_issue_ff_2:ss_reset , rl_marb_sm:io_issue_wrt_ff_1:ss_reset , rl_marb_sm:io_issue_wrt_ff_2:ss_reset , rl_marb_sm:fb_space_ff_1:ss_reset , rl_marb_sm:mstb_l_ff_1:ss_reset , rl_marb_sm:mbsy_ff_1:ss_reset , rl_marb_sm:misc_bsy_ff_1:ss_reset , rl_marb_sm:sbsy_ff_1:ss_reset , rl_marb_sm:dcdaten_ff_1:ss_reset , rl_marb_sm:sb_data_avail_ff_1:ss_reset , rl_marb_sm:drd_c1_ff_1:ss_reset , rl_marb_sm:ldst_st_ff_1:ss_reset , rl_marb_sm:ldst_block_ff_1:ss_reset , rl_marb_sm:slock_ff_1:ss_reset , rl_marb_sm:drd_iod_ff_1:ss_reset , rl_mmu_regs:par_asi_ff_1:ss_reset , rl_mmu_regs:enbl_err_ff_1:ss_reset , rl_mmu_regs:r_ic_fill_ff_1:ss_reset , rl_mmu_regs:mm_dccfstb_ff_1:ss_reset , rl_mmu_regs:odd_wd_ff_1:ss_reset , rl_mmu_regs:iwait_state_ff_1:ss_reset , rl_mmu_regs:fs_iae_hld_ff_1:ss_reset , rl_mmu_regs:fs_xerr_hld_ff_1:ss_reset , rl_mmu_regs:fs_sptct_hld_ff_1:ss_reset , rl_mmu_regs:iacc_miss_hld_ff_1:ss_reset , rl_mmu_regs:fs_sbe_hld_ff_1:ss_reset , rl_mmu_regs:fs_sto_hld_ff_1:ss_reset , rl_mmu_regs:io_bp_enbl_ff_1:ss_reset , rl_mmu_regs:perr_dcd_mask_ff_1:ss_reset , rl_mmu_regs:sb_err_ff_1:ss_reset , rl_mmu_regs:pio_rd_ff_1:ss_reset , rl_mmu_regs:mfar_acc_ff_1:ss_reset , rl_mmu_regs:mem_issue_req_ff_1:ss_reset , rl_mmu_regs:tlb_compare_ff_1:ss_reset , rl_mmu_regs:probe_err_ff_1:ss_reset , rl_mmu_regs:probe_inv_ff_1:ss_reset , rl_mmu_regs:issue_req_ff_1:ss_reset , rl_mmu_regs:cache_stat_ff_1:ss_reset , rl_mmu_regs:hold_fetch_f_1:ss_reset , rl_mmu_regs:ic_stream_ff_1:ss_reset , rl_mmu_regs:dc_stream_ff_1:ss_reset , rl_mmu_regs:dc_shold_ff_1:ss_reset , rl_mmu_regs:page_hit_ff_1:ss_reset , rl_mmu_regs:precharge_ff_1:ss_reset , rl_mmu_regs:precharge_trig_ff_1:ss_reset , rl_mmu_regs:afx_busy_ff_1:ss_reset , rl_mmu_regs:rmw_req_ff_1:ss_reset , rl_mmu_regs:va_hit_ff_1:ss_reset , rl_mmu_regs:sup_mode_ff_1:ss_reset , rl_mmu_regs:trig_b_co_ff_1:ss_reset , rl_mmu_regs:triga_ff_1:ss_reset , rl_mmu_regs:trigb_ff_1:ss_reset , rl_mmu_regs:mm_bp_dtct_ff_1:ss_reset , rl_asi_cntl:pipe_hold_ff_1:ss_reset , rl_asi_cntl:r_wb_hit_x_ff_1:ss_reset , rl_asi_cntl:asi_dcd9_wb_ff_1:ss_reset , rl_asi_cntl:asi_dcd89_wb_ff_1:ss_reset , rl_mmu_lgc:dc_tlb_ff_1:ss_reset , rl_mmu_lgc:ic_tlb_ff_1:ss_reset , rl_mmu_lgc:wr_tlb_ff_1:ss_reset , rl_mmu_lgc:io_tlb_ff_1:ss_reset , rl_mmu_lgc:ic_miss_ff_1:ss_reset , rl_mmu_lgc:dc_miss_ff_1:ss_reset , rl_mmu_lgc:dc_in_par_ff_1:ss_reset , rl_mmu_lgc:ic_in_par_ff_1:ss_reset , rl_mmu_lgc:asi_done_ff_1:ss_reset , rl_mmu_lgc:tlb_miss_ff_1:ss_reset , rl_mmu_lgc:tlb_miss_tw_ff_1:ss_reset , rl_mmu_lgc:pipe_moved_ff_1:ss_reset , rl_mmu_lgc:ld_par_ff_1:ss_reset , rl_mmu_lgc:fp_trap_fix_ff_1:ss_reset , rl_mmu_lgc:fp_ld_mask_ff_1:ss_reset , rl_mmu_lgc:trap_w_ff_1:ss_reset , rl_mmu_lgc:last_wb_entry_ff_1:ss_reset , rl_mmu_lgc:st_miss_ff_1:ss_reset , rl_mmu_lgc:st_miss_reg_1:ss_reset , rl_mmu_lgc:wb_empty_ff_1:ss_reset , rl_mmu_lgc:write_x_ff_1:ss_reset , rl_mmu_lgc:wb_vaild_x_ff_1:ss_reset , rl_mmu_lgc:wb_vaild_x_reg_1:ss_reset , rl_mmu_lgc:std_x_ff_1:ss_reset , rl_mmu_lgc:ldsto_w_val_ff_1:ss_reset , rl_mmu_lgc:ldsto_x_ff_1:ss_reset , rl_mmu_lgc:iabort_ff_1:ss_reset , rl_mmu_lgc:sb_ioreq_hld_reg_1:ss_reset , rl_mmu_lgc:dc_mbit_miss_ff_1:ss_reset , rl_mmu_lgc:wr_mbit_miss_ff_1:ss_reset , rl_mmu_lgc:set_m_ff_1:ss_reset , rl_mmu_lgc:acc_err_tw_ff_1:ss_reset , rl_mmu_lgc:derr_wbstb_ff_1:ss_reset , rl_par_cntl:dc_par_ff_1:ss_reset , rl_par_cntl:ic_par_ff_1:ss_reset , rl_par_cntl:sb_par_ff_1:ss_reset , rl_par_cntl:tw_par_ff_1:ss_reset , rl_par_cntl:pipe_moved_ff_1:ss_reset , rl_par_cntl:st_req_ff_1:ss_reset , rl_par_cntl:bad_ixlateff_1:ss_reset , rl_par_cntl:wr_tw_abort_ff_1:ss_reset , rl_par_cntl:r_sel_rdva_ff_1:ss_reset , rl_par_cntl:ipar_vld_ff_1:ss_reset , rl_par_cntl:dpar_vld_ff_1:ss_reset , rl_par_cntl:dc_alloc_ff_1:ss_reset , rl_va_mux:mmstben_reg_1:ss_reset , rl_va_mux:io_op_1:ss_reset
reset_l : Mflipflop_r_10 : input

Connects down to: Mflipflop_r:Mflipflop_r_9_0:reset_l , Mflipflop_r:Mflipflop_r_9_1:reset_l , Mflipflop_r:Mflipflop_r_9_2:reset_l , Mflipflop_r:Mflipflop_r_9_3:reset_l , Mflipflop_r:Mflipflop_r_9_4:reset_l , Mflipflop_r:Mflipflop_r_9_5:reset_l , Mflipflop_r:Mflipflop_r_9_6:reset_l , Mflipflop_r:Mflipflop_r_9_7:reset_l , Mflipflop_r:Mflipflop_r_9_8:reset_l , Mflipflop_r:Mflipflop_r_9_9:reset_l
reset_l : Mflipflop_r_11 : input

Connects down to: Mflipflop_r:Mflipflop_r_10_0:reset_l , Mflipflop_r:Mflipflop_r_10_1:reset_l , Mflipflop_r:Mflipflop_r_10_2:reset_l , Mflipflop_r:Mflipflop_r_10_3:reset_l , Mflipflop_r:Mflipflop_r_10_4:reset_l , Mflipflop_r:Mflipflop_r_10_5:reset_l , Mflipflop_r:Mflipflop_r_10_6:reset_l , Mflipflop_r:Mflipflop_r_10_7:reset_l , Mflipflop_r:Mflipflop_r_10_8:reset_l , Mflipflop_r:Mflipflop_r_10_9:reset_l , Mflipflop_r:Mflipflop_r_10_10:reset_l

Connects up to: rl_marb_sm:asi_state_ff_11:ss_reset , rl_par_cntl:parsm_11:ss_reset
reset_l : Mflipflop_r_12 : input

Connects down to: Mflipflop_r:Mflipflop_r_11_0:reset_l , Mflipflop_r:Mflipflop_r_11_1:reset_l , Mflipflop_r:Mflipflop_r_11_2:reset_l , Mflipflop_r:Mflipflop_r_11_3:reset_l , Mflipflop_r:Mflipflop_r_11_4:reset_l , Mflipflop_r:Mflipflop_r_11_5:reset_l , Mflipflop_r:Mflipflop_r_11_6:reset_l , Mflipflop_r:Mflipflop_r_11_7:reset_l , Mflipflop_r:Mflipflop_r_11_8:reset_l , Mflipflop_r:Mflipflop_r_11_9:reset_l , Mflipflop_r:Mflipflop_r_11_10:reset_l , Mflipflop_r:Mflipflop_r_11_11:reset_l

Connects up to: rl_dc_sm:dcc_st:ss_reset
reset_l : Mflipflop_r_13 : input

Connects down to: Mflipflop_r:Mflipflop_r_12_0:reset_l , Mflipflop_r:Mflipflop_r_12_1:reset_l , Mflipflop_r:Mflipflop_r_12_2:reset_l , Mflipflop_r:Mflipflop_r_12_3:reset_l , Mflipflop_r:Mflipflop_r_12_4:reset_l , Mflipflop_r:Mflipflop_r_12_5:reset_l , Mflipflop_r:Mflipflop_r_12_6:reset_l , Mflipflop_r:Mflipflop_r_12_7:reset_l , Mflipflop_r:Mflipflop_r_12_8:reset_l , Mflipflop_r:Mflipflop_r_12_9:reset_l , Mflipflop_r:Mflipflop_r_12_10:reset_l , Mflipflop_r:Mflipflop_r_12_11:reset_l , Mflipflop_r:Mflipflop_r_12_12:reset_l

Connects up to: rl_ic_cntl:ic_state_reg:ss_reset
reset_l : Mflipflop_r_14 : input

Connects down to: Mflipflop_r:Mflipflop_r_13_0:reset_l , Mflipflop_r:Mflipflop_r_13_1:reset_l , Mflipflop_r:Mflipflop_r_13_2:reset_l , Mflipflop_r:Mflipflop_r_13_3:reset_l , Mflipflop_r:Mflipflop_r_13_4:reset_l , Mflipflop_r:Mflipflop_r_13_5:reset_l , Mflipflop_r:Mflipflop_r_13_6:reset_l , Mflipflop_r:Mflipflop_r_13_7:reset_l , Mflipflop_r:Mflipflop_r_13_8:reset_l , Mflipflop_r:Mflipflop_r_13_9:reset_l , Mflipflop_r:Mflipflop_r_13_10:reset_l , Mflipflop_r:Mflipflop_r_13_11:reset_l , Mflipflop_r:Mflipflop_r_13_12:reset_l , Mflipflop_r:Mflipflop_r_13_13:reset_l
reset_l : Mflipflop_r_15 : input

Connects down to: Mflipflop_r:Mflipflop_r_14_0:reset_l , Mflipflop_r:Mflipflop_r_14_1:reset_l , Mflipflop_r:Mflipflop_r_14_2:reset_l , Mflipflop_r:Mflipflop_r_14_3:reset_l , Mflipflop_r:Mflipflop_r_14_4:reset_l , Mflipflop_r:Mflipflop_r_14_5:reset_l , Mflipflop_r:Mflipflop_r_14_6:reset_l , Mflipflop_r:Mflipflop_r_14_7:reset_l , Mflipflop_r:Mflipflop_r_14_8:reset_l , Mflipflop_r:Mflipflop_r_14_9:reset_l , Mflipflop_r:Mflipflop_r_14_10:reset_l , Mflipflop_r:Mflipflop_r_14_11:reset_l , Mflipflop_r:Mflipflop_r_14_12:reset_l , Mflipflop_r:Mflipflop_r_14_13:reset_l , Mflipflop_r:Mflipflop_r_14_14:reset_l
reset_l : Mflipflop_r_16 : input

Connects down to: Mflipflop_r:Mflipflop_r_15_0:reset_l , Mflipflop_r:Mflipflop_r_15_1:reset_l , Mflipflop_r:Mflipflop_r_15_2:reset_l , Mflipflop_r:Mflipflop_r_15_3:reset_l , Mflipflop_r:Mflipflop_r_15_4:reset_l , Mflipflop_r:Mflipflop_r_15_5:reset_l , Mflipflop_r:Mflipflop_r_15_6:reset_l , Mflipflop_r:Mflipflop_r_15_7:reset_l , Mflipflop_r:Mflipflop_r_15_8:reset_l , Mflipflop_r:Mflipflop_r_15_9:reset_l , Mflipflop_r:Mflipflop_r_15_10:reset_l , Mflipflop_r:Mflipflop_r_15_11:reset_l , Mflipflop_r:Mflipflop_r_15_12:reset_l , Mflipflop_r:Mflipflop_r_15_13:reset_l , Mflipflop_r:Mflipflop_r_15_14:reset_l , Mflipflop_r:Mflipflop_r_15_15:reset_l
reset_l : Mflipflop_r_17 : input

Connects down to: Mflipflop_r:Mflipflop_r_16_0:reset_l , Mflipflop_r:Mflipflop_r_16_1:reset_l , Mflipflop_r:Mflipflop_r_16_2:reset_l , Mflipflop_r:Mflipflop_r_16_3:reset_l , Mflipflop_r:Mflipflop_r_16_4:reset_l , Mflipflop_r:Mflipflop_r_16_5:reset_l , Mflipflop_r:Mflipflop_r_16_6:reset_l , Mflipflop_r:Mflipflop_r_16_7:reset_l , Mflipflop_r:Mflipflop_r_16_8:reset_l , Mflipflop_r:Mflipflop_r_16_9:reset_l , Mflipflop_r:Mflipflop_r_16_10:reset_l , Mflipflop_r:Mflipflop_r_16_11:reset_l , Mflipflop_r:Mflipflop_r_16_12:reset_l , Mflipflop_r:Mflipflop_r_16_13:reset_l , Mflipflop_r:Mflipflop_r_16_14:reset_l , Mflipflop_r:Mflipflop_r_16_15:reset_l , Mflipflop_r:Mflipflop_r_16_16:reset_l
reset_l : Mflipflop_r_18 : input

Connects down to: Mflipflop_r:Mflipflop_r_17_0:reset_l , Mflipflop_r:Mflipflop_r_17_1:reset_l , Mflipflop_r:Mflipflop_r_17_2:reset_l , Mflipflop_r:Mflipflop_r_17_3:reset_l , Mflipflop_r:Mflipflop_r_17_4:reset_l , Mflipflop_r:Mflipflop_r_17_5:reset_l , Mflipflop_r:Mflipflop_r_17_6:reset_l , Mflipflop_r:Mflipflop_r_17_7:reset_l , Mflipflop_r:Mflipflop_r_17_8:reset_l , Mflipflop_r:Mflipflop_r_17_9:reset_l , Mflipflop_r:Mflipflop_r_17_10:reset_l , Mflipflop_r:Mflipflop_r_17_11:reset_l , Mflipflop_r:Mflipflop_r_17_12:reset_l , Mflipflop_r:Mflipflop_r_17_13:reset_l , Mflipflop_r:Mflipflop_r_17_14:reset_l , Mflipflop_r:Mflipflop_r_17_15:reset_l , Mflipflop_r:Mflipflop_r_17_16:reset_l , Mflipflop_r:Mflipflop_r_17_17:reset_l
reset_l : Mflipflop_r_19 : input

Connects down to: Mflipflop_r:Mflipflop_r_18_0:reset_l , Mflipflop_r:Mflipflop_r_18_1:reset_l , Mflipflop_r:Mflipflop_r_18_2:reset_l , Mflipflop_r:Mflipflop_r_18_3:reset_l , Mflipflop_r:Mflipflop_r_18_4:reset_l , Mflipflop_r:Mflipflop_r_18_5:reset_l , Mflipflop_r:Mflipflop_r_18_6:reset_l , Mflipflop_r:Mflipflop_r_18_7:reset_l , Mflipflop_r:Mflipflop_r_18_8:reset_l , Mflipflop_r:Mflipflop_r_18_9:reset_l , Mflipflop_r:Mflipflop_r_18_10:reset_l , Mflipflop_r:Mflipflop_r_18_11:reset_l , Mflipflop_r:Mflipflop_r_18_12:reset_l , Mflipflop_r:Mflipflop_r_18_13:reset_l , Mflipflop_r:Mflipflop_r_18_14:reset_l , Mflipflop_r:Mflipflop_r_18_15:reset_l , Mflipflop_r:Mflipflop_r_18_16:reset_l , Mflipflop_r:Mflipflop_r_18_17:reset_l , Mflipflop_r:Mflipflop_r_18_18:reset_l
reset_l : Mflipflop_r_2 : input

Connects down to: Mflipflop_r:Mflipflop_r_1_0:reset_l , Mflipflop_r:Mflipflop_r_1_1:reset_l

Connects up to: rl_tw_sm:mdata_et_reg_2:ss_reset , rl_tw_sm:mdata_acc_reg_2:ss_reset , rl_mmu_regs:perr_ff_2:ss_reset , rl_mmu_regs:r_d_sf_perr_ff_2:ss_reset , rl_mmu_regs:sb_errtype_ff_2:ss_reset , rl_mmu_regs:r_par_lvl_ff_2:ss_reset , rl_ic_cntl:pes_reg:ss_reset , rl_mmu_lgc:wb_vaild_ff_2:ss_reset
reset_l : Mflipflop_r_20 : input

Connects down to: Mflipflop_r:Mflipflop_r_19_0:reset_l , Mflipflop_r:Mflipflop_r_19_1:reset_l , Mflipflop_r:Mflipflop_r_19_2:reset_l , Mflipflop_r:Mflipflop_r_19_3:reset_l , Mflipflop_r:Mflipflop_r_19_4:reset_l , Mflipflop_r:Mflipflop_r_19_5:reset_l , Mflipflop_r:Mflipflop_r_19_6:reset_l , Mflipflop_r:Mflipflop_r_19_7:reset_l , Mflipflop_r:Mflipflop_r_19_8:reset_l , Mflipflop_r:Mflipflop_r_19_9:reset_l , Mflipflop_r:Mflipflop_r_19_10:reset_l , Mflipflop_r:Mflipflop_r_19_11:reset_l , Mflipflop_r:Mflipflop_r_19_12:reset_l , Mflipflop_r:Mflipflop_r_19_13:reset_l , Mflipflop_r:Mflipflop_r_19_14:reset_l , Mflipflop_r:Mflipflop_r_19_15:reset_l , Mflipflop_r:Mflipflop_r_19_16:reset_l , Mflipflop_r:Mflipflop_r_19_17:reset_l , Mflipflop_r:Mflipflop_r_19_18:reset_l , Mflipflop_r:Mflipflop_r_19_19:reset_l
reset_l : Mflipflop_r_21 : input

Connects down to: Mflipflop_r:Mflipflop_r_20_0:reset_l , Mflipflop_r:Mflipflop_r_20_1:reset_l , Mflipflop_r:Mflipflop_r_20_2:reset_l , Mflipflop_r:Mflipflop_r_20_3:reset_l , Mflipflop_r:Mflipflop_r_20_4:reset_l , Mflipflop_r:Mflipflop_r_20_5:reset_l , Mflipflop_r:Mflipflop_r_20_6:reset_l , Mflipflop_r:Mflipflop_r_20_7:reset_l , Mflipflop_r:Mflipflop_r_20_8:reset_l , Mflipflop_r:Mflipflop_r_20_9:reset_l , Mflipflop_r:Mflipflop_r_20_10:reset_l , Mflipflop_r:Mflipflop_r_20_11:reset_l , Mflipflop_r:Mflipflop_r_20_12:reset_l , Mflipflop_r:Mflipflop_r_20_13:reset_l , Mflipflop_r:Mflipflop_r_20_14:reset_l , Mflipflop_r:Mflipflop_r_20_15:reset_l , Mflipflop_r:Mflipflop_r_20_16:reset_l , Mflipflop_r:Mflipflop_r_20_17:reset_l , Mflipflop_r:Mflipflop_r_20_18:reset_l , Mflipflop_r:Mflipflop_r_20_19:reset_l , Mflipflop_r:Mflipflop_r_20_20:reset_l
reset_l : Mflipflop_r_22 : input

Connects down to: Mflipflop_r:Mflipflop_r_21_0:reset_l , Mflipflop_r:Mflipflop_r_21_1:reset_l , Mflipflop_r:Mflipflop_r_21_2:reset_l , Mflipflop_r:Mflipflop_r_21_3:reset_l , Mflipflop_r:Mflipflop_r_21_4:reset_l , Mflipflop_r:Mflipflop_r_21_5:reset_l , Mflipflop_r:Mflipflop_r_21_6:reset_l , Mflipflop_r:Mflipflop_r_21_7:reset_l , Mflipflop_r:Mflipflop_r_21_8:reset_l , Mflipflop_r:Mflipflop_r_21_9:reset_l , Mflipflop_r:Mflipflop_r_21_10:reset_l , Mflipflop_r:Mflipflop_r_21_11:reset_l , Mflipflop_r:Mflipflop_r_21_12:reset_l , Mflipflop_r:Mflipflop_r_21_13:reset_l , Mflipflop_r:Mflipflop_r_21_14:reset_l , Mflipflop_r:Mflipflop_r_21_15:reset_l , Mflipflop_r:Mflipflop_r_21_16:reset_l , Mflipflop_r:Mflipflop_r_21_17:reset_l , Mflipflop_r:Mflipflop_r_21_18:reset_l , Mflipflop_r:Mflipflop_r_21_19:reset_l , Mflipflop_r:Mflipflop_r_21_20:reset_l , Mflipflop_r:Mflipflop_r_21_21:reset_l
reset_l : Mflipflop_r_23 : input

Connects down to: Mflipflop_r:Mflipflop_r_22_0:reset_l , Mflipflop_r:Mflipflop_r_22_1:reset_l , Mflipflop_r:Mflipflop_r_22_2:reset_l , Mflipflop_r:Mflipflop_r_22_3:reset_l , Mflipflop_r:Mflipflop_r_22_4:reset_l , Mflipflop_r:Mflipflop_r_22_5:reset_l , Mflipflop_r:Mflipflop_r_22_6:reset_l , Mflipflop_r:Mflipflop_r_22_7:reset_l , Mflipflop_r:Mflipflop_r_22_8:reset_l , Mflipflop_r:Mflipflop_r_22_9:reset_l , Mflipflop_r:Mflipflop_r_22_10:reset_l , Mflipflop_r:Mflipflop_r_22_11:reset_l , Mflipflop_r:Mflipflop_r_22_12:reset_l , Mflipflop_r:Mflipflop_r_22_13:reset_l , Mflipflop_r:Mflipflop_r_22_14:reset_l , Mflipflop_r:Mflipflop_r_22_15:reset_l , Mflipflop_r:Mflipflop_r_22_16:reset_l , Mflipflop_r:Mflipflop_r_22_17:reset_l , Mflipflop_r:Mflipflop_r_22_18:reset_l , Mflipflop_r:Mflipflop_r_22_19:reset_l , Mflipflop_r:Mflipflop_r_22_20:reset_l , Mflipflop_r:Mflipflop_r_22_21:reset_l , Mflipflop_r:Mflipflop_r_22_22:reset_l
reset_l : Mflipflop_r_24 : input

Connects down to: Mflipflop_r:Mflipflop_r_23_0:reset_l , Mflipflop_r:Mflipflop_r_23_1:reset_l , Mflipflop_r:Mflipflop_r_23_2:reset_l , Mflipflop_r:Mflipflop_r_23_3:reset_l , Mflipflop_r:Mflipflop_r_23_4:reset_l , Mflipflop_r:Mflipflop_r_23_5:reset_l , Mflipflop_r:Mflipflop_r_23_6:reset_l , Mflipflop_r:Mflipflop_r_23_7:reset_l , Mflipflop_r:Mflipflop_r_23_8:reset_l , Mflipflop_r:Mflipflop_r_23_9:reset_l , Mflipflop_r:Mflipflop_r_23_10:reset_l , Mflipflop_r:Mflipflop_r_23_11:reset_l , Mflipflop_r:Mflipflop_r_23_12:reset_l , Mflipflop_r:Mflipflop_r_23_13:reset_l , Mflipflop_r:Mflipflop_r_23_14:reset_l , Mflipflop_r:Mflipflop_r_23_15:reset_l , Mflipflop_r:Mflipflop_r_23_16:reset_l , Mflipflop_r:Mflipflop_r_23_17:reset_l , Mflipflop_r:Mflipflop_r_23_18:reset_l , Mflipflop_r:Mflipflop_r_23_19:reset_l , Mflipflop_r:Mflipflop_r_23_20:reset_l , Mflipflop_r:Mflipflop_r_23_21:reset_l , Mflipflop_r:Mflipflop_r_23_22:reset_l , Mflipflop_r:Mflipflop_r_23_23:reset_l
reset_l : Mflipflop_r_25 : input

Connects down to: Mflipflop_r:Mflipflop_r_24_0:reset_l , Mflipflop_r:Mflipflop_r_24_1:reset_l , Mflipflop_r:Mflipflop_r_24_2:reset_l , Mflipflop_r:Mflipflop_r_24_3:reset_l , Mflipflop_r:Mflipflop_r_24_4:reset_l , Mflipflop_r:Mflipflop_r_24_5:reset_l , Mflipflop_r:Mflipflop_r_24_6:reset_l , Mflipflop_r:Mflipflop_r_24_7:reset_l , Mflipflop_r:Mflipflop_r_24_8:reset_l , Mflipflop_r:Mflipflop_r_24_9:reset_l , Mflipflop_r:Mflipflop_r_24_10:reset_l , Mflipflop_r:Mflipflop_r_24_11:reset_l , Mflipflop_r:Mflipflop_r_24_12:reset_l , Mflipflop_r:Mflipflop_r_24_13:reset_l , Mflipflop_r:Mflipflop_r_24_14:reset_l , Mflipflop_r:Mflipflop_r_24_15:reset_l , Mflipflop_r:Mflipflop_r_24_16:reset_l , Mflipflop_r:Mflipflop_r_24_17:reset_l , Mflipflop_r:Mflipflop_r_24_18:reset_l , Mflipflop_r:Mflipflop_r_24_19:reset_l , Mflipflop_r:Mflipflop_r_24_20:reset_l , Mflipflop_r:Mflipflop_r_24_21:reset_l , Mflipflop_r:Mflipflop_r_24_22:reset_l , Mflipflop_r:Mflipflop_r_24_23:reset_l , Mflipflop_r:Mflipflop_r_24_24:reset_l
reset_l : Mflipflop_r_26 : input

Connects down to: Mflipflop_r:Mflipflop_r_25_0:reset_l , Mflipflop_r:Mflipflop_r_25_1:reset_l , Mflipflop_r:Mflipflop_r_25_2:reset_l , Mflipflop_r:Mflipflop_r_25_3:reset_l , Mflipflop_r:Mflipflop_r_25_4:reset_l , Mflipflop_r:Mflipflop_r_25_5:reset_l , Mflipflop_r:Mflipflop_r_25_6:reset_l , Mflipflop_r:Mflipflop_r_25_7:reset_l , Mflipflop_r:Mflipflop_r_25_8:reset_l , Mflipflop_r:Mflipflop_r_25_9:reset_l , Mflipflop_r:Mflipflop_r_25_10:reset_l , Mflipflop_r:Mflipflop_r_25_11:reset_l , Mflipflop_r:Mflipflop_r_25_12:reset_l , Mflipflop_r:Mflipflop_r_25_13:reset_l , Mflipflop_r:Mflipflop_r_25_14:reset_l , Mflipflop_r:Mflipflop_r_25_15:reset_l , Mflipflop_r:Mflipflop_r_25_16:reset_l , Mflipflop_r:Mflipflop_r_25_17:reset_l , Mflipflop_r:Mflipflop_r_25_18:reset_l , Mflipflop_r:Mflipflop_r_25_19:reset_l , Mflipflop_r:Mflipflop_r_25_20:reset_l , Mflipflop_r:Mflipflop_r_25_21:reset_l , Mflipflop_r:Mflipflop_r_25_22:reset_l , Mflipflop_r:Mflipflop_r_25_23:reset_l , Mflipflop_r:Mflipflop_r_25_24:reset_l , Mflipflop_r:Mflipflop_r_25_25:reset_l
reset_l : Mflipflop_r_27 : input

Connects down to: Mflipflop_r:Mflipflop_r_26_0:reset_l , Mflipflop_r:Mflipflop_r_26_1:reset_l , Mflipflop_r:Mflipflop_r_26_2:reset_l , Mflipflop_r:Mflipflop_r_26_3:reset_l , Mflipflop_r:Mflipflop_r_26_4:reset_l , Mflipflop_r:Mflipflop_r_26_5:reset_l , Mflipflop_r:Mflipflop_r_26_6:reset_l , Mflipflop_r:Mflipflop_r_26_7:reset_l , Mflipflop_r:Mflipflop_r_26_8:reset_l , Mflipflop_r:Mflipflop_r_26_9:reset_l , Mflipflop_r:Mflipflop_r_26_10:reset_l , Mflipflop_r:Mflipflop_r_26_11:reset_l , Mflipflop_r:Mflipflop_r_26_12:reset_l , Mflipflop_r:Mflipflop_r_26_13:reset_l , Mflipflop_r:Mflipflop_r_26_14:reset_l , Mflipflop_r:Mflipflop_r_26_15:reset_l , Mflipflop_r:Mflipflop_r_26_16:reset_l , Mflipflop_r:Mflipflop_r_26_17:reset_l , Mflipflop_r:Mflipflop_r_26_18:reset_l , Mflipflop_r:Mflipflop_r_26_19:reset_l , Mflipflop_r:Mflipflop_r_26_20:reset_l , Mflipflop_r:Mflipflop_r_26_21:reset_l , Mflipflop_r:Mflipflop_r_26_22:reset_l , Mflipflop_r:Mflipflop_r_26_23:reset_l , Mflipflop_r:Mflipflop_r_26_24:reset_l , Mflipflop_r:Mflipflop_r_26_25:reset_l , Mflipflop_r:Mflipflop_r_26_26:reset_l
reset_l : Mflipflop_r_28 : input

Connects down to: Mflipflop_r:Mflipflop_r_27_0:reset_l , Mflipflop_r:Mflipflop_r_27_1:reset_l , Mflipflop_r:Mflipflop_r_27_2:reset_l , Mflipflop_r:Mflipflop_r_27_3:reset_l , Mflipflop_r:Mflipflop_r_27_4:reset_l , Mflipflop_r:Mflipflop_r_27_5:reset_l , Mflipflop_r:Mflipflop_r_27_6:reset_l , Mflipflop_r:Mflipflop_r_27_7:reset_l , Mflipflop_r:Mflipflop_r_27_8:reset_l , Mflipflop_r:Mflipflop_r_27_9:reset_l , Mflipflop_r:Mflipflop_r_27_10:reset_l , Mflipflop_r:Mflipflop_r_27_11:reset_l , Mflipflop_r:Mflipflop_r_27_12:reset_l , Mflipflop_r:Mflipflop_r_27_13:reset_l , Mflipflop_r:Mflipflop_r_27_14:reset_l , Mflipflop_r:Mflipflop_r_27_15:reset_l , Mflipflop_r:Mflipflop_r_27_16:reset_l , Mflipflop_r:Mflipflop_r_27_17:reset_l , Mflipflop_r:Mflipflop_r_27_18:reset_l , Mflipflop_r:Mflipflop_r_27_19:reset_l , Mflipflop_r:Mflipflop_r_27_20:reset_l , Mflipflop_r:Mflipflop_r_27_21:reset_l , Mflipflop_r:Mflipflop_r_27_22:reset_l , Mflipflop_r:Mflipflop_r_27_23:reset_l , Mflipflop_r:Mflipflop_r_27_24:reset_l , Mflipflop_r:Mflipflop_r_27_25:reset_l , Mflipflop_r:Mflipflop_r_27_26:reset_l , Mflipflop_r:Mflipflop_r_27_27:reset_l
reset_l : Mflipflop_r_29 : input

Connects down to: Mflipflop_r:Mflipflop_r_28_0:reset_l , Mflipflop_r:Mflipflop_r_28_1:reset_l , Mflipflop_r:Mflipflop_r_28_2:reset_l , Mflipflop_r:Mflipflop_r_28_3:reset_l , Mflipflop_r:Mflipflop_r_28_4:reset_l , Mflipflop_r:Mflipflop_r_28_5:reset_l , Mflipflop_r:Mflipflop_r_28_6:reset_l , Mflipflop_r:Mflipflop_r_28_7:reset_l , Mflipflop_r:Mflipflop_r_28_8:reset_l , Mflipflop_r:Mflipflop_r_28_9:reset_l , Mflipflop_r:Mflipflop_r_28_10:reset_l , Mflipflop_r:Mflipflop_r_28_11:reset_l , Mflipflop_r:Mflipflop_r_28_12:reset_l , Mflipflop_r:Mflipflop_r_28_13:reset_l , Mflipflop_r:Mflipflop_r_28_14:reset_l , Mflipflop_r:Mflipflop_r_28_15:reset_l , Mflipflop_r:Mflipflop_r_28_16:reset_l , Mflipflop_r:Mflipflop_r_28_17:reset_l , Mflipflop_r:Mflipflop_r_28_18:reset_l , Mflipflop_r:Mflipflop_r_28_19:reset_l , Mflipflop_r:Mflipflop_r_28_20:reset_l , Mflipflop_r:Mflipflop_r_28_21:reset_l , Mflipflop_r:Mflipflop_r_28_22:reset_l , Mflipflop_r:Mflipflop_r_28_23:reset_l , Mflipflop_r:Mflipflop_r_28_24:reset_l , Mflipflop_r:Mflipflop_r_28_25:reset_l , Mflipflop_r:Mflipflop_r_28_26:reset_l , Mflipflop_r:Mflipflop_r_28_27:reset_l , Mflipflop_r:Mflipflop_r_28_28:reset_l
reset_l : Mflipflop_r_3 : input

Connects down to: Mflipflop_r:Mflipflop_r_2_0:reset_l , Mflipflop_r:Mflipflop_r_2_1:reset_l , Mflipflop_r:Mflipflop_r_2_2:reset_l

Connects up to: rl_mmu_regs:tlb_acc_ff_3:ss_reset , rl_mmu_regs:data_acc_treg_3:ss_reset , rl_mmu_regs:data_accx_reg_3:ss_reset , rl_mmu_regs:r_p_reply_dec_ff_3:ss_reset
reset_l : Mflipflop_r_30 : input

Connects down to: Mflipflop_r:Mflipflop_r_29_0:reset_l , Mflipflop_r:Mflipflop_r_29_1:reset_l , Mflipflop_r:Mflipflop_r_29_2:reset_l , Mflipflop_r:Mflipflop_r_29_3:reset_l , Mflipflop_r:Mflipflop_r_29_4:reset_l , Mflipflop_r:Mflipflop_r_29_5:reset_l , Mflipflop_r:Mflipflop_r_29_6:reset_l , Mflipflop_r:Mflipflop_r_29_7:reset_l , Mflipflop_r:Mflipflop_r_29_8:reset_l , Mflipflop_r:Mflipflop_r_29_9:reset_l , Mflipflop_r:Mflipflop_r_29_10:reset_l , Mflipflop_r:Mflipflop_r_29_11:reset_l , Mflipflop_r:Mflipflop_r_29_12:reset_l , Mflipflop_r:Mflipflop_r_29_13:reset_l , Mflipflop_r:Mflipflop_r_29_14:reset_l , Mflipflop_r:Mflipflop_r_29_15:reset_l , Mflipflop_r:Mflipflop_r_29_16:reset_l , Mflipflop_r:Mflipflop_r_29_17:reset_l , Mflipflop_r:Mflipflop_r_29_18:reset_l , Mflipflop_r:Mflipflop_r_29_19:reset_l , Mflipflop_r:Mflipflop_r_29_20:reset_l , Mflipflop_r:Mflipflop_r_29_21:reset_l , Mflipflop_r:Mflipflop_r_29_22:reset_l , Mflipflop_r:Mflipflop_r_29_23:reset_l , Mflipflop_r:Mflipflop_r_29_24:reset_l , Mflipflop_r:Mflipflop_r_29_25:reset_l , Mflipflop_r:Mflipflop_r_29_26:reset_l , Mflipflop_r:Mflipflop_r_29_27:reset_l , Mflipflop_r:Mflipflop_r_29_28:reset_l , Mflipflop_r:Mflipflop_r_29_29:reset_l

Connects up to: rl_tw_sm:mtwsm_30:ss_reset
reset_l : Mflipflop_r_31 : input

Connects down to: Mflipflop_r:Mflipflop_r_30_0:reset_l , Mflipflop_r:Mflipflop_r_30_1:reset_l , Mflipflop_r:Mflipflop_r_30_2:reset_l , Mflipflop_r:Mflipflop_r_30_3:reset_l , Mflipflop_r:Mflipflop_r_30_4:reset_l , Mflipflop_r:Mflipflop_r_30_5:reset_l , Mflipflop_r:Mflipflop_r_30_6:reset_l , Mflipflop_r:Mflipflop_r_30_7:reset_l , Mflipflop_r:Mflipflop_r_30_8:reset_l , Mflipflop_r:Mflipflop_r_30_9:reset_l , Mflipflop_r:Mflipflop_r_30_10:reset_l , Mflipflop_r:Mflipflop_r_30_11:reset_l , Mflipflop_r:Mflipflop_r_30_12:reset_l , Mflipflop_r:Mflipflop_r_30_13:reset_l , Mflipflop_r:Mflipflop_r_30_14:reset_l , Mflipflop_r:Mflipflop_r_30_15:reset_l , Mflipflop_r:Mflipflop_r_30_16:reset_l , Mflipflop_r:Mflipflop_r_30_17:reset_l , Mflipflop_r:Mflipflop_r_30_18:reset_l , Mflipflop_r:Mflipflop_r_30_19:reset_l , Mflipflop_r:Mflipflop_r_30_20:reset_l , Mflipflop_r:Mflipflop_r_30_21:reset_l , Mflipflop_r:Mflipflop_r_30_22:reset_l , Mflipflop_r:Mflipflop_r_30_23:reset_l , Mflipflop_r:Mflipflop_r_30_24:reset_l , Mflipflop_r:Mflipflop_r_30_25:reset_l , Mflipflop_r:Mflipflop_r_30_26:reset_l , Mflipflop_r:Mflipflop_r_30_27:reset_l , Mflipflop_r:Mflipflop_r_30_28:reset_l , Mflipflop_r:Mflipflop_r_30_29:reset_l , Mflipflop_r:Mflipflop_r_30_30:reset_l
reset_l : Mflipflop_r_32 : input

Connects down to: Mflipflop_r:Mflipflop_r_31_0:reset_l , Mflipflop_r:Mflipflop_r_31_1:reset_l , Mflipflop_r:Mflipflop_r_31_2:reset_l , Mflipflop_r:Mflipflop_r_31_3:reset_l , Mflipflop_r:Mflipflop_r_31_4:reset_l , Mflipflop_r:Mflipflop_r_31_5:reset_l , Mflipflop_r:Mflipflop_r_31_6:reset_l , Mflipflop_r:Mflipflop_r_31_7:reset_l , Mflipflop_r:Mflipflop_r_31_8:reset_l , Mflipflop_r:Mflipflop_r_31_9:reset_l , Mflipflop_r:Mflipflop_r_31_10:reset_l , Mflipflop_r:Mflipflop_r_31_11:reset_l , Mflipflop_r:Mflipflop_r_31_12:reset_l , Mflipflop_r:Mflipflop_r_31_13:reset_l , Mflipflop_r:Mflipflop_r_31_14:reset_l , Mflipflop_r:Mflipflop_r_31_15:reset_l , Mflipflop_r:Mflipflop_r_31_16:reset_l , Mflipflop_r:Mflipflop_r_31_17:reset_l , Mflipflop_r:Mflipflop_r_31_18:reset_l , Mflipflop_r:Mflipflop_r_31_19:reset_l , Mflipflop_r:Mflipflop_r_31_20:reset_l , Mflipflop_r:Mflipflop_r_31_21:reset_l , Mflipflop_r:Mflipflop_r_31_22:reset_l , Mflipflop_r:Mflipflop_r_31_23:reset_l , Mflipflop_r:Mflipflop_r_31_24:reset_l , Mflipflop_r:Mflipflop_r_31_25:reset_l , Mflipflop_r:Mflipflop_r_31_26:reset_l , Mflipflop_r:Mflipflop_r_31_27:reset_l , Mflipflop_r:Mflipflop_r_31_28:reset_l , Mflipflop_r:Mflipflop_r_31_29:reset_l , Mflipflop_r:Mflipflop_r_31_30:reset_l , Mflipflop_r:Mflipflop_r_31_31:reset_l

Connects up to: rl_marb_sm:memarbsm_reg_32:ss_reset , rl_mmu_regs:mmu_data_reg_32:ss_reset
reset_l : Mflipflop_r_4 : input

Connects down to: Mflipflop_r:Mflipflop_r_3_0:reset_l , Mflipflop_r:Mflipflop_r_3_1:reset_l , Mflipflop_r:Mflipflop_r_3_2:reset_l , Mflipflop_r:Mflipflop_r_3_3:reset_l

Connects up to: rl_mmu_regs:mf_stat_reg_4:ss_reset , rl_mmu_lgc:mreq_reg_4:ss_reset
reset_l : Mflipflop_r_5 : input

Connects down to: Mflipflop_r:Mflipflop_r_4_0:reset_l , Mflipflop_r:Mflipflop_r_4_1:reset_l , Mflipflop_r:Mflipflop_r_4_2:reset_l , Mflipflop_r:Mflipflop_r_4_3:reset_l , Mflipflop_r:Mflipflop_r_4_4:reset_l
reset_l : Mflipflop_r_6 : input

Connects down to: Mflipflop_r:Mflipflop_r_5_0:reset_l , Mflipflop_r:Mflipflop_r_5_1:reset_l , Mflipflop_r:Mflipflop_r_5_2:reset_l , Mflipflop_r:Mflipflop_r_5_3:reset_l , Mflipflop_r:Mflipflop_r_5_4:reset_l , Mflipflop_r:Mflipflop_r_5_5:reset_l

Connects up to: rl_mmu_regs:tlb_addr_ff_6:ss_reset
reset_l : Mflipflop_r_7 : input

Connects down to: Mflipflop_r:Mflipflop_r_6_0:reset_l , Mflipflop_r:Mflipflop_r_6_1:reset_l , Mflipflop_r:Mflipflop_r_6_2:reset_l , Mflipflop_r:Mflipflop_r_6_3:reset_l , Mflipflop_r:Mflipflop_r_6_4:reset_l , Mflipflop_r:Mflipflop_r_6_5:reset_l , Mflipflop_r:Mflipflop_r_6_6:reset_l
reset_l : Mflipflop_r_8 : input

Connects down to: Mflipflop_r:Mflipflop_r_7_0:reset_l , Mflipflop_r:Mflipflop_r_7_1:reset_l , Mflipflop_r:Mflipflop_r_7_2:reset_l , Mflipflop_r:Mflipflop_r_7_3:reset_l , Mflipflop_r:Mflipflop_r_7_4:reset_l , Mflipflop_r:Mflipflop_r_7_5:reset_l , Mflipflop_r:Mflipflop_r_7_6:reset_l , Mflipflop_r:Mflipflop_r_7_7:reset_l
reset_l : Mflipflop_r_9 : input

Connects down to: Mflipflop_r:Mflipflop_r_8_0:reset_l , Mflipflop_r:Mflipflop_r_8_1:reset_l , Mflipflop_r:Mflipflop_r_8_2:reset_l , Mflipflop_r:Mflipflop_r_8_3:reset_l , Mflipflop_r:Mflipflop_r_8_4:reset_l , Mflipflop_r:Mflipflop_r_8_5:reset_l , Mflipflop_r:Mflipflop_r_8_6:reset_l , Mflipflop_r:Mflipflop_r_8_7:reset_l , Mflipflop_r:Mflipflop_r_8_8:reset_l
reset_l : Mflipflop_sr : input

Connects down to: ASFFRA:dff:R

Connects up to: Mflipflop_sr_10:Mflipflop_sr_9_0:reset_l , Mflipflop_sr_10:Mflipflop_sr_9_1:reset_l , Mflipflop_sr_10:Mflipflop_sr_9_2:reset_l , Mflipflop_sr_10:Mflipflop_sr_9_3:reset_l , Mflipflop_sr_10:Mflipflop_sr_9_4:reset_l , Mflipflop_sr_10:Mflipflop_sr_9_5:reset_l , Mflipflop_sr_10:Mflipflop_sr_9_6:reset_l , Mflipflop_sr_10:Mflipflop_sr_9_7:reset_l , Mflipflop_sr_10:Mflipflop_sr_9_8:reset_l , Mflipflop_sr_10:Mflipflop_sr_9_9:reset_l , Mflipflop_sr_11:Mflipflop_sr_10_0:reset_l , Mflipflop_sr_11:Mflipflop_sr_10_1:reset_l , Mflipflop_sr_11:Mflipflop_sr_10_2:reset_l , Mflipflop_sr_11:Mflipflop_sr_10_3:reset_l , Mflipflop_sr_11:Mflipflop_sr_10_4:reset_l , Mflipflop_sr_11:Mflipflop_sr_10_5:reset_l , Mflipflop_sr_11:Mflipflop_sr_10_6:reset_l , Mflipflop_sr_11:Mflipflop_sr_10_7:reset_l , Mflipflop_sr_11:Mflipflop_sr_10_8:reset_l , Mflipflop_sr_11:Mflipflop_sr_10_9:reset_l , Mflipflop_sr_11:Mflipflop_sr_10_10:reset_l , Mflipflop_sr_12:Mflipflop_sr_11_0:reset_l , Mflipflop_sr_12:Mflipflop_sr_11_1:reset_l , Mflipflop_sr_12:Mflipflop_sr_11_2:reset_l , Mflipflop_sr_12:Mflipflop_sr_11_3:reset_l , Mflipflop_sr_12:Mflipflop_sr_11_4:reset_l , Mflipflop_sr_12:Mflipflop_sr_11_5:reset_l , Mflipflop_sr_12:Mflipflop_sr_11_6:reset_l , Mflipflop_sr_12:Mflipflop_sr_11_7:reset_l , Mflipflop_sr_12:Mflipflop_sr_11_8:reset_l , Mflipflop_sr_12:Mflipflop_sr_11_9:reset_l , Mflipflop_sr_12:Mflipflop_sr_11_10:reset_l , Mflipflop_sr_12:Mflipflop_sr_11_11:reset_l , Mflipflop_sr_13:Mflipflop_sr_12_0:reset_l , Mflipflop_sr_13:Mflipflop_sr_12_1:reset_l , Mflipflop_sr_13:Mflipflop_sr_12_2:reset_l , Mflipflop_sr_13:Mflipflop_sr_12_3:reset_l , Mflipflop_sr_13:Mflipflop_sr_12_4:reset_l , Mflipflop_sr_13:Mflipflop_sr_12_5:reset_l , Mflipflop_sr_13:Mflipflop_sr_12_6:reset_l , Mflipflop_sr_13:Mflipflop_sr_12_7:reset_l , Mflipflop_sr_13:Mflipflop_sr_12_8:reset_l , Mflipflop_sr_13:Mflipflop_sr_12_9:reset_l , Mflipflop_sr_13:Mflipflop_sr_12_10:reset_l , Mflipflop_sr_13:Mflipflop_sr_12_11:reset_l , Mflipflop_sr_13:Mflipflop_sr_12_12:reset_l , Mflipflop_sr_14:Mflipflop_sr_13_0:reset_l , Mflipflop_sr_14:Mflipflop_sr_13_1:reset_l , Mflipflop_sr_14:Mflipflop_sr_13_2:reset_l , Mflipflop_sr_14:Mflipflop_sr_13_3:reset_l , Mflipflop_sr_14:Mflipflop_sr_13_4:reset_l , Mflipflop_sr_14:Mflipflop_sr_13_5:reset_l , Mflipflop_sr_14:Mflipflop_sr_13_6:reset_l , Mflipflop_sr_14:Mflipflop_sr_13_7:reset_l , Mflipflop_sr_14:Mflipflop_sr_13_8:reset_l , Mflipflop_sr_14:Mflipflop_sr_13_9:reset_l , Mflipflop_sr_14:Mflipflop_sr_13_10:reset_l , Mflipflop_sr_14:Mflipflop_sr_13_11:reset_l , Mflipflop_sr_14:Mflipflop_sr_13_12:reset_l , Mflipflop_sr_14:Mflipflop_sr_13_13:reset_l , Mflipflop_sr_15:Mflipflop_sr_14_0:reset_l , Mflipflop_sr_15:Mflipflop_sr_14_1:reset_l , Mflipflop_sr_15:Mflipflop_sr_14_2:reset_l , Mflipflop_sr_15:Mflipflop_sr_14_3:reset_l , Mflipflop_sr_15:Mflipflop_sr_14_4:reset_l , Mflipflop_sr_15:Mflipflop_sr_14_5:reset_l , Mflipflop_sr_15:Mflipflop_sr_14_6:reset_l , Mflipflop_sr_15:Mflipflop_sr_14_7:reset_l , Mflipflop_sr_15:Mflipflop_sr_14_8:reset_l , Mflipflop_sr_15:Mflipflop_sr_14_9:reset_l , Mflipflop_sr_15:Mflipflop_sr_14_10:reset_l , Mflipflop_sr_15:Mflipflop_sr_14_11:reset_l , Mflipflop_sr_15:Mflipflop_sr_14_12:reset_l , Mflipflop_sr_15:Mflipflop_sr_14_13:reset_l , Mflipflop_sr_15:Mflipflop_sr_14_14:reset_l , Mflipflop_sr_16:Mflipflop_sr_15_0:reset_l , Mflipflop_sr_16:Mflipflop_sr_15_1:reset_l , Mflipflop_sr_16:Mflipflop_sr_15_2:reset_l , Mflipflop_sr_16:Mflipflop_sr_15_3:reset_l , Mflipflop_sr_16:Mflipflop_sr_15_4:reset_l , Mflipflop_sr_16:Mflipflop_sr_15_5:reset_l , Mflipflop_sr_16:Mflipflop_sr_15_6:reset_l , Mflipflop_sr_16:Mflipflop_sr_15_7:reset_l , Mflipflop_sr_16:Mflipflop_sr_15_8:reset_l , Mflipflop_sr_16:Mflipflop_sr_15_9:reset_l , Mflipflop_sr_16:Mflipflop_sr_15_10:reset_l , Mflipflop_sr_16:Mflipflop_sr_15_11:reset_l , Mflipflop_sr_16:Mflipflop_sr_15_12:reset_l , Mflipflop_sr_16:Mflipflop_sr_15_13:reset_l , Mflipflop_sr_16:Mflipflop_sr_15_14:reset_l , Mflipflop_sr_16:Mflipflop_sr_15_15:reset_l , Mflipflop_sr_17:Mflipflop_sr_16_0:reset_l , Mflipflop_sr_17:Mflipflop_sr_16_1:reset_l , Mflipflop_sr_17:Mflipflop_sr_16_2:reset_l , Mflipflop_sr_17:Mflipflop_sr_16_3:reset_l , Mflipflop_sr_17:Mflipflop_sr_16_4:reset_l , Mflipflop_sr_17:Mflipflop_sr_16_5:reset_l , Mflipflop_sr_17:Mflipflop_sr_16_6:reset_l , Mflipflop_sr_17:Mflipflop_sr_16_7:reset_l , Mflipflop_sr_17:Mflipflop_sr_16_8:reset_l , Mflipflop_sr_17:Mflipflop_sr_16_9:reset_l , Mflipflop_sr_17:Mflipflop_sr_16_10:reset_l , Mflipflop_sr_17:Mflipflop_sr_16_11:reset_l , Mflipflop_sr_17:Mflipflop_sr_16_12:reset_l , Mflipflop_sr_17:Mflipflop_sr_16_13:reset_l , Mflipflop_sr_17:Mflipflop_sr_16_14:reset_l , Mflipflop_sr_17:Mflipflop_sr_16_15:reset_l , Mflipflop_sr_17:Mflipflop_sr_16_16:reset_l , Mflipflop_sr_18:Mflipflop_sr_17_0:reset_l , Mflipflop_sr_18:Mflipflop_sr_17_1:reset_l , Mflipflop_sr_18:Mflipflop_sr_17_2:reset_l , Mflipflop_sr_18:Mflipflop_sr_17_3:reset_l , Mflipflop_sr_18:Mflipflop_sr_17_4:reset_l , Mflipflop_sr_18:Mflipflop_sr_17_5:reset_l , Mflipflop_sr_18:Mflipflop_sr_17_6:reset_l , Mflipflop_sr_18:Mflipflop_sr_17_7:reset_l , Mflipflop_sr_18:Mflipflop_sr_17_8:reset_l , Mflipflop_sr_18:Mflipflop_sr_17_9:reset_l , Mflipflop_sr_18:Mflipflop_sr_17_10:reset_l , Mflipflop_sr_18:Mflipflop_sr_17_11:reset_l , Mflipflop_sr_18:Mflipflop_sr_17_12:reset_l , Mflipflop_sr_18:Mflipflop_sr_17_13:reset_l , Mflipflop_sr_18:Mflipflop_sr_17_14:reset_l , Mflipflop_sr_18:Mflipflop_sr_17_15:reset_l , Mflipflop_sr_18:Mflipflop_sr_17_16:reset_l , Mflipflop_sr_18:Mflipflop_sr_17_17:reset_l , Mflipflop_sr_19:Mflipflop_sr_18_0:reset_l , Mflipflop_sr_19:Mflipflop_sr_18_1:reset_l , Mflipflop_sr_19:Mflipflop_sr_18_2:reset_l , Mflipflop_sr_19:Mflipflop_sr_18_3:reset_l , Mflipflop_sr_19:Mflipflop_sr_18_4:reset_l , Mflipflop_sr_19:Mflipflop_sr_18_5:reset_l , Mflipflop_sr_19:Mflipflop_sr_18_6:reset_l , Mflipflop_sr_19:Mflipflop_sr_18_7:reset_l , Mflipflop_sr_19:Mflipflop_sr_18_8:reset_l , Mflipflop_sr_19:Mflipflop_sr_18_9:reset_l , Mflipflop_sr_19:Mflipflop_sr_18_10:reset_l , Mflipflop_sr_19:Mflipflop_sr_18_11:reset_l , Mflipflop_sr_19:Mflipflop_sr_18_12:reset_l , Mflipflop_sr_19:Mflipflop_sr_18_13:reset_l , Mflipflop_sr_19:Mflipflop_sr_18_14:reset_l , Mflipflop_sr_19:Mflipflop_sr_18_15:reset_l , Mflipflop_sr_19:Mflipflop_sr_18_16:reset_l , Mflipflop_sr_19:Mflipflop_sr_18_17:reset_l , Mflipflop_sr_19:Mflipflop_sr_18_18:reset_l , Mflipflop_sr_20:Mflipflop_sr_19_0:reset_l , Mflipflop_sr_20:Mflipflop_sr_19_1:reset_l , Mflipflop_sr_20:Mflipflop_sr_19_2:reset_l , Mflipflop_sr_20:Mflipflop_sr_19_3:reset_l , Mflipflop_sr_20:Mflipflop_sr_19_4:reset_l , Mflipflop_sr_20:Mflipflop_sr_19_5:reset_l , Mflipflop_sr_20:Mflipflop_sr_19_6:reset_l , Mflipflop_sr_20:Mflipflop_sr_19_7:reset_l , Mflipflop_sr_20:Mflipflop_sr_19_8:reset_l , Mflipflop_sr_20:Mflipflop_sr_19_9:reset_l , Mflipflop_sr_20:Mflipflop_sr_19_10:reset_l , Mflipflop_sr_20:Mflipflop_sr_19_11:reset_l , Mflipflop_sr_20:Mflipflop_sr_19_12:reset_l , Mflipflop_sr_20:Mflipflop_sr_19_13:reset_l , Mflipflop_sr_20:Mflipflop_sr_19_14:reset_l , Mflipflop_sr_20:Mflipflop_sr_19_15:reset_l , Mflipflop_sr_20:Mflipflop_sr_19_16:reset_l , Mflipflop_sr_20:Mflipflop_sr_19_17:reset_l , Mflipflop_sr_20:Mflipflop_sr_19_18:reset_l , Mflipflop_sr_20:Mflipflop_sr_19_19:reset_l , Mflipflop_sr_21:Mflipflop_sr_20_0:reset_l , Mflipflop_sr_21:Mflipflop_sr_20_1:reset_l , Mflipflop_sr_21:Mflipflop_sr_20_2:reset_l , Mflipflop_sr_21:Mflipflop_sr_20_3:reset_l , Mflipflop_sr_21:Mflipflop_sr_20_4:reset_l , Mflipflop_sr_21:Mflipflop_sr_20_5:reset_l , Mflipflop_sr_21:Mflipflop_sr_20_6:reset_l , Mflipflop_sr_21:Mflipflop_sr_20_7:reset_l , Mflipflop_sr_21:Mflipflop_sr_20_8:reset_l , Mflipflop_sr_21:Mflipflop_sr_20_9:reset_l , Mflipflop_sr_21:Mflipflop_sr_20_10:reset_l , Mflipflop_sr_21:Mflipflop_sr_20_11:reset_l , Mflipflop_sr_21:Mflipflop_sr_20_12:reset_l , Mflipflop_sr_21:Mflipflop_sr_20_13:reset_l , Mflipflop_sr_21:Mflipflop_sr_20_14:reset_l , Mflipflop_sr_21:Mflipflop_sr_20_15:reset_l , Mflipflop_sr_21:Mflipflop_sr_20_16:reset_l , Mflipflop_sr_21:Mflipflop_sr_20_17:reset_l , Mflipflop_sr_21:Mflipflop_sr_20_18:reset_l , Mflipflop_sr_21:Mflipflop_sr_20_19:reset_l , Mflipflop_sr_21:Mflipflop_sr_20_20:reset_l , Mflipflop_sr_22:Mflipflop_sr_21_0:reset_l , Mflipflop_sr_22:Mflipflop_sr_21_1:reset_l , Mflipflop_sr_22:Mflipflop_sr_21_2:reset_l , Mflipflop_sr_22:Mflipflop_sr_21_3:reset_l , Mflipflop_sr_22:Mflipflop_sr_21_4:reset_l , Mflipflop_sr_22:Mflipflop_sr_21_5:reset_l , Mflipflop_sr_22:Mflipflop_sr_21_6:reset_l , Mflipflop_sr_22:Mflipflop_sr_21_7:reset_l , Mflipflop_sr_22:Mflipflop_sr_21_8:reset_l , Mflipflop_sr_22:Mflipflop_sr_21_9:reset_l , Mflipflop_sr_22:Mflipflop_sr_21_10:reset_l , Mflipflop_sr_22:Mflipflop_sr_21_11:reset_l , Mflipflop_sr_22:Mflipflop_sr_21_12:reset_l , Mflipflop_sr_22:Mflipflop_sr_21_13:reset_l , Mflipflop_sr_22:Mflipflop_sr_21_14:reset_l , Mflipflop_sr_22:Mflipflop_sr_21_15:reset_l , Mflipflop_sr_22:Mflipflop_sr_21_16:reset_l , Mflipflop_sr_22:Mflipflop_sr_21_17:reset_l , Mflipflop_sr_22:Mflipflop_sr_21_18:reset_l , Mflipflop_sr_22:Mflipflop_sr_21_19:reset_l , Mflipflop_sr_22:Mflipflop_sr_21_20:reset_l , Mflipflop_sr_22:Mflipflop_sr_21_21:reset_l , Mflipflop_sr_23:Mflipflop_sr_22_0:reset_l , Mflipflop_sr_23:Mflipflop_sr_22_1:reset_l , Mflipflop_sr_23:Mflipflop_sr_22_2:reset_l , Mflipflop_sr_23:Mflipflop_sr_22_3:reset_l , Mflipflop_sr_23:Mflipflop_sr_22_4:reset_l , Mflipflop_sr_23:Mflipflop_sr_22_5:reset_l , Mflipflop_sr_23:Mflipflop_sr_22_6:reset_l , Mflipflop_sr_23:Mflipflop_sr_22_7:reset_l , Mflipflop_sr_23:Mflipflop_sr_22_8:reset_l , Mflipflop_sr_23:Mflipflop_sr_22_9:reset_l , Mflipflop_sr_23:Mflipflop_sr_22_10:reset_l , Mflipflop_sr_23:Mflipflop_sr_22_11:reset_l , Mflipflop_sr_23:Mflipflop_sr_22_12:reset_l , Mflipflop_sr_23:Mflipflop_sr_22_13:reset_l , Mflipflop_sr_23:Mflipflop_sr_22_14:reset_l , Mflipflop_sr_23:Mflipflop_sr_22_15:reset_l , Mflipflop_sr_23:Mflipflop_sr_22_16:reset_l , Mflipflop_sr_23:Mflipflop_sr_22_17:reset_l , Mflipflop_sr_23:Mflipflop_sr_22_18:reset_l , Mflipflop_sr_23:Mflipflop_sr_22_19:reset_l , Mflipflop_sr_23:Mflipflop_sr_22_20:reset_l , Mflipflop_sr_23:Mflipflop_sr_22_21:reset_l , Mflipflop_sr_23:Mflipflop_sr_22_22:reset_l , Mflipflop_sr_24:Mflipflop_sr_23_0:reset_l , Mflipflop_sr_24:Mflipflop_sr_23_1:reset_l , Mflipflop_sr_24:Mflipflop_sr_23_2:reset_l , Mflipflop_sr_24:Mflipflop_sr_23_3:reset_l , Mflipflop_sr_24:Mflipflop_sr_23_4:reset_l , Mflipflop_sr_24:Mflipflop_sr_23_5:reset_l , Mflipflop_sr_24:Mflipflop_sr_23_6:reset_l , Mflipflop_sr_24:Mflipflop_sr_23_7:reset_l , Mflipflop_sr_24:Mflipflop_sr_23_8:reset_l , Mflipflop_sr_24:Mflipflop_sr_23_9:reset_l , Mflipflop_sr_24:Mflipflop_sr_23_10:reset_l , Mflipflop_sr_24:Mflipflop_sr_23_11:reset_l , Mflipflop_sr_24:Mflipflop_sr_23_12:reset_l , Mflipflop_sr_24:Mflipflop_sr_23_13:reset_l , Mflipflop_sr_24:Mflipflop_sr_23_14:reset_l , Mflipflop_sr_24:Mflipflop_sr_23_15:reset_l , Mflipflop_sr_24:Mflipflop_sr_23_16:reset_l , Mflipflop_sr_24:Mflipflop_sr_23_17:reset_l , Mflipflop_sr_24:Mflipflop_sr_23_18:reset_l , Mflipflop_sr_24:Mflipflop_sr_23_19:reset_l , Mflipflop_sr_24:Mflipflop_sr_23_20:reset_l , Mflipflop_sr_24:Mflipflop_sr_23_21:reset_l , Mflipflop_sr_24:Mflipflop_sr_23_22:reset_l , Mflipflop_sr_24:Mflipflop_sr_23_23:reset_l , Mflipflop_sr_25:Mflipflop_sr_24_0:reset_l , Mflipflop_sr_25:Mflipflop_sr_24_1:reset_l , Mflipflop_sr_25:Mflipflop_sr_24_2:reset_l , Mflipflop_sr_25:Mflipflop_sr_24_3:reset_l , Mflipflop_sr_25:Mflipflop_sr_24_4:reset_l , Mflipflop_sr_25:Mflipflop_sr_24_5:reset_l , Mflipflop_sr_25:Mflipflop_sr_24_6:reset_l , Mflipflop_sr_25:Mflipflop_sr_24_7:reset_l , Mflipflop_sr_25:Mflipflop_sr_24_8:reset_l , Mflipflop_sr_25:Mflipflop_sr_24_9:reset_l , Mflipflop_sr_25:Mflipflop_sr_24_10:reset_l , Mflipflop_sr_25:Mflipflop_sr_24_11:reset_l , Mflipflop_sr_25:Mflipflop_sr_24_12:reset_l , Mflipflop_sr_25:Mflipflop_sr_24_13:reset_l , Mflipflop_sr_25:Mflipflop_sr_24_14:reset_l , Mflipflop_sr_25:Mflipflop_sr_24_15:reset_l , Mflipflop_sr_25:Mflipflop_sr_24_16:reset_l , Mflipflop_sr_25:Mflipflop_sr_24_17:reset_l , Mflipflop_sr_25:Mflipflop_sr_24_18:reset_l , Mflipflop_sr_25:Mflipflop_sr_24_19:reset_l , Mflipflop_sr_25:Mflipflop_sr_24_20:reset_l , Mflipflop_sr_25:Mflipflop_sr_24_21:reset_l , Mflipflop_sr_25:Mflipflop_sr_24_22:reset_l , Mflipflop_sr_25:Mflipflop_sr_24_23:reset_l , Mflipflop_sr_25:Mflipflop_sr_24_24:reset_l , Mflipflop_sr_26:Mflipflop_sr_25_0:reset_l , Mflipflop_sr_26:Mflipflop_sr_25_1:reset_l , Mflipflop_sr_26:Mflipflop_sr_25_2:reset_l , Mflipflop_sr_26:Mflipflop_sr_25_3:reset_l , Mflipflop_sr_26:Mflipflop_sr_25_4:reset_l , Mflipflop_sr_26:Mflipflop_sr_25_5:reset_l , Mflipflop_sr_26:Mflipflop_sr_25_6:reset_l , Mflipflop_sr_26:Mflipflop_sr_25_7:reset_l , Mflipflop_sr_26:Mflipflop_sr_25_8:reset_l , Mflipflop_sr_26:Mflipflop_sr_25_9:reset_l , Mflipflop_sr_26:Mflipflop_sr_25_10:reset_l , Mflipflop_sr_26:Mflipflop_sr_25_11:reset_l , Mflipflop_sr_26:Mflipflop_sr_25_12:reset_l , Mflipflop_sr_26:Mflipflop_sr_25_13:reset_l , Mflipflop_sr_26:Mflipflop_sr_25_14:reset_l , Mflipflop_sr_26:Mflipflop_sr_25_15:reset_l , Mflipflop_sr_26:Mflipflop_sr_25_16:reset_l , Mflipflop_sr_26:Mflipflop_sr_25_17:reset_l , Mflipflop_sr_26:Mflipflop_sr_25_18:reset_l , Mflipflop_sr_26:Mflipflop_sr_25_19:reset_l , Mflipflop_sr_26:Mflipflop_sr_25_20:reset_l , Mflipflop_sr_26:Mflipflop_sr_25_21:reset_l , Mflipflop_sr_26:Mflipflop_sr_25_22:reset_l , Mflipflop_sr_26:Mflipflop_sr_25_23:reset_l , Mflipflop_sr_26:Mflipflop_sr_25_24:reset_l , Mflipflop_sr_26:Mflipflop_sr_25_25:reset_l , Mflipflop_sr_27:Mflipflop_sr_26_0:reset_l , Mflipflop_sr_27:Mflipflop_sr_26_1:reset_l , Mflipflop_sr_27:Mflipflop_sr_26_2:reset_l , Mflipflop_sr_27:Mflipflop_sr_26_3:reset_l , Mflipflop_sr_27:Mflipflop_sr_26_4:reset_l , Mflipflop_sr_27:Mflipflop_sr_26_5:reset_l , Mflipflop_sr_27:Mflipflop_sr_26_6:reset_l , Mflipflop_sr_27:Mflipflop_sr_26_7:reset_l , Mflipflop_sr_27:Mflipflop_sr_26_8:reset_l , Mflipflop_sr_27:Mflipflop_sr_26_9:reset_l , Mflipflop_sr_27:Mflipflop_sr_26_10:reset_l , Mflipflop_sr_27:Mflipflop_sr_26_11:reset_l , Mflipflop_sr_27:Mflipflop_sr_26_12:reset_l , Mflipflop_sr_27:Mflipflop_sr_26_13:reset_l , Mflipflop_sr_27:Mflipflop_sr_26_14:reset_l , Mflipflop_sr_27:Mflipflop_sr_26_15:reset_l , Mflipflop_sr_27:Mflipflop_sr_26_16:reset_l , Mflipflop_sr_27:Mflipflop_sr_26_17:reset_l , Mflipflop_sr_27:Mflipflop_sr_26_18:reset_l , Mflipflop_sr_27:Mflipflop_sr_26_19:reset_l , Mflipflop_sr_27:Mflipflop_sr_26_20:reset_l , Mflipflop_sr_27:Mflipflop_sr_26_21:reset_l , Mflipflop_sr_27:Mflipflop_sr_26_22:reset_l , Mflipflop_sr_27:Mflipflop_sr_26_23:reset_l , Mflipflop_sr_27:Mflipflop_sr_26_24:reset_l , Mflipflop_sr_27:Mflipflop_sr_26_25:reset_l , Mflipflop_sr_27:Mflipflop_sr_26_26:reset_l , Mflipflop_sr_28:Mflipflop_sr_27_0:reset_l , Mflipflop_sr_28:Mflipflop_sr_27_1:reset_l , Mflipflop_sr_28:Mflipflop_sr_27_2:reset_l , Mflipflop_sr_28:Mflipflop_sr_27_3:reset_l , Mflipflop_sr_28:Mflipflop_sr_27_4:reset_l , Mflipflop_sr_28:Mflipflop_sr_27_5:reset_l , Mflipflop_sr_28:Mflipflop_sr_27_6:reset_l , Mflipflop_sr_28:Mflipflop_sr_27_7:reset_l , Mflipflop_sr_28:Mflipflop_sr_27_8:reset_l , Mflipflop_sr_28:Mflipflop_sr_27_9:reset_l , Mflipflop_sr_28:Mflipflop_sr_27_10:reset_l , Mflipflop_sr_28:Mflipflop_sr_27_11:reset_l , Mflipflop_sr_28:Mflipflop_sr_27_12:reset_l , Mflipflop_sr_28:Mflipflop_sr_27_13:reset_l , Mflipflop_sr_28:Mflipflop_sr_27_14:reset_l , Mflipflop_sr_28:Mflipflop_sr_27_15:reset_l , Mflipflop_sr_28:Mflipflop_sr_27_16:reset_l , Mflipflop_sr_28:Mflipflop_sr_27_17:reset_l , Mflipflop_sr_28:Mflipflop_sr_27_18:reset_l , Mflipflop_sr_28:Mflipflop_sr_27_19:reset_l , Mflipflop_sr_28:Mflipflop_sr_27_20:reset_l , Mflipflop_sr_28:Mflipflop_sr_27_21:reset_l , Mflipflop_sr_28:Mflipflop_sr_27_22:reset_l , Mflipflop_sr_28:Mflipflop_sr_27_23:reset_l , Mflipflop_sr_28:Mflipflop_sr_27_24:reset_l , Mflipflop_sr_28:Mflipflop_sr_27_25:reset_l , Mflipflop_sr_28:Mflipflop_sr_27_26:reset_l , Mflipflop_sr_28:Mflipflop_sr_27_27:reset_l , Mflipflop_sr_29:Mflipflop_sr_28_0:reset_l , Mflipflop_sr_29:Mflipflop_sr_28_1:reset_l , Mflipflop_sr_29:Mflipflop_sr_28_2:reset_l , Mflipflop_sr_29:Mflipflop_sr_28_3:reset_l , Mflipflop_sr_29:Mflipflop_sr_28_4:reset_l , Mflipflop_sr_29:Mflipflop_sr_28_5:reset_l , Mflipflop_sr_29:Mflipflop_sr_28_6:reset_l , Mflipflop_sr_29:Mflipflop_sr_28_7:reset_l , Mflipflop_sr_29:Mflipflop_sr_28_8:reset_l , Mflipflop_sr_29:Mflipflop_sr_28_9:reset_l , Mflipflop_sr_29:Mflipflop_sr_28_10:reset_l , Mflipflop_sr_29:Mflipflop_sr_28_11:reset_l , Mflipflop_sr_29:Mflipflop_sr_28_12:reset_l , Mflipflop_sr_29:Mflipflop_sr_28_13:reset_l , Mflipflop_sr_29:Mflipflop_sr_28_14:reset_l , Mflipflop_sr_29:Mflipflop_sr_28_15:reset_l , Mflipflop_sr_29:Mflipflop_sr_28_16:reset_l , Mflipflop_sr_29:Mflipflop_sr_28_17:reset_l , Mflipflop_sr_29:Mflipflop_sr_28_18:reset_l , Mflipflop_sr_29:Mflipflop_sr_28_19:reset_l , Mflipflop_sr_29:Mflipflop_sr_28_20:reset_l , Mflipflop_sr_29:Mflipflop_sr_28_21:reset_l , Mflipflop_sr_29:Mflipflop_sr_28_22:reset_l , Mflipflop_sr_29:Mflipflop_sr_28_23:reset_l , Mflipflop_sr_29:Mflipflop_sr_28_24:reset_l , Mflipflop_sr_29:Mflipflop_sr_28_25:reset_l , Mflipflop_sr_29:Mflipflop_sr_28_26:reset_l , Mflipflop_sr_29:Mflipflop_sr_28_27:reset_l , Mflipflop_sr_29:Mflipflop_sr_28_28:reset_l , Mflipflop_sr_30:Mflipflop_sr_29_0:reset_l , Mflipflop_sr_30:Mflipflop_sr_29_1:reset_l , Mflipflop_sr_30:Mflipflop_sr_29_2:reset_l , Mflipflop_sr_30:Mflipflop_sr_29_3:reset_l , Mflipflop_sr_30:Mflipflop_sr_29_4:reset_l , Mflipflop_sr_30:Mflipflop_sr_29_5:reset_l , Mflipflop_sr_30:Mflipflop_sr_29_6:reset_l , Mflipflop_sr_30:Mflipflop_sr_29_7:reset_l , Mflipflop_sr_30:Mflipflop_sr_29_8:reset_l , Mflipflop_sr_30:Mflipflop_sr_29_9:reset_l , Mflipflop_sr_30:Mflipflop_sr_29_10:reset_l , Mflipflop_sr_30:Mflipflop_sr_29_11:reset_l , Mflipflop_sr_30:Mflipflop_sr_29_12:reset_l , Mflipflop_sr_30:Mflipflop_sr_29_13:reset_l , Mflipflop_sr_30:Mflipflop_sr_29_14:reset_l , Mflipflop_sr_30:Mflipflop_sr_29_15:reset_l , Mflipflop_sr_30:Mflipflop_sr_29_16:reset_l , Mflipflop_sr_30:Mflipflop_sr_29_17:reset_l , Mflipflop_sr_30:Mflipflop_sr_29_18:reset_l , Mflipflop_sr_30:Mflipflop_sr_29_19:reset_l , Mflipflop_sr_30:Mflipflop_sr_29_20:reset_l , Mflipflop_sr_30:Mflipflop_sr_29_21:reset_l , Mflipflop_sr_30:Mflipflop_sr_29_22:reset_l , Mflipflop_sr_30:Mflipflop_sr_29_23:reset_l , Mflipflop_sr_30:Mflipflop_sr_29_24:reset_l , Mflipflop_sr_30:Mflipflop_sr_29_25:reset_l , Mflipflop_sr_30:Mflipflop_sr_29_26:reset_l , Mflipflop_sr_30:Mflipflop_sr_29_27:reset_l , Mflipflop_sr_30:Mflipflop_sr_29_28:reset_l , Mflipflop_sr_30:Mflipflop_sr_29_29:reset_l , Mflipflop_sr_31:Mflipflop_sr_30_0:reset_l , Mflipflop_sr_31:Mflipflop_sr_30_1:reset_l , Mflipflop_sr_31:Mflipflop_sr_30_2:reset_l , Mflipflop_sr_31:Mflipflop_sr_30_3:reset_l , Mflipflop_sr_31:Mflipflop_sr_30_4:reset_l , Mflipflop_sr_31:Mflipflop_sr_30_5:reset_l , Mflipflop_sr_31:Mflipflop_sr_30_6:reset_l , Mflipflop_sr_31:Mflipflop_sr_30_7:reset_l , Mflipflop_sr_31:Mflipflop_sr_30_8:reset_l , Mflipflop_sr_31:Mflipflop_sr_30_9:reset_l , Mflipflop_sr_31:Mflipflop_sr_30_10:reset_l , Mflipflop_sr_31:Mflipflop_sr_30_11:reset_l , Mflipflop_sr_31:Mflipflop_sr_30_12:reset_l , Mflipflop_sr_31:Mflipflop_sr_30_13:reset_l , Mflipflop_sr_31:Mflipflop_sr_30_14:reset_l , Mflipflop_sr_31:Mflipflop_sr_30_15:reset_l , Mflipflop_sr_31:Mflipflop_sr_30_16:reset_l , Mflipflop_sr_31:Mflipflop_sr_30_17:reset_l , Mflipflop_sr_31:Mflipflop_sr_30_18:reset_l , Mflipflop_sr_31:Mflipflop_sr_30_19:reset_l , Mflipflop_sr_31:Mflipflop_sr_30_20:reset_l , Mflipflop_sr_31:Mflipflop_sr_30_21:reset_l , Mflipflop_sr_31:Mflipflop_sr_30_22:reset_l , Mflipflop_sr_31:Mflipflop_sr_30_23:reset_l , Mflipflop_sr_31:Mflipflop_sr_30_24:reset_l , Mflipflop_sr_31:Mflipflop_sr_30_25:reset_l , Mflipflop_sr_31:Mflipflop_sr_30_26:reset_l , Mflipflop_sr_31:Mflipflop_sr_30_27:reset_l , Mflipflop_sr_31:Mflipflop_sr_30_28:reset_l , Mflipflop_sr_31:Mflipflop_sr_30_29:reset_l , Mflipflop_sr_31:Mflipflop_sr_30_30:reset_l , Mflipflop_sr_32:Mflipflop_sr_31_0:reset_l , Mflipflop_sr_32:Mflipflop_sr_31_1:reset_l , Mflipflop_sr_32:Mflipflop_sr_31_2:reset_l , Mflipflop_sr_32:Mflipflop_sr_31_3:reset_l , Mflipflop_sr_32:Mflipflop_sr_31_4:reset_l , Mflipflop_sr_32:Mflipflop_sr_31_5:reset_l , Mflipflop_sr_32:Mflipflop_sr_31_6:reset_l , Mflipflop_sr_32:Mflipflop_sr_31_7:reset_l , Mflipflop_sr_32:Mflipflop_sr_31_8:reset_l , Mflipflop_sr_32:Mflipflop_sr_31_9:reset_l , Mflipflop_sr_32:Mflipflop_sr_31_10:reset_l , Mflipflop_sr_32:Mflipflop_sr_31_11:reset_l , Mflipflop_sr_32:Mflipflop_sr_31_12:reset_l , Mflipflop_sr_32:Mflipflop_sr_31_13:reset_l , Mflipflop_sr_32:Mflipflop_sr_31_14:reset_l , Mflipflop_sr_32:Mflipflop_sr_31_15:reset_l , Mflipflop_sr_32:Mflipflop_sr_31_16:reset_l , Mflipflop_sr_32:Mflipflop_sr_31_17:reset_l , Mflipflop_sr_32:Mflipflop_sr_31_18:reset_l , Mflipflop_sr_32:Mflipflop_sr_31_19:reset_l , Mflipflop_sr_32:Mflipflop_sr_31_20:reset_l , Mflipflop_sr_32:Mflipflop_sr_31_21:reset_l , Mflipflop_sr_32:Mflipflop_sr_31_22:reset_l , Mflipflop_sr_32:Mflipflop_sr_31_23:reset_l , Mflipflop_sr_32:Mflipflop_sr_31_24:reset_l , Mflipflop_sr_32:Mflipflop_sr_31_25:reset_l , Mflipflop_sr_32:Mflipflop_sr_31_26:reset_l , Mflipflop_sr_32:Mflipflop_sr_31_27:reset_l , Mflipflop_sr_32:Mflipflop_sr_31_28:reset_l , Mflipflop_sr_32:Mflipflop_sr_31_29:reset_l , Mflipflop_sr_32:Mflipflop_sr_31_30:reset_l , Mflipflop_sr_32:Mflipflop_sr_31_31:reset_l , rl_clk_stop:sxe_ff:rcc_rst_even_l , rl_clk_stop:six_ff:rcc_rst_even_l , rl_clk_stop:sie_ff:rcc_rst_even_l , rl_clk_stop:sne_ff:rcc_rst_even_l , rl_clk_stop:int_ev_mc_ff:rcc_rst_even_l , rl_clk_stop:stop_ff:rcc_rst_l , Mflipflop_sr_1:Mflipflop_sr_0_32:reset_l , Mflipflop_sr_2:Mflipflop_sr_1_0:reset_l , Mflipflop_sr_2:Mflipflop_sr_1_1:reset_l , Mflipflop_sr_3:Mflipflop_sr_2_0:reset_l , Mflipflop_sr_3:Mflipflop_sr_2_1:reset_l , Mflipflop_sr_3:Mflipflop_sr_2_2:reset_l , Mflipflop_sr_4:Mflipflop_sr_3_0:reset_l , Mflipflop_sr_4:Mflipflop_sr_3_1:reset_l , Mflipflop_sr_4:Mflipflop_sr_3_2:reset_l , Mflipflop_sr_4:Mflipflop_sr_3_3:reset_l , Mflipflop_sr_5:Mflipflop_sr_4_0:reset_l , Mflipflop_sr_5:Mflipflop_sr_4_1:reset_l , Mflipflop_sr_5:Mflipflop_sr_4_2:reset_l , Mflipflop_sr_5:Mflipflop_sr_4_3:reset_l , Mflipflop_sr_5:Mflipflop_sr_4_4:reset_l , Mflipflop_sr_6:Mflipflop_sr_5_0:reset_l , Mflipflop_sr_6:Mflipflop_sr_5_1:reset_l , Mflipflop_sr_6:Mflipflop_sr_5_2:reset_l , Mflipflop_sr_6:Mflipflop_sr_5_3:reset_l , Mflipflop_sr_6:Mflipflop_sr_5_4:reset_l , Mflipflop_sr_6:Mflipflop_sr_5_5:reset_l , Mflipflop_sr_7:Mflipflop_sr_6_0:reset_l , Mflipflop_sr_7:Mflipflop_sr_6_1:reset_l , Mflipflop_sr_7:Mflipflop_sr_6_2:reset_l , Mflipflop_sr_7:Mflipflop_sr_6_3:reset_l , Mflipflop_sr_7:Mflipflop_sr_6_4:reset_l , Mflipflop_sr_7:Mflipflop_sr_6_5:reset_l , Mflipflop_sr_7:Mflipflop_sr_6_6:reset_l , Mflipflop_sr_8:Mflipflop_sr_7_0:reset_l , Mflipflop_sr_8:Mflipflop_sr_7_1:reset_l , Mflipflop_sr_8:Mflipflop_sr_7_2:reset_l , Mflipflop_sr_8:Mflipflop_sr_7_3:reset_l , Mflipflop_sr_8:Mflipflop_sr_7_4:reset_l , Mflipflop_sr_8:Mflipflop_sr_7_5:reset_l , Mflipflop_sr_8:Mflipflop_sr_7_6:reset_l , Mflipflop_sr_8:Mflipflop_sr_7_7:reset_l , Mflipflop_sr_9:Mflipflop_sr_8_0:reset_l , Mflipflop_sr_9:Mflipflop_sr_8_1:reset_l , Mflipflop_sr_9:Mflipflop_sr_8_2:reset_l , Mflipflop_sr_9:Mflipflop_sr_8_3:reset_l , Mflipflop_sr_9:Mflipflop_sr_8_4:reset_l , Mflipflop_sr_9:Mflipflop_sr_8_5:reset_l , Mflipflop_sr_9:Mflipflop_sr_8_6:reset_l , Mflipflop_sr_9:Mflipflop_sr_8_7:reset_l , Mflipflop_sr_9:Mflipflop_sr_8_8:reset_l
reset_l : Mflipflop_srh : input

Connects down to: ASFFRHA:dff:R

Connects up to: Mflipflop_srh_10:Mflipflop_srh_9_0:reset_l , Mflipflop_srh_10:Mflipflop_srh_9_1:reset_l , Mflipflop_srh_10:Mflipflop_srh_9_2:reset_l , Mflipflop_srh_10:Mflipflop_srh_9_3:reset_l , Mflipflop_srh_10:Mflipflop_srh_9_4:reset_l , Mflipflop_srh_10:Mflipflop_srh_9_5:reset_l , Mflipflop_srh_10:Mflipflop_srh_9_6:reset_l , Mflipflop_srh_10:Mflipflop_srh_9_7:reset_l , Mflipflop_srh_10:Mflipflop_srh_9_8:reset_l , Mflipflop_srh_10:Mflipflop_srh_9_9:reset_l , Mflipflop_srh_11:Mflipflop_srh_10_0:reset_l , Mflipflop_srh_11:Mflipflop_srh_10_1:reset_l , Mflipflop_srh_11:Mflipflop_srh_10_2:reset_l , Mflipflop_srh_11:Mflipflop_srh_10_3:reset_l , Mflipflop_srh_11:Mflipflop_srh_10_4:reset_l , Mflipflop_srh_11:Mflipflop_srh_10_5:reset_l , Mflipflop_srh_11:Mflipflop_srh_10_6:reset_l , Mflipflop_srh_11:Mflipflop_srh_10_7:reset_l , Mflipflop_srh_11:Mflipflop_srh_10_8:reset_l , Mflipflop_srh_11:Mflipflop_srh_10_9:reset_l , Mflipflop_srh_11:Mflipflop_srh_10_10:reset_l , Mflipflop_srh_12:Mflipflop_srh_11_0:reset_l , Mflipflop_srh_12:Mflipflop_srh_11_1:reset_l , Mflipflop_srh_12:Mflipflop_srh_11_2:reset_l , Mflipflop_srh_12:Mflipflop_srh_11_3:reset_l , Mflipflop_srh_12:Mflipflop_srh_11_4:reset_l , Mflipflop_srh_12:Mflipflop_srh_11_5:reset_l , Mflipflop_srh_12:Mflipflop_srh_11_6:reset_l , Mflipflop_srh_12:Mflipflop_srh_11_7:reset_l , Mflipflop_srh_12:Mflipflop_srh_11_8:reset_l , Mflipflop_srh_12:Mflipflop_srh_11_9:reset_l , Mflipflop_srh_12:Mflipflop_srh_11_10:reset_l , Mflipflop_srh_12:Mflipflop_srh_11_11:reset_l , Mflipflop_srh_13:Mflipflop_srh_12_0:reset_l , Mflipflop_srh_13:Mflipflop_srh_12_1:reset_l , Mflipflop_srh_13:Mflipflop_srh_12_2:reset_l , Mflipflop_srh_13:Mflipflop_srh_12_3:reset_l , Mflipflop_srh_13:Mflipflop_srh_12_4:reset_l , Mflipflop_srh_13:Mflipflop_srh_12_5:reset_l , Mflipflop_srh_13:Mflipflop_srh_12_6:reset_l , Mflipflop_srh_13:Mflipflop_srh_12_7:reset_l , Mflipflop_srh_13:Mflipflop_srh_12_8:reset_l , Mflipflop_srh_13:Mflipflop_srh_12_9:reset_l , Mflipflop_srh_13:Mflipflop_srh_12_10:reset_l , Mflipflop_srh_13:Mflipflop_srh_12_11:reset_l , Mflipflop_srh_13:Mflipflop_srh_12_12:reset_l , Mflipflop_srh_14:Mflipflop_srh_13_0:reset_l , Mflipflop_srh_14:Mflipflop_srh_13_1:reset_l , Mflipflop_srh_14:Mflipflop_srh_13_2:reset_l , Mflipflop_srh_14:Mflipflop_srh_13_3:reset_l , Mflipflop_srh_14:Mflipflop_srh_13_4:reset_l , Mflipflop_srh_14:Mflipflop_srh_13_5:reset_l , Mflipflop_srh_14:Mflipflop_srh_13_6:reset_l , Mflipflop_srh_14:Mflipflop_srh_13_7:reset_l , Mflipflop_srh_14:Mflipflop_srh_13_8:reset_l , Mflipflop_srh_14:Mflipflop_srh_13_9:reset_l , Mflipflop_srh_14:Mflipflop_srh_13_10:reset_l , Mflipflop_srh_14:Mflipflop_srh_13_11:reset_l , Mflipflop_srh_14:Mflipflop_srh_13_12:reset_l , Mflipflop_srh_14:Mflipflop_srh_13_13:reset_l , Mflipflop_srh_15:Mflipflop_srh_14_0:reset_l , Mflipflop_srh_15:Mflipflop_srh_14_1:reset_l , Mflipflop_srh_15:Mflipflop_srh_14_2:reset_l , Mflipflop_srh_15:Mflipflop_srh_14_3:reset_l , Mflipflop_srh_15:Mflipflop_srh_14_4:reset_l , Mflipflop_srh_15:Mflipflop_srh_14_5:reset_l , Mflipflop_srh_15:Mflipflop_srh_14_6:reset_l , Mflipflop_srh_15:Mflipflop_srh_14_7:reset_l , Mflipflop_srh_15:Mflipflop_srh_14_8:reset_l , Mflipflop_srh_15:Mflipflop_srh_14_9:reset_l , Mflipflop_srh_15:Mflipflop_srh_14_10:reset_l , Mflipflop_srh_15:Mflipflop_srh_14_11:reset_l , Mflipflop_srh_15:Mflipflop_srh_14_12:reset_l , Mflipflop_srh_15:Mflipflop_srh_14_13:reset_l , Mflipflop_srh_15:Mflipflop_srh_14_14:reset_l , Mflipflop_srh_16:Mflipflop_srh_15_0:reset_l , Mflipflop_srh_16:Mflipflop_srh_15_1:reset_l , Mflipflop_srh_16:Mflipflop_srh_15_2:reset_l , Mflipflop_srh_16:Mflipflop_srh_15_3:reset_l , Mflipflop_srh_16:Mflipflop_srh_15_4:reset_l , Mflipflop_srh_16:Mflipflop_srh_15_5:reset_l , Mflipflop_srh_16:Mflipflop_srh_15_6:reset_l , Mflipflop_srh_16:Mflipflop_srh_15_7:reset_l , Mflipflop_srh_16:Mflipflop_srh_15_8:reset_l , Mflipflop_srh_16:Mflipflop_srh_15_9:reset_l , Mflipflop_srh_16:Mflipflop_srh_15_10:reset_l , Mflipflop_srh_16:Mflipflop_srh_15_11:reset_l , Mflipflop_srh_16:Mflipflop_srh_15_12:reset_l , Mflipflop_srh_16:Mflipflop_srh_15_13:reset_l , Mflipflop_srh_16:Mflipflop_srh_15_14:reset_l , Mflipflop_srh_16:Mflipflop_srh_15_15:reset_l , Mflipflop_srh_17:Mflipflop_srh_16_0:reset_l , Mflipflop_srh_17:Mflipflop_srh_16_1:reset_l , Mflipflop_srh_17:Mflipflop_srh_16_2:reset_l , Mflipflop_srh_17:Mflipflop_srh_16_3:reset_l , Mflipflop_srh_17:Mflipflop_srh_16_4:reset_l , Mflipflop_srh_17:Mflipflop_srh_16_5:reset_l , Mflipflop_srh_17:Mflipflop_srh_16_6:reset_l , Mflipflop_srh_17:Mflipflop_srh_16_7:reset_l , Mflipflop_srh_17:Mflipflop_srh_16_8:reset_l , Mflipflop_srh_17:Mflipflop_srh_16_9:reset_l , Mflipflop_srh_17:Mflipflop_srh_16_10:reset_l , Mflipflop_srh_17:Mflipflop_srh_16_11:reset_l , Mflipflop_srh_17:Mflipflop_srh_16_12:reset_l , Mflipflop_srh_17:Mflipflop_srh_16_13:reset_l , Mflipflop_srh_17:Mflipflop_srh_16_14:reset_l , Mflipflop_srh_17:Mflipflop_srh_16_15:reset_l , Mflipflop_srh_17:Mflipflop_srh_16_16:reset_l , Mflipflop_srh_18:Mflipflop_srh_17_0:reset_l , Mflipflop_srh_18:Mflipflop_srh_17_1:reset_l , Mflipflop_srh_18:Mflipflop_srh_17_2:reset_l , Mflipflop_srh_18:Mflipflop_srh_17_3:reset_l , Mflipflop_srh_18:Mflipflop_srh_17_4:reset_l , Mflipflop_srh_18:Mflipflop_srh_17_5:reset_l , Mflipflop_srh_18:Mflipflop_srh_17_6:reset_l , Mflipflop_srh_18:Mflipflop_srh_17_7:reset_l , Mflipflop_srh_18:Mflipflop_srh_17_8:reset_l , Mflipflop_srh_18:Mflipflop_srh_17_9:reset_l , Mflipflop_srh_18:Mflipflop_srh_17_10:reset_l , Mflipflop_srh_18:Mflipflop_srh_17_11:reset_l , Mflipflop_srh_18:Mflipflop_srh_17_12:reset_l , Mflipflop_srh_18:Mflipflop_srh_17_13:reset_l , Mflipflop_srh_18:Mflipflop_srh_17_14:reset_l , Mflipflop_srh_18:Mflipflop_srh_17_15:reset_l , Mflipflop_srh_18:Mflipflop_srh_17_16:reset_l , Mflipflop_srh_18:Mflipflop_srh_17_17:reset_l , Mflipflop_srh_19:Mflipflop_srh_18_0:reset_l , Mflipflop_srh_19:Mflipflop_srh_18_1:reset_l , Mflipflop_srh_19:Mflipflop_srh_18_2:reset_l , Mflipflop_srh_19:Mflipflop_srh_18_3:reset_l , Mflipflop_srh_19:Mflipflop_srh_18_4:reset_l , Mflipflop_srh_19:Mflipflop_srh_18_5:reset_l , Mflipflop_srh_19:Mflipflop_srh_18_6:reset_l , Mflipflop_srh_19:Mflipflop_srh_18_7:reset_l , Mflipflop_srh_19:Mflipflop_srh_18_8:reset_l , Mflipflop_srh_19:Mflipflop_srh_18_9:reset_l , Mflipflop_srh_19:Mflipflop_srh_18_10:reset_l , Mflipflop_srh_19:Mflipflop_srh_18_11:reset_l , Mflipflop_srh_19:Mflipflop_srh_18_12:reset_l , Mflipflop_srh_19:Mflipflop_srh_18_13:reset_l , Mflipflop_srh_19:Mflipflop_srh_18_14:reset_l , Mflipflop_srh_19:Mflipflop_srh_18_15:reset_l , Mflipflop_srh_19:Mflipflop_srh_18_16:reset_l , Mflipflop_srh_19:Mflipflop_srh_18_17:reset_l , Mflipflop_srh_19:Mflipflop_srh_18_18:reset_l , Mflipflop_srh_20:Mflipflop_srh_19_0:reset_l , Mflipflop_srh_20:Mflipflop_srh_19_1:reset_l , Mflipflop_srh_20:Mflipflop_srh_19_2:reset_l , Mflipflop_srh_20:Mflipflop_srh_19_3:reset_l , Mflipflop_srh_20:Mflipflop_srh_19_4:reset_l , Mflipflop_srh_20:Mflipflop_srh_19_5:reset_l , Mflipflop_srh_20:Mflipflop_srh_19_6:reset_l , Mflipflop_srh_20:Mflipflop_srh_19_7:reset_l , Mflipflop_srh_20:Mflipflop_srh_19_8:reset_l , Mflipflop_srh_20:Mflipflop_srh_19_9:reset_l , Mflipflop_srh_20:Mflipflop_srh_19_10:reset_l , Mflipflop_srh_20:Mflipflop_srh_19_11:reset_l , Mflipflop_srh_20:Mflipflop_srh_19_12:reset_l , Mflipflop_srh_20:Mflipflop_srh_19_13:reset_l , Mflipflop_srh_20:Mflipflop_srh_19_14:reset_l , Mflipflop_srh_20:Mflipflop_srh_19_15:reset_l , Mflipflop_srh_20:Mflipflop_srh_19_16:reset_l , Mflipflop_srh_20:Mflipflop_srh_19_17:reset_l , Mflipflop_srh_20:Mflipflop_srh_19_18:reset_l , Mflipflop_srh_20:Mflipflop_srh_19_19:reset_l , Mflipflop_srh_21:Mflipflop_srh_20_0:reset_l , Mflipflop_srh_21:Mflipflop_srh_20_1:reset_l , Mflipflop_srh_21:Mflipflop_srh_20_2:reset_l , Mflipflop_srh_21:Mflipflop_srh_20_3:reset_l , Mflipflop_srh_21:Mflipflop_srh_20_4:reset_l , Mflipflop_srh_21:Mflipflop_srh_20_5:reset_l , Mflipflop_srh_21:Mflipflop_srh_20_6:reset_l , Mflipflop_srh_21:Mflipflop_srh_20_7:reset_l , Mflipflop_srh_21:Mflipflop_srh_20_8:reset_l , Mflipflop_srh_21:Mflipflop_srh_20_9:reset_l , Mflipflop_srh_21:Mflipflop_srh_20_10:reset_l , Mflipflop_srh_21:Mflipflop_srh_20_11:reset_l , Mflipflop_srh_21:Mflipflop_srh_20_12:reset_l , Mflipflop_srh_21:Mflipflop_srh_20_13:reset_l , Mflipflop_srh_21:Mflipflop_srh_20_14:reset_l , Mflipflop_srh_21:Mflipflop_srh_20_15:reset_l , Mflipflop_srh_21:Mflipflop_srh_20_16:reset_l , Mflipflop_srh_21:Mflipflop_srh_20_17:reset_l , Mflipflop_srh_21:Mflipflop_srh_20_18:reset_l , Mflipflop_srh_21:Mflipflop_srh_20_19:reset_l , Mflipflop_srh_21:Mflipflop_srh_20_20:reset_l , Mflipflop_srh_22:Mflipflop_srh_21_0:reset_l , Mflipflop_srh_22:Mflipflop_srh_21_1:reset_l , Mflipflop_srh_22:Mflipflop_srh_21_2:reset_l , Mflipflop_srh_22:Mflipflop_srh_21_3:reset_l , Mflipflop_srh_22:Mflipflop_srh_21_4:reset_l , Mflipflop_srh_22:Mflipflop_srh_21_5:reset_l , Mflipflop_srh_22:Mflipflop_srh_21_6:reset_l , Mflipflop_srh_22:Mflipflop_srh_21_7:reset_l , Mflipflop_srh_22:Mflipflop_srh_21_8:reset_l , Mflipflop_srh_22:Mflipflop_srh_21_9:reset_l , Mflipflop_srh_22:Mflipflop_srh_21_10:reset_l , Mflipflop_srh_22:Mflipflop_srh_21_11:reset_l , Mflipflop_srh_22:Mflipflop_srh_21_12:reset_l , Mflipflop_srh_22:Mflipflop_srh_21_13:reset_l , Mflipflop_srh_22:Mflipflop_srh_21_14:reset_l , Mflipflop_srh_22:Mflipflop_srh_21_15:reset_l , Mflipflop_srh_22:Mflipflop_srh_21_16:reset_l , Mflipflop_srh_22:Mflipflop_srh_21_17:reset_l , Mflipflop_srh_22:Mflipflop_srh_21_18:reset_l , Mflipflop_srh_22:Mflipflop_srh_21_19:reset_l , Mflipflop_srh_22:Mflipflop_srh_21_20:reset_l , Mflipflop_srh_22:Mflipflop_srh_21_21:reset_l , Mflipflop_srh_23:Mflipflop_srh_22_0:reset_l , Mflipflop_srh_23:Mflipflop_srh_22_1:reset_l , Mflipflop_srh_23:Mflipflop_srh_22_2:reset_l , Mflipflop_srh_23:Mflipflop_srh_22_3:reset_l , Mflipflop_srh_23:Mflipflop_srh_22_4:reset_l , Mflipflop_srh_23:Mflipflop_srh_22_5:reset_l , Mflipflop_srh_23:Mflipflop_srh_22_6:reset_l , Mflipflop_srh_23:Mflipflop_srh_22_7:reset_l , Mflipflop_srh_23:Mflipflop_srh_22_8:reset_l , Mflipflop_srh_23:Mflipflop_srh_22_9:reset_l , Mflipflop_srh_23:Mflipflop_srh_22_10:reset_l , Mflipflop_srh_23:Mflipflop_srh_22_11:reset_l , Mflipflop_srh_23:Mflipflop_srh_22_12:reset_l , Mflipflop_srh_23:Mflipflop_srh_22_13:reset_l , Mflipflop_srh_23:Mflipflop_srh_22_14:reset_l , Mflipflop_srh_23:Mflipflop_srh_22_15:reset_l , Mflipflop_srh_23:Mflipflop_srh_22_16:reset_l , Mflipflop_srh_23:Mflipflop_srh_22_17:reset_l , Mflipflop_srh_23:Mflipflop_srh_22_18:reset_l , Mflipflop_srh_23:Mflipflop_srh_22_19:reset_l , Mflipflop_srh_23:Mflipflop_srh_22_20:reset_l , Mflipflop_srh_23:Mflipflop_srh_22_21:reset_l , Mflipflop_srh_23:Mflipflop_srh_22_22:reset_l , Mflipflop_srh_24:Mflipflop_srh_23_0:reset_l , Mflipflop_srh_24:Mflipflop_srh_23_1:reset_l , Mflipflop_srh_24:Mflipflop_srh_23_2:reset_l , Mflipflop_srh_24:Mflipflop_srh_23_3:reset_l , Mflipflop_srh_24:Mflipflop_srh_23_4:reset_l , Mflipflop_srh_24:Mflipflop_srh_23_5:reset_l , Mflipflop_srh_24:Mflipflop_srh_23_6:reset_l , Mflipflop_srh_24:Mflipflop_srh_23_7:reset_l , Mflipflop_srh_24:Mflipflop_srh_23_8:reset_l , Mflipflop_srh_24:Mflipflop_srh_23_9:reset_l , Mflipflop_srh_24:Mflipflop_srh_23_10:reset_l , Mflipflop_srh_24:Mflipflop_srh_23_11:reset_l , Mflipflop_srh_24:Mflipflop_srh_23_12:reset_l , Mflipflop_srh_24:Mflipflop_srh_23_13:reset_l , Mflipflop_srh_24:Mflipflop_srh_23_14:reset_l , Mflipflop_srh_24:Mflipflop_srh_23_15:reset_l , Mflipflop_srh_24:Mflipflop_srh_23_16:reset_l , Mflipflop_srh_24:Mflipflop_srh_23_17:reset_l , Mflipflop_srh_24:Mflipflop_srh_23_18:reset_l , Mflipflop_srh_24:Mflipflop_srh_23_19:reset_l , Mflipflop_srh_24:Mflipflop_srh_23_20:reset_l , Mflipflop_srh_24:Mflipflop_srh_23_21:reset_l , Mflipflop_srh_24:Mflipflop_srh_23_22:reset_l , Mflipflop_srh_24:Mflipflop_srh_23_23:reset_l , Mflipflop_srh_25:Mflipflop_srh_24_0:reset_l , Mflipflop_srh_25:Mflipflop_srh_24_1:reset_l , Mflipflop_srh_25:Mflipflop_srh_24_2:reset_l , Mflipflop_srh_25:Mflipflop_srh_24_3:reset_l , Mflipflop_srh_25:Mflipflop_srh_24_4:reset_l , Mflipflop_srh_25:Mflipflop_srh_24_5:reset_l , Mflipflop_srh_25:Mflipflop_srh_24_6:reset_l , Mflipflop_srh_25:Mflipflop_srh_24_7:reset_l , Mflipflop_srh_25:Mflipflop_srh_24_8:reset_l , Mflipflop_srh_25:Mflipflop_srh_24_9:reset_l , Mflipflop_srh_25:Mflipflop_srh_24_10:reset_l , Mflipflop_srh_25:Mflipflop_srh_24_11:reset_l , Mflipflop_srh_25:Mflipflop_srh_24_12:reset_l , Mflipflop_srh_25:Mflipflop_srh_24_13:reset_l , Mflipflop_srh_25:Mflipflop_srh_24_14:reset_l , Mflipflop_srh_25:Mflipflop_srh_24_15:reset_l , Mflipflop_srh_25:Mflipflop_srh_24_16:reset_l , Mflipflop_srh_25:Mflipflop_srh_24_17:reset_l , Mflipflop_srh_25:Mflipflop_srh_24_18:reset_l , Mflipflop_srh_25:Mflipflop_srh_24_19:reset_l , Mflipflop_srh_25:Mflipflop_srh_24_20:reset_l , Mflipflop_srh_25:Mflipflop_srh_24_21:reset_l , Mflipflop_srh_25:Mflipflop_srh_24_22:reset_l , Mflipflop_srh_25:Mflipflop_srh_24_23:reset_l , Mflipflop_srh_25:Mflipflop_srh_24_24:reset_l , Mflipflop_srh_26:Mflipflop_srh_25_0:reset_l , Mflipflop_srh_26:Mflipflop_srh_25_1:reset_l , Mflipflop_srh_26:Mflipflop_srh_25_2:reset_l , Mflipflop_srh_26:Mflipflop_srh_25_3:reset_l , Mflipflop_srh_26:Mflipflop_srh_25_4:reset_l , Mflipflop_srh_26:Mflipflop_srh_25_5:reset_l , Mflipflop_srh_26:Mflipflop_srh_25_6:reset_l , Mflipflop_srh_26:Mflipflop_srh_25_7:reset_l , Mflipflop_srh_26:Mflipflop_srh_25_8:reset_l , Mflipflop_srh_26:Mflipflop_srh_25_9:reset_l , Mflipflop_srh_26:Mflipflop_srh_25_10:reset_l , Mflipflop_srh_26:Mflipflop_srh_25_11:reset_l , Mflipflop_srh_26:Mflipflop_srh_25_12:reset_l , Mflipflop_srh_26:Mflipflop_srh_25_13:reset_l , Mflipflop_srh_26:Mflipflop_srh_25_14:reset_l , Mflipflop_srh_26:Mflipflop_srh_25_15:reset_l , Mflipflop_srh_26:Mflipflop_srh_25_16:reset_l , Mflipflop_srh_26:Mflipflop_srh_25_17:reset_l , Mflipflop_srh_26:Mflipflop_srh_25_18:reset_l , Mflipflop_srh_26:Mflipflop_srh_25_19:reset_l , Mflipflop_srh_26:Mflipflop_srh_25_20:reset_l , Mflipflop_srh_26:Mflipflop_srh_25_21:reset_l , Mflipflop_srh_26:Mflipflop_srh_25_22:reset_l , Mflipflop_srh_26:Mflipflop_srh_25_23:reset_l , Mflipflop_srh_26:Mflipflop_srh_25_24:reset_l , Mflipflop_srh_26:Mflipflop_srh_25_25:reset_l , Mflipflop_srh_27:Mflipflop_srh_26_0:reset_l , Mflipflop_srh_27:Mflipflop_srh_26_1:reset_l , Mflipflop_srh_27:Mflipflop_srh_26_2:reset_l , Mflipflop_srh_27:Mflipflop_srh_26_3:reset_l , Mflipflop_srh_27:Mflipflop_srh_26_4:reset_l , Mflipflop_srh_27:Mflipflop_srh_26_5:reset_l , Mflipflop_srh_27:Mflipflop_srh_26_6:reset_l , Mflipflop_srh_27:Mflipflop_srh_26_7:reset_l , Mflipflop_srh_27:Mflipflop_srh_26_8:reset_l , Mflipflop_srh_27:Mflipflop_srh_26_9:reset_l , Mflipflop_srh_27:Mflipflop_srh_26_10:reset_l , Mflipflop_srh_27:Mflipflop_srh_26_11:reset_l , Mflipflop_srh_27:Mflipflop_srh_26_12:reset_l , Mflipflop_srh_27:Mflipflop_srh_26_13:reset_l , Mflipflop_srh_27:Mflipflop_srh_26_14:reset_l , Mflipflop_srh_27:Mflipflop_srh_26_15:reset_l , Mflipflop_srh_27:Mflipflop_srh_26_16:reset_l , Mflipflop_srh_27:Mflipflop_srh_26_17:reset_l , Mflipflop_srh_27:Mflipflop_srh_26_18:reset_l , Mflipflop_srh_27:Mflipflop_srh_26_19:reset_l , Mflipflop_srh_27:Mflipflop_srh_26_20:reset_l , Mflipflop_srh_27:Mflipflop_srh_26_21:reset_l , Mflipflop_srh_27:Mflipflop_srh_26_22:reset_l , Mflipflop_srh_27:Mflipflop_srh_26_23:reset_l , Mflipflop_srh_27:Mflipflop_srh_26_24:reset_l , Mflipflop_srh_27:Mflipflop_srh_26_25:reset_l , Mflipflop_srh_27:Mflipflop_srh_26_26:reset_l , Mflipflop_srh_28:Mflipflop_srh_27_0:reset_l , Mflipflop_srh_28:Mflipflop_srh_27_1:reset_l , Mflipflop_srh_28:Mflipflop_srh_27_2:reset_l , Mflipflop_srh_28:Mflipflop_srh_27_3:reset_l , Mflipflop_srh_28:Mflipflop_srh_27_4:reset_l , Mflipflop_srh_28:Mflipflop_srh_27_5:reset_l , Mflipflop_srh_28:Mflipflop_srh_27_6:reset_l , Mflipflop_srh_28:Mflipflop_srh_27_7:reset_l , Mflipflop_srh_28:Mflipflop_srh_27_8:reset_l , Mflipflop_srh_28:Mflipflop_srh_27_9:reset_l , Mflipflop_srh_28:Mflipflop_srh_27_10:reset_l , Mflipflop_srh_28:Mflipflop_srh_27_11:reset_l , Mflipflop_srh_28:Mflipflop_srh_27_12:reset_l , Mflipflop_srh_28:Mflipflop_srh_27_13:reset_l , Mflipflop_srh_28:Mflipflop_srh_27_14:reset_l , Mflipflop_srh_28:Mflipflop_srh_27_15:reset_l , Mflipflop_srh_28:Mflipflop_srh_27_16:reset_l , Mflipflop_srh_28:Mflipflop_srh_27_17:reset_l , Mflipflop_srh_28:Mflipflop_srh_27_18:reset_l , Mflipflop_srh_28:Mflipflop_srh_27_19:reset_l , Mflipflop_srh_28:Mflipflop_srh_27_20:reset_l , Mflipflop_srh_28:Mflipflop_srh_27_21:reset_l , Mflipflop_srh_28:Mflipflop_srh_27_22:reset_l , Mflipflop_srh_28:Mflipflop_srh_27_23:reset_l , Mflipflop_srh_28:Mflipflop_srh_27_24:reset_l , Mflipflop_srh_28:Mflipflop_srh_27_25:reset_l , Mflipflop_srh_28:Mflipflop_srh_27_26:reset_l , Mflipflop_srh_28:Mflipflop_srh_27_27:reset_l , Mflipflop_srh_29:Mflipflop_srh_28_0:reset_l , Mflipflop_srh_29:Mflipflop_srh_28_1:reset_l , Mflipflop_srh_29:Mflipflop_srh_28_2:reset_l , Mflipflop_srh_29:Mflipflop_srh_28_3:reset_l , Mflipflop_srh_29:Mflipflop_srh_28_4:reset_l , Mflipflop_srh_29:Mflipflop_srh_28_5:reset_l , Mflipflop_srh_29:Mflipflop_srh_28_6:reset_l , Mflipflop_srh_29:Mflipflop_srh_28_7:reset_l , Mflipflop_srh_29:Mflipflop_srh_28_8:reset_l , Mflipflop_srh_29:Mflipflop_srh_28_9:reset_l , Mflipflop_srh_29:Mflipflop_srh_28_10:reset_l , Mflipflop_srh_29:Mflipflop_srh_28_11:reset_l , Mflipflop_srh_29:Mflipflop_srh_28_12:reset_l , Mflipflop_srh_29:Mflipflop_srh_28_13:reset_l , Mflipflop_srh_29:Mflipflop_srh_28_14:reset_l , Mflipflop_srh_29:Mflipflop_srh_28_15:reset_l , Mflipflop_srh_29:Mflipflop_srh_28_16:reset_l , Mflipflop_srh_29:Mflipflop_srh_28_17:reset_l , Mflipflop_srh_29:Mflipflop_srh_28_18:reset_l , Mflipflop_srh_29:Mflipflop_srh_28_19:reset_l , Mflipflop_srh_29:Mflipflop_srh_28_20:reset_l , Mflipflop_srh_29:Mflipflop_srh_28_21:reset_l , Mflipflop_srh_29:Mflipflop_srh_28_22:reset_l , Mflipflop_srh_29:Mflipflop_srh_28_23:reset_l , Mflipflop_srh_29:Mflipflop_srh_28_24:reset_l , Mflipflop_srh_29:Mflipflop_srh_28_25:reset_l , Mflipflop_srh_29:Mflipflop_srh_28_26:reset_l , Mflipflop_srh_29:Mflipflop_srh_28_27:reset_l , Mflipflop_srh_29:Mflipflop_srh_28_28:reset_l , Mflipflop_srh_30:Mflipflop_srh_29_0:reset_l , Mflipflop_srh_30:Mflipflop_srh_29_1:reset_l , Mflipflop_srh_30:Mflipflop_srh_29_2:reset_l , Mflipflop_srh_30:Mflipflop_srh_29_3:reset_l , Mflipflop_srh_30:Mflipflop_srh_29_4:reset_l , Mflipflop_srh_30:Mflipflop_srh_29_5:reset_l , Mflipflop_srh_30:Mflipflop_srh_29_6:reset_l , Mflipflop_srh_30:Mflipflop_srh_29_7:reset_l , Mflipflop_srh_30:Mflipflop_srh_29_8:reset_l , Mflipflop_srh_30:Mflipflop_srh_29_9:reset_l , Mflipflop_srh_30:Mflipflop_srh_29_10:reset_l , Mflipflop_srh_30:Mflipflop_srh_29_11:reset_l , Mflipflop_srh_30:Mflipflop_srh_29_12:reset_l , Mflipflop_srh_30:Mflipflop_srh_29_13:reset_l , Mflipflop_srh_30:Mflipflop_srh_29_14:reset_l , Mflipflop_srh_30:Mflipflop_srh_29_15:reset_l , Mflipflop_srh_30:Mflipflop_srh_29_16:reset_l , Mflipflop_srh_30:Mflipflop_srh_29_17:reset_l , Mflipflop_srh_30:Mflipflop_srh_29_18:reset_l , Mflipflop_srh_30:Mflipflop_srh_29_19:reset_l , Mflipflop_srh_30:Mflipflop_srh_29_20:reset_l , Mflipflop_srh_30:Mflipflop_srh_29_21:reset_l , Mflipflop_srh_30:Mflipflop_srh_29_22:reset_l , Mflipflop_srh_30:Mflipflop_srh_29_23:reset_l , Mflipflop_srh_30:Mflipflop_srh_29_24:reset_l , Mflipflop_srh_30:Mflipflop_srh_29_25:reset_l , Mflipflop_srh_30:Mflipflop_srh_29_26:reset_l , Mflipflop_srh_30:Mflipflop_srh_29_27:reset_l , Mflipflop_srh_30:Mflipflop_srh_29_28:reset_l , Mflipflop_srh_30:Mflipflop_srh_29_29:reset_l , Mflipflop_srh_31:Mflipflop_srh_30_0:reset_l , Mflipflop_srh_31:Mflipflop_srh_30_1:reset_l , Mflipflop_srh_31:Mflipflop_srh_30_2:reset_l , Mflipflop_srh_31:Mflipflop_srh_30_3:reset_l , Mflipflop_srh_31:Mflipflop_srh_30_4:reset_l , Mflipflop_srh_31:Mflipflop_srh_30_5:reset_l , Mflipflop_srh_31:Mflipflop_srh_30_6:reset_l , Mflipflop_srh_31:Mflipflop_srh_30_7:reset_l , Mflipflop_srh_31:Mflipflop_srh_30_8:reset_l , Mflipflop_srh_31:Mflipflop_srh_30_9:reset_l , Mflipflop_srh_31:Mflipflop_srh_30_10:reset_l , Mflipflop_srh_31:Mflipflop_srh_30_11:reset_l , Mflipflop_srh_31:Mflipflop_srh_30_12:reset_l , Mflipflop_srh_31:Mflipflop_srh_30_13:reset_l , Mflipflop_srh_31:Mflipflop_srh_30_14:reset_l , Mflipflop_srh_31:Mflipflop_srh_30_15:reset_l , Mflipflop_srh_31:Mflipflop_srh_30_16:reset_l , Mflipflop_srh_31:Mflipflop_srh_30_17:reset_l , Mflipflop_srh_31:Mflipflop_srh_30_18:reset_l , Mflipflop_srh_31:Mflipflop_srh_30_19:reset_l , Mflipflop_srh_31:Mflipflop_srh_30_20:reset_l , Mflipflop_srh_31:Mflipflop_srh_30_21:reset_l , Mflipflop_srh_31:Mflipflop_srh_30_22:reset_l , Mflipflop_srh_31:Mflipflop_srh_30_23:reset_l , Mflipflop_srh_31:Mflipflop_srh_30_24:reset_l , Mflipflop_srh_31:Mflipflop_srh_30_25:reset_l , Mflipflop_srh_31:Mflipflop_srh_30_26:reset_l , Mflipflop_srh_31:Mflipflop_srh_30_27:reset_l , Mflipflop_srh_31:Mflipflop_srh_30_28:reset_l , Mflipflop_srh_31:Mflipflop_srh_30_29:reset_l , Mflipflop_srh_31:Mflipflop_srh_30_30:reset_l , Mflipflop_srh_32:Mflipflop_srh_31_0:reset_l , Mflipflop_srh_32:Mflipflop_srh_31_1:reset_l , Mflipflop_srh_32:Mflipflop_srh_31_2:reset_l , Mflipflop_srh_32:Mflipflop_srh_31_3:reset_l , Mflipflop_srh_32:Mflipflop_srh_31_4:reset_l , Mflipflop_srh_32:Mflipflop_srh_31_5:reset_l , Mflipflop_srh_32:Mflipflop_srh_31_6:reset_l , Mflipflop_srh_32:Mflipflop_srh_31_7:reset_l , Mflipflop_srh_32:Mflipflop_srh_31_8:reset_l , Mflipflop_srh_32:Mflipflop_srh_31_9:reset_l , Mflipflop_srh_32:Mflipflop_srh_31_10:reset_l , Mflipflop_srh_32:Mflipflop_srh_31_11:reset_l , Mflipflop_srh_32:Mflipflop_srh_31_12:reset_l , Mflipflop_srh_32:Mflipflop_srh_31_13:reset_l , Mflipflop_srh_32:Mflipflop_srh_31_14:reset_l , Mflipflop_srh_32:Mflipflop_srh_31_15:reset_l , Mflipflop_srh_32:Mflipflop_srh_31_16:reset_l , Mflipflop_srh_32:Mflipflop_srh_31_17:reset_l , Mflipflop_srh_32:Mflipflop_srh_31_18:reset_l , Mflipflop_srh_32:Mflipflop_srh_31_19:reset_l , Mflipflop_srh_32:Mflipflop_srh_31_20:reset_l , Mflipflop_srh_32:Mflipflop_srh_31_21:reset_l , Mflipflop_srh_32:Mflipflop_srh_31_22:reset_l , Mflipflop_srh_32:Mflipflop_srh_31_23:reset_l , Mflipflop_srh_32:Mflipflop_srh_31_24:reset_l , Mflipflop_srh_32:Mflipflop_srh_31_25:reset_l , Mflipflop_srh_32:Mflipflop_srh_31_26:reset_l , Mflipflop_srh_32:Mflipflop_srh_31_27:reset_l , Mflipflop_srh_32:Mflipflop_srh_31_28:reset_l , Mflipflop_srh_32:Mflipflop_srh_31_29:reset_l , Mflipflop_srh_32:Mflipflop_srh_31_30:reset_l , Mflipflop_srh_32:Mflipflop_srh_31_31:reset_l , rl_clk_stop:ext_ev1_ff:rcc_rst_even_l , rl_clk_stop:ext_ev2_ff:rcc_rst_even_l , rl_clk_stop:xsc_ff:rcc_rst_even_l , rl_clk_stop:sa0_ff:rcc_rst_even_l , rl_clk_stop:sa1_ff:rcc_rst_even_l , rl_clk_stop:sa2_ff:rcc_rst_even_l , rl_clk_stop:sa3_ff:rcc_rst_even_l , rl_clk_stop:sa4_ff:rcc_rst_even_l , rl_clk_stop:int_ev_ff:rcc_rst_even_l , rl_clk_stop:sds_ff:rcc_rst_even_l , rl_clk_stop:sbe_ff:rcc_rst_l , rl_rst_cntl:wd_ff:rcc_rst_even_l , Mflipflop_srh_1:Mflipflop_srh_0_32:reset_l , Mflipflop_srh_2:Mflipflop_srh_1_0:reset_l , Mflipflop_srh_2:Mflipflop_srh_1_1:reset_l , Mflipflop_srh_3:Mflipflop_srh_2_0:reset_l , Mflipflop_srh_3:Mflipflop_srh_2_1:reset_l , Mflipflop_srh_3:Mflipflop_srh_2_2:reset_l , Mflipflop_srh_4:Mflipflop_srh_3_0:reset_l , Mflipflop_srh_4:Mflipflop_srh_3_1:reset_l , Mflipflop_srh_4:Mflipflop_srh_3_2:reset_l , Mflipflop_srh_4:Mflipflop_srh_3_3:reset_l , Mflipflop_srh_5:Mflipflop_srh_4_0:reset_l , Mflipflop_srh_5:Mflipflop_srh_4_1:reset_l , Mflipflop_srh_5:Mflipflop_srh_4_2:reset_l , Mflipflop_srh_5:Mflipflop_srh_4_3:reset_l , Mflipflop_srh_5:Mflipflop_srh_4_4:reset_l , Mflipflop_srh_6:Mflipflop_srh_5_0:reset_l , Mflipflop_srh_6:Mflipflop_srh_5_1:reset_l , Mflipflop_srh_6:Mflipflop_srh_5_2:reset_l , Mflipflop_srh_6:Mflipflop_srh_5_3:reset_l , Mflipflop_srh_6:Mflipflop_srh_5_4:reset_l , Mflipflop_srh_6:Mflipflop_srh_5_5:reset_l , Mflipflop_srh_7:Mflipflop_srh_6_0:reset_l , Mflipflop_srh_7:Mflipflop_srh_6_1:reset_l , Mflipflop_srh_7:Mflipflop_srh_6_2:reset_l , Mflipflop_srh_7:Mflipflop_srh_6_3:reset_l , Mflipflop_srh_7:Mflipflop_srh_6_4:reset_l , Mflipflop_srh_7:Mflipflop_srh_6_5:reset_l , Mflipflop_srh_7:Mflipflop_srh_6_6:reset_l , Mflipflop_srh_8:Mflipflop_srh_7_0:reset_l , Mflipflop_srh_8:Mflipflop_srh_7_1:reset_l , Mflipflop_srh_8:Mflipflop_srh_7_2:reset_l , Mflipflop_srh_8:Mflipflop_srh_7_3:reset_l , Mflipflop_srh_8:Mflipflop_srh_7_4:reset_l , Mflipflop_srh_8:Mflipflop_srh_7_5:reset_l , Mflipflop_srh_8:Mflipflop_srh_7_6:reset_l , Mflipflop_srh_8:Mflipflop_srh_7_7:reset_l , Mflipflop_srh_9:Mflipflop_srh_8_0:reset_l , Mflipflop_srh_9:Mflipflop_srh_8_1:reset_l , Mflipflop_srh_9:Mflipflop_srh_8_2:reset_l , Mflipflop_srh_9:Mflipflop_srh_8_3:reset_l , Mflipflop_srh_9:Mflipflop_srh_8_4:reset_l , Mflipflop_srh_9:Mflipflop_srh_8_5:reset_l , Mflipflop_srh_9:Mflipflop_srh_8_6:reset_l , Mflipflop_srh_9:Mflipflop_srh_8_7:reset_l , Mflipflop_srh_9:Mflipflop_srh_8_8:reset_l
reset_l : Mflipflop_srh_1 : input

Connects down to: Mflipflop_srh:Mflipflop_srh_0_32:reset_l
reset_l : Mflipflop_srh_10 : input

Connects down to: Mflipflop_srh:Mflipflop_srh_9_0:reset_l , Mflipflop_srh:Mflipflop_srh_9_1:reset_l , Mflipflop_srh:Mflipflop_srh_9_2:reset_l , Mflipflop_srh:Mflipflop_srh_9_3:reset_l , Mflipflop_srh:Mflipflop_srh_9_4:reset_l , Mflipflop_srh:Mflipflop_srh_9_5:reset_l , Mflipflop_srh:Mflipflop_srh_9_6:reset_l , Mflipflop_srh:Mflipflop_srh_9_7:reset_l , Mflipflop_srh:Mflipflop_srh_9_8:reset_l , Mflipflop_srh:Mflipflop_srh_9_9:reset_l
reset_l : Mflipflop_srh_11 : input

Connects down to: Mflipflop_srh:Mflipflop_srh_10_0:reset_l , Mflipflop_srh:Mflipflop_srh_10_1:reset_l , Mflipflop_srh:Mflipflop_srh_10_2:reset_l , Mflipflop_srh:Mflipflop_srh_10_3:reset_l , Mflipflop_srh:Mflipflop_srh_10_4:reset_l , Mflipflop_srh:Mflipflop_srh_10_5:reset_l , Mflipflop_srh:Mflipflop_srh_10_6:reset_l , Mflipflop_srh:Mflipflop_srh_10_7:reset_l , Mflipflop_srh:Mflipflop_srh_10_8:reset_l , Mflipflop_srh:Mflipflop_srh_10_9:reset_l , Mflipflop_srh:Mflipflop_srh_10_10:reset_l
reset_l : Mflipflop_srh_12 : input

Connects down to: Mflipflop_srh:Mflipflop_srh_11_0:reset_l , Mflipflop_srh:Mflipflop_srh_11_1:reset_l , Mflipflop_srh:Mflipflop_srh_11_2:reset_l , Mflipflop_srh:Mflipflop_srh_11_3:reset_l , Mflipflop_srh:Mflipflop_srh_11_4:reset_l , Mflipflop_srh:Mflipflop_srh_11_5:reset_l , Mflipflop_srh:Mflipflop_srh_11_6:reset_l , Mflipflop_srh:Mflipflop_srh_11_7:reset_l , Mflipflop_srh:Mflipflop_srh_11_8:reset_l , Mflipflop_srh:Mflipflop_srh_11_9:reset_l , Mflipflop_srh:Mflipflop_srh_11_10:reset_l , Mflipflop_srh:Mflipflop_srh_11_11:reset_l
reset_l : Mflipflop_srh_13 : input

Connects down to: Mflipflop_srh:Mflipflop_srh_12_0:reset_l , Mflipflop_srh:Mflipflop_srh_12_1:reset_l , Mflipflop_srh:Mflipflop_srh_12_2:reset_l , Mflipflop_srh:Mflipflop_srh_12_3:reset_l , Mflipflop_srh:Mflipflop_srh_12_4:reset_l , Mflipflop_srh:Mflipflop_srh_12_5:reset_l , Mflipflop_srh:Mflipflop_srh_12_6:reset_l , Mflipflop_srh:Mflipflop_srh_12_7:reset_l , Mflipflop_srh:Mflipflop_srh_12_8:reset_l , Mflipflop_srh:Mflipflop_srh_12_9:reset_l , Mflipflop_srh:Mflipflop_srh_12_10:reset_l , Mflipflop_srh:Mflipflop_srh_12_11:reset_l , Mflipflop_srh:Mflipflop_srh_12_12:reset_l
reset_l : Mflipflop_srh_14 : input

Connects down to: Mflipflop_srh:Mflipflop_srh_13_0:reset_l , Mflipflop_srh:Mflipflop_srh_13_1:reset_l , Mflipflop_srh:Mflipflop_srh_13_2:reset_l , Mflipflop_srh:Mflipflop_srh_13_3:reset_l , Mflipflop_srh:Mflipflop_srh_13_4:reset_l , Mflipflop_srh:Mflipflop_srh_13_5:reset_l , Mflipflop_srh:Mflipflop_srh_13_6:reset_l , Mflipflop_srh:Mflipflop_srh_13_7:reset_l , Mflipflop_srh:Mflipflop_srh_13_8:reset_l , Mflipflop_srh:Mflipflop_srh_13_9:reset_l , Mflipflop_srh:Mflipflop_srh_13_10:reset_l , Mflipflop_srh:Mflipflop_srh_13_11:reset_l , Mflipflop_srh:Mflipflop_srh_13_12:reset_l , Mflipflop_srh:Mflipflop_srh_13_13:reset_l
reset_l : Mflipflop_srh_15 : input

Connects down to: Mflipflop_srh:Mflipflop_srh_14_0:reset_l , Mflipflop_srh:Mflipflop_srh_14_1:reset_l , Mflipflop_srh:Mflipflop_srh_14_2:reset_l , Mflipflop_srh:Mflipflop_srh_14_3:reset_l , Mflipflop_srh:Mflipflop_srh_14_4:reset_l , Mflipflop_srh:Mflipflop_srh_14_5:reset_l , Mflipflop_srh:Mflipflop_srh_14_6:reset_l , Mflipflop_srh:Mflipflop_srh_14_7:reset_l , Mflipflop_srh:Mflipflop_srh_14_8:reset_l , Mflipflop_srh:Mflipflop_srh_14_9:reset_l , Mflipflop_srh:Mflipflop_srh_14_10:reset_l , Mflipflop_srh:Mflipflop_srh_14_11:reset_l , Mflipflop_srh:Mflipflop_srh_14_12:reset_l , Mflipflop_srh:Mflipflop_srh_14_13:reset_l , Mflipflop_srh:Mflipflop_srh_14_14:reset_l
reset_l : Mflipflop_srh_16 : input

Connects down to: Mflipflop_srh:Mflipflop_srh_15_0:reset_l , Mflipflop_srh:Mflipflop_srh_15_1:reset_l , Mflipflop_srh:Mflipflop_srh_15_2:reset_l , Mflipflop_srh:Mflipflop_srh_15_3:reset_l , Mflipflop_srh:Mflipflop_srh_15_4:reset_l , Mflipflop_srh:Mflipflop_srh_15_5:reset_l , Mflipflop_srh:Mflipflop_srh_15_6:reset_l , Mflipflop_srh:Mflipflop_srh_15_7:reset_l , Mflipflop_srh:Mflipflop_srh_15_8:reset_l , Mflipflop_srh:Mflipflop_srh_15_9:reset_l , Mflipflop_srh:Mflipflop_srh_15_10:reset_l , Mflipflop_srh:Mflipflop_srh_15_11:reset_l , Mflipflop_srh:Mflipflop_srh_15_12:reset_l , Mflipflop_srh:Mflipflop_srh_15_13:reset_l , Mflipflop_srh:Mflipflop_srh_15_14:reset_l , Mflipflop_srh:Mflipflop_srh_15_15:reset_l
reset_l : Mflipflop_srh_17 : input

Connects down to: Mflipflop_srh:Mflipflop_srh_16_0:reset_l , Mflipflop_srh:Mflipflop_srh_16_1:reset_l , Mflipflop_srh:Mflipflop_srh_16_2:reset_l , Mflipflop_srh:Mflipflop_srh_16_3:reset_l , Mflipflop_srh:Mflipflop_srh_16_4:reset_l , Mflipflop_srh:Mflipflop_srh_16_5:reset_l , Mflipflop_srh:Mflipflop_srh_16_6:reset_l , Mflipflop_srh:Mflipflop_srh_16_7:reset_l , Mflipflop_srh:Mflipflop_srh_16_8:reset_l , Mflipflop_srh:Mflipflop_srh_16_9:reset_l , Mflipflop_srh:Mflipflop_srh_16_10:reset_l , Mflipflop_srh:Mflipflop_srh_16_11:reset_l , Mflipflop_srh:Mflipflop_srh_16_12:reset_l , Mflipflop_srh:Mflipflop_srh_16_13:reset_l , Mflipflop_srh:Mflipflop_srh_16_14:reset_l , Mflipflop_srh:Mflipflop_srh_16_15:reset_l , Mflipflop_srh:Mflipflop_srh_16_16:reset_l
reset_l : Mflipflop_srh_18 : input

Connects down to: Mflipflop_srh:Mflipflop_srh_17_0:reset_l , Mflipflop_srh:Mflipflop_srh_17_1:reset_l , Mflipflop_srh:Mflipflop_srh_17_2:reset_l , Mflipflop_srh:Mflipflop_srh_17_3:reset_l , Mflipflop_srh:Mflipflop_srh_17_4:reset_l , Mflipflop_srh:Mflipflop_srh_17_5:reset_l , Mflipflop_srh:Mflipflop_srh_17_6:reset_l , Mflipflop_srh:Mflipflop_srh_17_7:reset_l , Mflipflop_srh:Mflipflop_srh_17_8:reset_l , Mflipflop_srh:Mflipflop_srh_17_9:reset_l , Mflipflop_srh:Mflipflop_srh_17_10:reset_l , Mflipflop_srh:Mflipflop_srh_17_11:reset_l , Mflipflop_srh:Mflipflop_srh_17_12:reset_l , Mflipflop_srh:Mflipflop_srh_17_13:reset_l , Mflipflop_srh:Mflipflop_srh_17_14:reset_l , Mflipflop_srh:Mflipflop_srh_17_15:reset_l , Mflipflop_srh:Mflipflop_srh_17_16:reset_l , Mflipflop_srh:Mflipflop_srh_17_17:reset_l
reset_l : Mflipflop_srh_19 : input

Connects down to: Mflipflop_srh:Mflipflop_srh_18_0:reset_l , Mflipflop_srh:Mflipflop_srh_18_1:reset_l , Mflipflop_srh:Mflipflop_srh_18_2:reset_l , Mflipflop_srh:Mflipflop_srh_18_3:reset_l , Mflipflop_srh:Mflipflop_srh_18_4:reset_l , Mflipflop_srh:Mflipflop_srh_18_5:reset_l , Mflipflop_srh:Mflipflop_srh_18_6:reset_l , Mflipflop_srh:Mflipflop_srh_18_7:reset_l , Mflipflop_srh:Mflipflop_srh_18_8:reset_l , Mflipflop_srh:Mflipflop_srh_18_9:reset_l , Mflipflop_srh:Mflipflop_srh_18_10:reset_l , Mflipflop_srh:Mflipflop_srh_18_11:reset_l , Mflipflop_srh:Mflipflop_srh_18_12:reset_l , Mflipflop_srh:Mflipflop_srh_18_13:reset_l , Mflipflop_srh:Mflipflop_srh_18_14:reset_l , Mflipflop_srh:Mflipflop_srh_18_15:reset_l , Mflipflop_srh:Mflipflop_srh_18_16:reset_l , Mflipflop_srh:Mflipflop_srh_18_17:reset_l , Mflipflop_srh:Mflipflop_srh_18_18:reset_l
reset_l : Mflipflop_srh_2 : input

Connects down to: Mflipflop_srh:Mflipflop_srh_1_0:reset_l , Mflipflop_srh:Mflipflop_srh_1_1:reset_l

Connects up to: rl_clk_stop:srq_reg:rcc_rst_even_l
reset_l : Mflipflop_srh_20 : input

Connects down to: Mflipflop_srh:Mflipflop_srh_19_0:reset_l , Mflipflop_srh:Mflipflop_srh_19_1:reset_l , Mflipflop_srh:Mflipflop_srh_19_2:reset_l , Mflipflop_srh:Mflipflop_srh_19_3:reset_l , Mflipflop_srh:Mflipflop_srh_19_4:reset_l , Mflipflop_srh:Mflipflop_srh_19_5:reset_l , Mflipflop_srh:Mflipflop_srh_19_6:reset_l , Mflipflop_srh:Mflipflop_srh_19_7:reset_l , Mflipflop_srh:Mflipflop_srh_19_8:reset_l , Mflipflop_srh:Mflipflop_srh_19_9:reset_l , Mflipflop_srh:Mflipflop_srh_19_10:reset_l , Mflipflop_srh:Mflipflop_srh_19_11:reset_l , Mflipflop_srh:Mflipflop_srh_19_12:reset_l , Mflipflop_srh:Mflipflop_srh_19_13:reset_l , Mflipflop_srh:Mflipflop_srh_19_14:reset_l , Mflipflop_srh:Mflipflop_srh_19_15:reset_l , Mflipflop_srh:Mflipflop_srh_19_16:reset_l , Mflipflop_srh:Mflipflop_srh_19_17:reset_l , Mflipflop_srh:Mflipflop_srh_19_18:reset_l , Mflipflop_srh:Mflipflop_srh_19_19:reset_l
reset_l : Mflipflop_srh_21 : input

Connects down to: Mflipflop_srh:Mflipflop_srh_20_0:reset_l , Mflipflop_srh:Mflipflop_srh_20_1:reset_l , Mflipflop_srh:Mflipflop_srh_20_2:reset_l , Mflipflop_srh:Mflipflop_srh_20_3:reset_l , Mflipflop_srh:Mflipflop_srh_20_4:reset_l , Mflipflop_srh:Mflipflop_srh_20_5:reset_l , Mflipflop_srh:Mflipflop_srh_20_6:reset_l , Mflipflop_srh:Mflipflop_srh_20_7:reset_l , Mflipflop_srh:Mflipflop_srh_20_8:reset_l , Mflipflop_srh:Mflipflop_srh_20_9:reset_l , Mflipflop_srh:Mflipflop_srh_20_10:reset_l , Mflipflop_srh:Mflipflop_srh_20_11:reset_l , Mflipflop_srh:Mflipflop_srh_20_12:reset_l , Mflipflop_srh:Mflipflop_srh_20_13:reset_l , Mflipflop_srh:Mflipflop_srh_20_14:reset_l , Mflipflop_srh:Mflipflop_srh_20_15:reset_l , Mflipflop_srh:Mflipflop_srh_20_16:reset_l , Mflipflop_srh:Mflipflop_srh_20_17:reset_l , Mflipflop_srh:Mflipflop_srh_20_18:reset_l , Mflipflop_srh:Mflipflop_srh_20_19:reset_l , Mflipflop_srh:Mflipflop_srh_20_20:reset_l
reset_l : Mflipflop_srh_22 : input

Connects down to: Mflipflop_srh:Mflipflop_srh_21_0:reset_l , Mflipflop_srh:Mflipflop_srh_21_1:reset_l , Mflipflop_srh:Mflipflop_srh_21_2:reset_l , Mflipflop_srh:Mflipflop_srh_21_3:reset_l , Mflipflop_srh:Mflipflop_srh_21_4:reset_l , Mflipflop_srh:Mflipflop_srh_21_5:reset_l , Mflipflop_srh:Mflipflop_srh_21_6:reset_l , Mflipflop_srh:Mflipflop_srh_21_7:reset_l , Mflipflop_srh:Mflipflop_srh_21_8:reset_l , Mflipflop_srh:Mflipflop_srh_21_9:reset_l , Mflipflop_srh:Mflipflop_srh_21_10:reset_l , Mflipflop_srh:Mflipflop_srh_21_11:reset_l , Mflipflop_srh:Mflipflop_srh_21_12:reset_l , Mflipflop_srh:Mflipflop_srh_21_13:reset_l , Mflipflop_srh:Mflipflop_srh_21_14:reset_l , Mflipflop_srh:Mflipflop_srh_21_15:reset_l , Mflipflop_srh:Mflipflop_srh_21_16:reset_l , Mflipflop_srh:Mflipflop_srh_21_17:reset_l , Mflipflop_srh:Mflipflop_srh_21_18:reset_l , Mflipflop_srh:Mflipflop_srh_21_19:reset_l , Mflipflop_srh:Mflipflop_srh_21_20:reset_l , Mflipflop_srh:Mflipflop_srh_21_21:reset_l
reset_l : Mflipflop_srh_23 : input

Connects down to: Mflipflop_srh:Mflipflop_srh_22_0:reset_l , Mflipflop_srh:Mflipflop_srh_22_1:reset_l , Mflipflop_srh:Mflipflop_srh_22_2:reset_l , Mflipflop_srh:Mflipflop_srh_22_3:reset_l , Mflipflop_srh:Mflipflop_srh_22_4:reset_l , Mflipflop_srh:Mflipflop_srh_22_5:reset_l , Mflipflop_srh:Mflipflop_srh_22_6:reset_l , Mflipflop_srh:Mflipflop_srh_22_7:reset_l , Mflipflop_srh:Mflipflop_srh_22_8:reset_l , Mflipflop_srh:Mflipflop_srh_22_9:reset_l , Mflipflop_srh:Mflipflop_srh_22_10:reset_l , Mflipflop_srh:Mflipflop_srh_22_11:reset_l , Mflipflop_srh:Mflipflop_srh_22_12:reset_l , Mflipflop_srh:Mflipflop_srh_22_13:reset_l , Mflipflop_srh:Mflipflop_srh_22_14:reset_l , Mflipflop_srh:Mflipflop_srh_22_15:reset_l , Mflipflop_srh:Mflipflop_srh_22_16:reset_l , Mflipflop_srh:Mflipflop_srh_22_17:reset_l , Mflipflop_srh:Mflipflop_srh_22_18:reset_l , Mflipflop_srh:Mflipflop_srh_22_19:reset_l , Mflipflop_srh:Mflipflop_srh_22_20:reset_l , Mflipflop_srh:Mflipflop_srh_22_21:reset_l , Mflipflop_srh:Mflipflop_srh_22_22:reset_l
reset_l : Mflipflop_srh_24 : input

Connects down to: Mflipflop_srh:Mflipflop_srh_23_0:reset_l , Mflipflop_srh:Mflipflop_srh_23_1:reset_l , Mflipflop_srh:Mflipflop_srh_23_2:reset_l , Mflipflop_srh:Mflipflop_srh_23_3:reset_l , Mflipflop_srh:Mflipflop_srh_23_4:reset_l , Mflipflop_srh:Mflipflop_srh_23_5:reset_l , Mflipflop_srh:Mflipflop_srh_23_6:reset_l , Mflipflop_srh:Mflipflop_srh_23_7:reset_l , Mflipflop_srh:Mflipflop_srh_23_8:reset_l , Mflipflop_srh:Mflipflop_srh_23_9:reset_l , Mflipflop_srh:Mflipflop_srh_23_10:reset_l , Mflipflop_srh:Mflipflop_srh_23_11:reset_l , Mflipflop_srh:Mflipflop_srh_23_12:reset_l , Mflipflop_srh:Mflipflop_srh_23_13:reset_l , Mflipflop_srh:Mflipflop_srh_23_14:reset_l , Mflipflop_srh:Mflipflop_srh_23_15:reset_l , Mflipflop_srh:Mflipflop_srh_23_16:reset_l , Mflipflop_srh:Mflipflop_srh_23_17:reset_l , Mflipflop_srh:Mflipflop_srh_23_18:reset_l , Mflipflop_srh:Mflipflop_srh_23_19:reset_l , Mflipflop_srh:Mflipflop_srh_23_20:reset_l , Mflipflop_srh:Mflipflop_srh_23_21:reset_l , Mflipflop_srh:Mflipflop_srh_23_22:reset_l , Mflipflop_srh:Mflipflop_srh_23_23:reset_l
reset_l : Mflipflop_srh_25 : input

Connects down to: Mflipflop_srh:Mflipflop_srh_24_0:reset_l , Mflipflop_srh:Mflipflop_srh_24_1:reset_l , Mflipflop_srh:Mflipflop_srh_24_2:reset_l , Mflipflop_srh:Mflipflop_srh_24_3:reset_l , Mflipflop_srh:Mflipflop_srh_24_4:reset_l , Mflipflop_srh:Mflipflop_srh_24_5:reset_l , Mflipflop_srh:Mflipflop_srh_24_6:reset_l , Mflipflop_srh:Mflipflop_srh_24_7:reset_l , Mflipflop_srh:Mflipflop_srh_24_8:reset_l , Mflipflop_srh:Mflipflop_srh_24_9:reset_l , Mflipflop_srh:Mflipflop_srh_24_10:reset_l , Mflipflop_srh:Mflipflop_srh_24_11:reset_l , Mflipflop_srh:Mflipflop_srh_24_12:reset_l , Mflipflop_srh:Mflipflop_srh_24_13:reset_l , Mflipflop_srh:Mflipflop_srh_24_14:reset_l , Mflipflop_srh:Mflipflop_srh_24_15:reset_l , Mflipflop_srh:Mflipflop_srh_24_16:reset_l , Mflipflop_srh:Mflipflop_srh_24_17:reset_l , Mflipflop_srh:Mflipflop_srh_24_18:reset_l , Mflipflop_srh:Mflipflop_srh_24_19:reset_l , Mflipflop_srh:Mflipflop_srh_24_20:reset_l , Mflipflop_srh:Mflipflop_srh_24_21:reset_l , Mflipflop_srh:Mflipflop_srh_24_22:reset_l , Mflipflop_srh:Mflipflop_srh_24_23:reset_l , Mflipflop_srh:Mflipflop_srh_24_24:reset_l
reset_l : Mflipflop_srh_26 : input

Connects down to: Mflipflop_srh:Mflipflop_srh_25_0:reset_l , Mflipflop_srh:Mflipflop_srh_25_1:reset_l , Mflipflop_srh:Mflipflop_srh_25_2:reset_l , Mflipflop_srh:Mflipflop_srh_25_3:reset_l , Mflipflop_srh:Mflipflop_srh_25_4:reset_l , Mflipflop_srh:Mflipflop_srh_25_5:reset_l , Mflipflop_srh:Mflipflop_srh_25_6:reset_l , Mflipflop_srh:Mflipflop_srh_25_7:reset_l , Mflipflop_srh:Mflipflop_srh_25_8:reset_l , Mflipflop_srh:Mflipflop_srh_25_9:reset_l , Mflipflop_srh:Mflipflop_srh_25_10:reset_l , Mflipflop_srh:Mflipflop_srh_25_11:reset_l , Mflipflop_srh:Mflipflop_srh_25_12:reset_l , Mflipflop_srh:Mflipflop_srh_25_13:reset_l , Mflipflop_srh:Mflipflop_srh_25_14:reset_l , Mflipflop_srh:Mflipflop_srh_25_15:reset_l , Mflipflop_srh:Mflipflop_srh_25_16:reset_l , Mflipflop_srh:Mflipflop_srh_25_17:reset_l , Mflipflop_srh:Mflipflop_srh_25_18:reset_l , Mflipflop_srh:Mflipflop_srh_25_19:reset_l , Mflipflop_srh:Mflipflop_srh_25_20:reset_l , Mflipflop_srh:Mflipflop_srh_25_21:reset_l , Mflipflop_srh:Mflipflop_srh_25_22:reset_l , Mflipflop_srh:Mflipflop_srh_25_23:reset_l , Mflipflop_srh:Mflipflop_srh_25_24:reset_l , Mflipflop_srh:Mflipflop_srh_25_25:reset_l
reset_l : Mflipflop_srh_27 : input

Connects down to: Mflipflop_srh:Mflipflop_srh_26_0:reset_l , Mflipflop_srh:Mflipflop_srh_26_1:reset_l , Mflipflop_srh:Mflipflop_srh_26_2:reset_l , Mflipflop_srh:Mflipflop_srh_26_3:reset_l , Mflipflop_srh:Mflipflop_srh_26_4:reset_l , Mflipflop_srh:Mflipflop_srh_26_5:reset_l , Mflipflop_srh:Mflipflop_srh_26_6:reset_l , Mflipflop_srh:Mflipflop_srh_26_7:reset_l , Mflipflop_srh:Mflipflop_srh_26_8:reset_l , Mflipflop_srh:Mflipflop_srh_26_9:reset_l , Mflipflop_srh:Mflipflop_srh_26_10:reset_l , Mflipflop_srh:Mflipflop_srh_26_11:reset_l , Mflipflop_srh:Mflipflop_srh_26_12:reset_l , Mflipflop_srh:Mflipflop_srh_26_13:reset_l , Mflipflop_srh:Mflipflop_srh_26_14:reset_l , Mflipflop_srh:Mflipflop_srh_26_15:reset_l , Mflipflop_srh:Mflipflop_srh_26_16:reset_l , Mflipflop_srh:Mflipflop_srh_26_17:reset_l , Mflipflop_srh:Mflipflop_srh_26_18:reset_l , Mflipflop_srh:Mflipflop_srh_26_19:reset_l , Mflipflop_srh:Mflipflop_srh_26_20:reset_l , Mflipflop_srh:Mflipflop_srh_26_21:reset_l , Mflipflop_srh:Mflipflop_srh_26_22:reset_l , Mflipflop_srh:Mflipflop_srh_26_23:reset_l , Mflipflop_srh:Mflipflop_srh_26_24:reset_l , Mflipflop_srh:Mflipflop_srh_26_25:reset_l , Mflipflop_srh:Mflipflop_srh_26_26:reset_l
reset_l : Mflipflop_srh_28 : input

Connects down to: Mflipflop_srh:Mflipflop_srh_27_0:reset_l , Mflipflop_srh:Mflipflop_srh_27_1:reset_l , Mflipflop_srh:Mflipflop_srh_27_2:reset_l , Mflipflop_srh:Mflipflop_srh_27_3:reset_l , Mflipflop_srh:Mflipflop_srh_27_4:reset_l , Mflipflop_srh:Mflipflop_srh_27_5:reset_l , Mflipflop_srh:Mflipflop_srh_27_6:reset_l , Mflipflop_srh:Mflipflop_srh_27_7:reset_l , Mflipflop_srh:Mflipflop_srh_27_8:reset_l , Mflipflop_srh:Mflipflop_srh_27_9:reset_l , Mflipflop_srh:Mflipflop_srh_27_10:reset_l , Mflipflop_srh:Mflipflop_srh_27_11:reset_l , Mflipflop_srh:Mflipflop_srh_27_12:reset_l , Mflipflop_srh:Mflipflop_srh_27_13:reset_l , Mflipflop_srh:Mflipflop_srh_27_14:reset_l , Mflipflop_srh:Mflipflop_srh_27_15:reset_l , Mflipflop_srh:Mflipflop_srh_27_16:reset_l , Mflipflop_srh:Mflipflop_srh_27_17:reset_l , Mflipflop_srh:Mflipflop_srh_27_18:reset_l , Mflipflop_srh:Mflipflop_srh_27_19:reset_l , Mflipflop_srh:Mflipflop_srh_27_20:reset_l , Mflipflop_srh:Mflipflop_srh_27_21:reset_l , Mflipflop_srh:Mflipflop_srh_27_22:reset_l , Mflipflop_srh:Mflipflop_srh_27_23:reset_l , Mflipflop_srh:Mflipflop_srh_27_24:reset_l , Mflipflop_srh:Mflipflop_srh_27_25:reset_l , Mflipflop_srh:Mflipflop_srh_27_26:reset_l , Mflipflop_srh:Mflipflop_srh_27_27:reset_l
reset_l : Mflipflop_srh_29 : input

Connects down to: Mflipflop_srh:Mflipflop_srh_28_0:reset_l , Mflipflop_srh:Mflipflop_srh_28_1:reset_l , Mflipflop_srh:Mflipflop_srh_28_2:reset_l , Mflipflop_srh:Mflipflop_srh_28_3:reset_l , Mflipflop_srh:Mflipflop_srh_28_4:reset_l , Mflipflop_srh:Mflipflop_srh_28_5:reset_l , Mflipflop_srh:Mflipflop_srh_28_6:reset_l , Mflipflop_srh:Mflipflop_srh_28_7:reset_l , Mflipflop_srh:Mflipflop_srh_28_8:reset_l , Mflipflop_srh:Mflipflop_srh_28_9:reset_l , Mflipflop_srh:Mflipflop_srh_28_10:reset_l , Mflipflop_srh:Mflipflop_srh_28_11:reset_l , Mflipflop_srh:Mflipflop_srh_28_12:reset_l , Mflipflop_srh:Mflipflop_srh_28_13:reset_l , Mflipflop_srh:Mflipflop_srh_28_14:reset_l , Mflipflop_srh:Mflipflop_srh_28_15:reset_l , Mflipflop_srh:Mflipflop_srh_28_16:reset_l , Mflipflop_srh:Mflipflop_srh_28_17:reset_l , Mflipflop_srh:Mflipflop_srh_28_18:reset_l , Mflipflop_srh:Mflipflop_srh_28_19:reset_l , Mflipflop_srh:Mflipflop_srh_28_20:reset_l , Mflipflop_srh:Mflipflop_srh_28_21:reset_l , Mflipflop_srh:Mflipflop_srh_28_22:reset_l , Mflipflop_srh:Mflipflop_srh_28_23:reset_l , Mflipflop_srh:Mflipflop_srh_28_24:reset_l , Mflipflop_srh:Mflipflop_srh_28_25:reset_l , Mflipflop_srh:Mflipflop_srh_28_26:reset_l , Mflipflop_srh:Mflipflop_srh_28_27:reset_l , Mflipflop_srh:Mflipflop_srh_28_28:reset_l
reset_l : Mflipflop_srh_3 : input

Connects down to: Mflipflop_srh:Mflipflop_srh_2_0:reset_l , Mflipflop_srh:Mflipflop_srh_2_1:reset_l , Mflipflop_srh:Mflipflop_srh_2_2:reset_l

Connects up to: rl_clk_stop:xsp_ff:rcc_rst_even_l
reset_l : Mflipflop_srh_30 : input

Connects down to: Mflipflop_srh:Mflipflop_srh_29_0:reset_l , Mflipflop_srh:Mflipflop_srh_29_1:reset_l , Mflipflop_srh:Mflipflop_srh_29_2:reset_l , Mflipflop_srh:Mflipflop_srh_29_3:reset_l , Mflipflop_srh:Mflipflop_srh_29_4:reset_l , Mflipflop_srh:Mflipflop_srh_29_5:reset_l , Mflipflop_srh:Mflipflop_srh_29_6:reset_l , Mflipflop_srh:Mflipflop_srh_29_7:reset_l , Mflipflop_srh:Mflipflop_srh_29_8:reset_l , Mflipflop_srh:Mflipflop_srh_29_9:reset_l , Mflipflop_srh:Mflipflop_srh_29_10:reset_l , Mflipflop_srh:Mflipflop_srh_29_11:reset_l , Mflipflop_srh:Mflipflop_srh_29_12:reset_l , Mflipflop_srh:Mflipflop_srh_29_13:reset_l , Mflipflop_srh:Mflipflop_srh_29_14:reset_l , Mflipflop_srh:Mflipflop_srh_29_15:reset_l , Mflipflop_srh:Mflipflop_srh_29_16:reset_l , Mflipflop_srh:Mflipflop_srh_29_17:reset_l , Mflipflop_srh:Mflipflop_srh_29_18:reset_l , Mflipflop_srh:Mflipflop_srh_29_19:reset_l , Mflipflop_srh:Mflipflop_srh_29_20:reset_l , Mflipflop_srh:Mflipflop_srh_29_21:reset_l , Mflipflop_srh:Mflipflop_srh_29_22:reset_l , Mflipflop_srh:Mflipflop_srh_29_23:reset_l , Mflipflop_srh:Mflipflop_srh_29_24:reset_l , Mflipflop_srh:Mflipflop_srh_29_25:reset_l , Mflipflop_srh:Mflipflop_srh_29_26:reset_l , Mflipflop_srh:Mflipflop_srh_29_27:reset_l , Mflipflop_srh:Mflipflop_srh_29_28:reset_l , Mflipflop_srh:Mflipflop_srh_29_29:reset_l
reset_l : Mflipflop_srh_31 : input

Connects down to: Mflipflop_srh:Mflipflop_srh_30_0:reset_l , Mflipflop_srh:Mflipflop_srh_30_1:reset_l , Mflipflop_srh:Mflipflop_srh_30_2:reset_l , Mflipflop_srh:Mflipflop_srh_30_3:reset_l , Mflipflop_srh:Mflipflop_srh_30_4:reset_l , Mflipflop_srh:Mflipflop_srh_30_5:reset_l , Mflipflop_srh:Mflipflop_srh_30_6:reset_l , Mflipflop_srh:Mflipflop_srh_30_7:reset_l , Mflipflop_srh:Mflipflop_srh_30_8:reset_l , Mflipflop_srh:Mflipflop_srh_30_9:reset_l , Mflipflop_srh:Mflipflop_srh_30_10:reset_l , Mflipflop_srh:Mflipflop_srh_30_11:reset_l , Mflipflop_srh:Mflipflop_srh_30_12:reset_l , Mflipflop_srh:Mflipflop_srh_30_13:reset_l , Mflipflop_srh:Mflipflop_srh_30_14:reset_l , Mflipflop_srh:Mflipflop_srh_30_15:reset_l , Mflipflop_srh:Mflipflop_srh_30_16:reset_l , Mflipflop_srh:Mflipflop_srh_30_17:reset_l , Mflipflop_srh:Mflipflop_srh_30_18:reset_l , Mflipflop_srh:Mflipflop_srh_30_19:reset_l , Mflipflop_srh:Mflipflop_srh_30_20:reset_l , Mflipflop_srh:Mflipflop_srh_30_21:reset_l , Mflipflop_srh:Mflipflop_srh_30_22:reset_l , Mflipflop_srh:Mflipflop_srh_30_23:reset_l , Mflipflop_srh:Mflipflop_srh_30_24:reset_l , Mflipflop_srh:Mflipflop_srh_30_25:reset_l , Mflipflop_srh:Mflipflop_srh_30_26:reset_l , Mflipflop_srh:Mflipflop_srh_30_27:reset_l , Mflipflop_srh:Mflipflop_srh_30_28:reset_l , Mflipflop_srh:Mflipflop_srh_30_29:reset_l , Mflipflop_srh:Mflipflop_srh_30_30:reset_l
reset_l : Mflipflop_srh_32 : input

Connects down to: Mflipflop_srh:Mflipflop_srh_31_0:reset_l , Mflipflop_srh:Mflipflop_srh_31_1:reset_l , Mflipflop_srh:Mflipflop_srh_31_2:reset_l , Mflipflop_srh:Mflipflop_srh_31_3:reset_l , Mflipflop_srh:Mflipflop_srh_31_4:reset_l , Mflipflop_srh:Mflipflop_srh_31_5:reset_l , Mflipflop_srh:Mflipflop_srh_31_6:reset_l , Mflipflop_srh:Mflipflop_srh_31_7:reset_l , Mflipflop_srh:Mflipflop_srh_31_8:reset_l , Mflipflop_srh:Mflipflop_srh_31_9:reset_l , Mflipflop_srh:Mflipflop_srh_31_10:reset_l , Mflipflop_srh:Mflipflop_srh_31_11:reset_l , Mflipflop_srh:Mflipflop_srh_31_12:reset_l , Mflipflop_srh:Mflipflop_srh_31_13:reset_l , Mflipflop_srh:Mflipflop_srh_31_14:reset_l , Mflipflop_srh:Mflipflop_srh_31_15:reset_l , Mflipflop_srh:Mflipflop_srh_31_16:reset_l , Mflipflop_srh:Mflipflop_srh_31_17:reset_l , Mflipflop_srh:Mflipflop_srh_31_18:reset_l , Mflipflop_srh:Mflipflop_srh_31_19:reset_l , Mflipflop_srh:Mflipflop_srh_31_20:reset_l , Mflipflop_srh:Mflipflop_srh_31_21:reset_l , Mflipflop_srh:Mflipflop_srh_31_22:reset_l , Mflipflop_srh:Mflipflop_srh_31_23:reset_l , Mflipflop_srh:Mflipflop_srh_31_24:reset_l , Mflipflop_srh:Mflipflop_srh_31_25:reset_l , Mflipflop_srh:Mflipflop_srh_31_26:reset_l , Mflipflop_srh:Mflipflop_srh_31_27:reset_l , Mflipflop_srh:Mflipflop_srh_31_28:reset_l , Mflipflop_srh:Mflipflop_srh_31_29:reset_l , Mflipflop_srh:Mflipflop_srh_31_30:reset_l , Mflipflop_srh:Mflipflop_srh_31_31:reset_l
reset_l : Mflipflop_srh_4 : input

Connects down to: Mflipflop_srh:Mflipflop_srh_3_0:reset_l , Mflipflop_srh:Mflipflop_srh_3_1:reset_l , Mflipflop_srh:Mflipflop_srh_3_2:reset_l , Mflipflop_srh:Mflipflop_srh_3_3:reset_l

Connects up to: rl_rst_cntl:rsm_reg:rcc_rst_even_l
reset_l : Mflipflop_srh_5 : input

Connects down to: Mflipflop_srh:Mflipflop_srh_4_0:reset_l , Mflipflop_srh:Mflipflop_srh_4_1:reset_l , Mflipflop_srh:Mflipflop_srh_4_2:reset_l , Mflipflop_srh:Mflipflop_srh_4_3:reset_l , Mflipflop_srh:Mflipflop_srh_4_4:reset_l
reset_l : Mflipflop_srh_6 : input

Connects down to: Mflipflop_srh:Mflipflop_srh_5_0:reset_l , Mflipflop_srh:Mflipflop_srh_5_1:reset_l , Mflipflop_srh:Mflipflop_srh_5_2:reset_l , Mflipflop_srh:Mflipflop_srh_5_3:reset_l , Mflipflop_srh:Mflipflop_srh_5_4:reset_l , Mflipflop_srh:Mflipflop_srh_5_5:reset_l
reset_l : Mflipflop_srh_7 : input

Connects down to: Mflipflop_srh:Mflipflop_srh_6_0:reset_l , Mflipflop_srh:Mflipflop_srh_6_1:reset_l , Mflipflop_srh:Mflipflop_srh_6_2:reset_l , Mflipflop_srh:Mflipflop_srh_6_3:reset_l , Mflipflop_srh:Mflipflop_srh_6_4:reset_l , Mflipflop_srh:Mflipflop_srh_6_5:reset_l , Mflipflop_srh:Mflipflop_srh_6_6:reset_l
reset_l : Mflipflop_srh_8 : input

Connects down to: Mflipflop_srh:Mflipflop_srh_7_0:reset_l , Mflipflop_srh:Mflipflop_srh_7_1:reset_l , Mflipflop_srh:Mflipflop_srh_7_2:reset_l , Mflipflop_srh:Mflipflop_srh_7_3:reset_l , Mflipflop_srh:Mflipflop_srh_7_4:reset_l , Mflipflop_srh:Mflipflop_srh_7_5:reset_l , Mflipflop_srh:Mflipflop_srh_7_6:reset_l , Mflipflop_srh:Mflipflop_srh_7_7:reset_l
reset_l : Mflipflop_srh_9 : input

Connects down to: Mflipflop_srh:Mflipflop_srh_8_0:reset_l , Mflipflop_srh:Mflipflop_srh_8_1:reset_l , Mflipflop_srh:Mflipflop_srh_8_2:reset_l , Mflipflop_srh:Mflipflop_srh_8_3:reset_l , Mflipflop_srh:Mflipflop_srh_8_4:reset_l , Mflipflop_srh:Mflipflop_srh_8_5:reset_l , Mflipflop_srh:Mflipflop_srh_8_6:reset_l , Mflipflop_srh:Mflipflop_srh_8_7:reset_l , Mflipflop_srh:Mflipflop_srh_8_8:reset_l
reset_l : Mflipflop_sr_1 : input

Connects down to: Mflipflop_sr:Mflipflop_sr_0_32:reset_l
reset_l : Mflipflop_sr_10 : input

Connects down to: Mflipflop_sr:Mflipflop_sr_9_0:reset_l , Mflipflop_sr:Mflipflop_sr_9_1:reset_l , Mflipflop_sr:Mflipflop_sr_9_2:reset_l , Mflipflop_sr:Mflipflop_sr_9_3:reset_l , Mflipflop_sr:Mflipflop_sr_9_4:reset_l , Mflipflop_sr:Mflipflop_sr_9_5:reset_l , Mflipflop_sr:Mflipflop_sr_9_6:reset_l , Mflipflop_sr:Mflipflop_sr_9_7:reset_l , Mflipflop_sr:Mflipflop_sr_9_8:reset_l , Mflipflop_sr:Mflipflop_sr_9_9:reset_l
reset_l : Mflipflop_sr_11 : input

Connects down to: Mflipflop_sr:Mflipflop_sr_10_0:reset_l , Mflipflop_sr:Mflipflop_sr_10_1:reset_l , Mflipflop_sr:Mflipflop_sr_10_2:reset_l , Mflipflop_sr:Mflipflop_sr_10_3:reset_l , Mflipflop_sr:Mflipflop_sr_10_4:reset_l , Mflipflop_sr:Mflipflop_sr_10_5:reset_l , Mflipflop_sr:Mflipflop_sr_10_6:reset_l , Mflipflop_sr:Mflipflop_sr_10_7:reset_l , Mflipflop_sr:Mflipflop_sr_10_8:reset_l , Mflipflop_sr:Mflipflop_sr_10_9:reset_l , Mflipflop_sr:Mflipflop_sr_10_10:reset_l
reset_l : Mflipflop_sr_12 : input

Connects down to: Mflipflop_sr:Mflipflop_sr_11_0:reset_l , Mflipflop_sr:Mflipflop_sr_11_1:reset_l , Mflipflop_sr:Mflipflop_sr_11_2:reset_l , Mflipflop_sr:Mflipflop_sr_11_3:reset_l , Mflipflop_sr:Mflipflop_sr_11_4:reset_l , Mflipflop_sr:Mflipflop_sr_11_5:reset_l , Mflipflop_sr:Mflipflop_sr_11_6:reset_l , Mflipflop_sr:Mflipflop_sr_11_7:reset_l , Mflipflop_sr:Mflipflop_sr_11_8:reset_l , Mflipflop_sr:Mflipflop_sr_11_9:reset_l , Mflipflop_sr:Mflipflop_sr_11_10:reset_l , Mflipflop_sr:Mflipflop_sr_11_11:reset_l
reset_l : Mflipflop_sr_13 : input

Connects down to: Mflipflop_sr:Mflipflop_sr_12_0:reset_l , Mflipflop_sr:Mflipflop_sr_12_1:reset_l , Mflipflop_sr:Mflipflop_sr_12_2:reset_l , Mflipflop_sr:Mflipflop_sr_12_3:reset_l , Mflipflop_sr:Mflipflop_sr_12_4:reset_l , Mflipflop_sr:Mflipflop_sr_12_5:reset_l , Mflipflop_sr:Mflipflop_sr_12_6:reset_l , Mflipflop_sr:Mflipflop_sr_12_7:reset_l , Mflipflop_sr:Mflipflop_sr_12_8:reset_l , Mflipflop_sr:Mflipflop_sr_12_9:reset_l , Mflipflop_sr:Mflipflop_sr_12_10:reset_l , Mflipflop_sr:Mflipflop_sr_12_11:reset_l , Mflipflop_sr:Mflipflop_sr_12_12:reset_l
reset_l : Mflipflop_sr_14 : input

Connects down to: Mflipflop_sr:Mflipflop_sr_13_0:reset_l , Mflipflop_sr:Mflipflop_sr_13_1:reset_l , Mflipflop_sr:Mflipflop_sr_13_2:reset_l , Mflipflop_sr:Mflipflop_sr_13_3:reset_l , Mflipflop_sr:Mflipflop_sr_13_4:reset_l , Mflipflop_sr:Mflipflop_sr_13_5:reset_l , Mflipflop_sr:Mflipflop_sr_13_6:reset_l , Mflipflop_sr:Mflipflop_sr_13_7:reset_l , Mflipflop_sr:Mflipflop_sr_13_8:reset_l , Mflipflop_sr:Mflipflop_sr_13_9:reset_l , Mflipflop_sr:Mflipflop_sr_13_10:reset_l , Mflipflop_sr:Mflipflop_sr_13_11:reset_l , Mflipflop_sr:Mflipflop_sr_13_12:reset_l , Mflipflop_sr:Mflipflop_sr_13_13:reset_l
reset_l : Mflipflop_sr_15 : input

Connects down to: Mflipflop_sr:Mflipflop_sr_14_0:reset_l , Mflipflop_sr:Mflipflop_sr_14_1:reset_l , Mflipflop_sr:Mflipflop_sr_14_2:reset_l , Mflipflop_sr:Mflipflop_sr_14_3:reset_l , Mflipflop_sr:Mflipflop_sr_14_4:reset_l , Mflipflop_sr:Mflipflop_sr_14_5:reset_l , Mflipflop_sr:Mflipflop_sr_14_6:reset_l , Mflipflop_sr:Mflipflop_sr_14_7:reset_l , Mflipflop_sr:Mflipflop_sr_14_8:reset_l , Mflipflop_sr:Mflipflop_sr_14_9:reset_l , Mflipflop_sr:Mflipflop_sr_14_10:reset_l , Mflipflop_sr:Mflipflop_sr_14_11:reset_l , Mflipflop_sr:Mflipflop_sr_14_12:reset_l , Mflipflop_sr:Mflipflop_sr_14_13:reset_l , Mflipflop_sr:Mflipflop_sr_14_14:reset_l
reset_l : Mflipflop_sr_16 : input

Connects down to: Mflipflop_sr:Mflipflop_sr_15_0:reset_l , Mflipflop_sr:Mflipflop_sr_15_1:reset_l , Mflipflop_sr:Mflipflop_sr_15_2:reset_l , Mflipflop_sr:Mflipflop_sr_15_3:reset_l , Mflipflop_sr:Mflipflop_sr_15_4:reset_l , Mflipflop_sr:Mflipflop_sr_15_5:reset_l , Mflipflop_sr:Mflipflop_sr_15_6:reset_l , Mflipflop_sr:Mflipflop_sr_15_7:reset_l , Mflipflop_sr:Mflipflop_sr_15_8:reset_l , Mflipflop_sr:Mflipflop_sr_15_9:reset_l , Mflipflop_sr:Mflipflop_sr_15_10:reset_l , Mflipflop_sr:Mflipflop_sr_15_11:reset_l , Mflipflop_sr:Mflipflop_sr_15_12:reset_l , Mflipflop_sr:Mflipflop_sr_15_13:reset_l , Mflipflop_sr:Mflipflop_sr_15_14:reset_l , Mflipflop_sr:Mflipflop_sr_15_15:reset_l
reset_l : Mflipflop_sr_17 : input

Connects down to: Mflipflop_sr:Mflipflop_sr_16_0:reset_l , Mflipflop_sr:Mflipflop_sr_16_1:reset_l , Mflipflop_sr:Mflipflop_sr_16_2:reset_l , Mflipflop_sr:Mflipflop_sr_16_3:reset_l , Mflipflop_sr:Mflipflop_sr_16_4:reset_l , Mflipflop_sr:Mflipflop_sr_16_5:reset_l , Mflipflop_sr:Mflipflop_sr_16_6:reset_l , Mflipflop_sr:Mflipflop_sr_16_7:reset_l , Mflipflop_sr:Mflipflop_sr_16_8:reset_l , Mflipflop_sr:Mflipflop_sr_16_9:reset_l , Mflipflop_sr:Mflipflop_sr_16_10:reset_l , Mflipflop_sr:Mflipflop_sr_16_11:reset_l , Mflipflop_sr:Mflipflop_sr_16_12:reset_l , Mflipflop_sr:Mflipflop_sr_16_13:reset_l , Mflipflop_sr:Mflipflop_sr_16_14:reset_l , Mflipflop_sr:Mflipflop_sr_16_15:reset_l , Mflipflop_sr:Mflipflop_sr_16_16:reset_l
reset_l : Mflipflop_sr_18 : input

Connects down to: Mflipflop_sr:Mflipflop_sr_17_0:reset_l , Mflipflop_sr:Mflipflop_sr_17_1:reset_l , Mflipflop_sr:Mflipflop_sr_17_2:reset_l , Mflipflop_sr:Mflipflop_sr_17_3:reset_l , Mflipflop_sr:Mflipflop_sr_17_4:reset_l , Mflipflop_sr:Mflipflop_sr_17_5:reset_l , Mflipflop_sr:Mflipflop_sr_17_6:reset_l , Mflipflop_sr:Mflipflop_sr_17_7:reset_l , Mflipflop_sr:Mflipflop_sr_17_8:reset_l , Mflipflop_sr:Mflipflop_sr_17_9:reset_l , Mflipflop_sr:Mflipflop_sr_17_10:reset_l , Mflipflop_sr:Mflipflop_sr_17_11:reset_l , Mflipflop_sr:Mflipflop_sr_17_12:reset_l , Mflipflop_sr:Mflipflop_sr_17_13:reset_l , Mflipflop_sr:Mflipflop_sr_17_14:reset_l , Mflipflop_sr:Mflipflop_sr_17_15:reset_l , Mflipflop_sr:Mflipflop_sr_17_16:reset_l , Mflipflop_sr:Mflipflop_sr_17_17:reset_l
reset_l : Mflipflop_sr_19 : input

Connects down to: Mflipflop_sr:Mflipflop_sr_18_0:reset_l , Mflipflop_sr:Mflipflop_sr_18_1:reset_l , Mflipflop_sr:Mflipflop_sr_18_2:reset_l , Mflipflop_sr:Mflipflop_sr_18_3:reset_l , Mflipflop_sr:Mflipflop_sr_18_4:reset_l , Mflipflop_sr:Mflipflop_sr_18_5:reset_l , Mflipflop_sr:Mflipflop_sr_18_6:reset_l , Mflipflop_sr:Mflipflop_sr_18_7:reset_l , Mflipflop_sr:Mflipflop_sr_18_8:reset_l , Mflipflop_sr:Mflipflop_sr_18_9:reset_l , Mflipflop_sr:Mflipflop_sr_18_10:reset_l , Mflipflop_sr:Mflipflop_sr_18_11:reset_l , Mflipflop_sr:Mflipflop_sr_18_12:reset_l , Mflipflop_sr:Mflipflop_sr_18_13:reset_l , Mflipflop_sr:Mflipflop_sr_18_14:reset_l , Mflipflop_sr:Mflipflop_sr_18_15:reset_l , Mflipflop_sr:Mflipflop_sr_18_16:reset_l , Mflipflop_sr:Mflipflop_sr_18_17:reset_l , Mflipflop_sr:Mflipflop_sr_18_18:reset_l
reset_l : Mflipflop_sr_2 : input

Connects down to: Mflipflop_sr:Mflipflop_sr_1_0:reset_l , Mflipflop_sr:Mflipflop_sr_1_1:reset_l
reset_l : Mflipflop_sr_20 : input

Connects down to: Mflipflop_sr:Mflipflop_sr_19_0:reset_l , Mflipflop_sr:Mflipflop_sr_19_1:reset_l , Mflipflop_sr:Mflipflop_sr_19_2:reset_l , Mflipflop_sr:Mflipflop_sr_19_3:reset_l , Mflipflop_sr:Mflipflop_sr_19_4:reset_l , Mflipflop_sr:Mflipflop_sr_19_5:reset_l , Mflipflop_sr:Mflipflop_sr_19_6:reset_l , Mflipflop_sr:Mflipflop_sr_19_7:reset_l , Mflipflop_sr:Mflipflop_sr_19_8:reset_l , Mflipflop_sr:Mflipflop_sr_19_9:reset_l , Mflipflop_sr:Mflipflop_sr_19_10:reset_l , Mflipflop_sr:Mflipflop_sr_19_11:reset_l , Mflipflop_sr:Mflipflop_sr_19_12:reset_l , Mflipflop_sr:Mflipflop_sr_19_13:reset_l , Mflipflop_sr:Mflipflop_sr_19_14:reset_l , Mflipflop_sr:Mflipflop_sr_19_15:reset_l , Mflipflop_sr:Mflipflop_sr_19_16:reset_l , Mflipflop_sr:Mflipflop_sr_19_17:reset_l , Mflipflop_sr:Mflipflop_sr_19_18:reset_l , Mflipflop_sr:Mflipflop_sr_19_19:reset_l
reset_l : Mflipflop_sr_21 : input

Connects down to: Mflipflop_sr:Mflipflop_sr_20_0:reset_l , Mflipflop_sr:Mflipflop_sr_20_1:reset_l , Mflipflop_sr:Mflipflop_sr_20_2:reset_l , Mflipflop_sr:Mflipflop_sr_20_3:reset_l , Mflipflop_sr:Mflipflop_sr_20_4:reset_l , Mflipflop_sr:Mflipflop_sr_20_5:reset_l , Mflipflop_sr:Mflipflop_sr_20_6:reset_l , Mflipflop_sr:Mflipflop_sr_20_7:reset_l , Mflipflop_sr:Mflipflop_sr_20_8:reset_l , Mflipflop_sr:Mflipflop_sr_20_9:reset_l , Mflipflop_sr:Mflipflop_sr_20_10:reset_l , Mflipflop_sr:Mflipflop_sr_20_11:reset_l , Mflipflop_sr:Mflipflop_sr_20_12:reset_l , Mflipflop_sr:Mflipflop_sr_20_13:reset_l , Mflipflop_sr:Mflipflop_sr_20_14:reset_l , Mflipflop_sr:Mflipflop_sr_20_15:reset_l , Mflipflop_sr:Mflipflop_sr_20_16:reset_l , Mflipflop_sr:Mflipflop_sr_20_17:reset_l , Mflipflop_sr:Mflipflop_sr_20_18:reset_l , Mflipflop_sr:Mflipflop_sr_20_19:reset_l , Mflipflop_sr:Mflipflop_sr_20_20:reset_l
reset_l : Mflipflop_sr_22 : input

Connects down to: Mflipflop_sr:Mflipflop_sr_21_0:reset_l , Mflipflop_sr:Mflipflop_sr_21_1:reset_l , Mflipflop_sr:Mflipflop_sr_21_2:reset_l , Mflipflop_sr:Mflipflop_sr_21_3:reset_l , Mflipflop_sr:Mflipflop_sr_21_4:reset_l , Mflipflop_sr:Mflipflop_sr_21_5:reset_l , Mflipflop_sr:Mflipflop_sr_21_6:reset_l , Mflipflop_sr:Mflipflop_sr_21_7:reset_l , Mflipflop_sr:Mflipflop_sr_21_8:reset_l , Mflipflop_sr:Mflipflop_sr_21_9:reset_l , Mflipflop_sr:Mflipflop_sr_21_10:reset_l , Mflipflop_sr:Mflipflop_sr_21_11:reset_l , Mflipflop_sr:Mflipflop_sr_21_12:reset_l , Mflipflop_sr:Mflipflop_sr_21_13:reset_l , Mflipflop_sr:Mflipflop_sr_21_14:reset_l , Mflipflop_sr:Mflipflop_sr_21_15:reset_l , Mflipflop_sr:Mflipflop_sr_21_16:reset_l , Mflipflop_sr:Mflipflop_sr_21_17:reset_l , Mflipflop_sr:Mflipflop_sr_21_18:reset_l , Mflipflop_sr:Mflipflop_sr_21_19:reset_l , Mflipflop_sr:Mflipflop_sr_21_20:reset_l , Mflipflop_sr:Mflipflop_sr_21_21:reset_l
reset_l : Mflipflop_sr_23 : input

Connects down to: Mflipflop_sr:Mflipflop_sr_22_0:reset_l , Mflipflop_sr:Mflipflop_sr_22_1:reset_l , Mflipflop_sr:Mflipflop_sr_22_2:reset_l , Mflipflop_sr:Mflipflop_sr_22_3:reset_l , Mflipflop_sr:Mflipflop_sr_22_4:reset_l , Mflipflop_sr:Mflipflop_sr_22_5:reset_l , Mflipflop_sr:Mflipflop_sr_22_6:reset_l , Mflipflop_sr:Mflipflop_sr_22_7:reset_l , Mflipflop_sr:Mflipflop_sr_22_8:reset_l , Mflipflop_sr:Mflipflop_sr_22_9:reset_l , Mflipflop_sr:Mflipflop_sr_22_10:reset_l , Mflipflop_sr:Mflipflop_sr_22_11:reset_l , Mflipflop_sr:Mflipflop_sr_22_12:reset_l , Mflipflop_sr:Mflipflop_sr_22_13:reset_l , Mflipflop_sr:Mflipflop_sr_22_14:reset_l , Mflipflop_sr:Mflipflop_sr_22_15:reset_l , Mflipflop_sr:Mflipflop_sr_22_16:reset_l , Mflipflop_sr:Mflipflop_sr_22_17:reset_l , Mflipflop_sr:Mflipflop_sr_22_18:reset_l , Mflipflop_sr:Mflipflop_sr_22_19:reset_l , Mflipflop_sr:Mflipflop_sr_22_20:reset_l , Mflipflop_sr:Mflipflop_sr_22_21:reset_l , Mflipflop_sr:Mflipflop_sr_22_22:reset_l
reset_l : Mflipflop_sr_24 : input

Connects down to: Mflipflop_sr:Mflipflop_sr_23_0:reset_l , Mflipflop_sr:Mflipflop_sr_23_1:reset_l , Mflipflop_sr:Mflipflop_sr_23_2:reset_l , Mflipflop_sr:Mflipflop_sr_23_3:reset_l , Mflipflop_sr:Mflipflop_sr_23_4:reset_l , Mflipflop_sr:Mflipflop_sr_23_5:reset_l , Mflipflop_sr:Mflipflop_sr_23_6:reset_l , Mflipflop_sr:Mflipflop_sr_23_7:reset_l , Mflipflop_sr:Mflipflop_sr_23_8:reset_l , Mflipflop_sr:Mflipflop_sr_23_9:reset_l , Mflipflop_sr:Mflipflop_sr_23_10:reset_l , Mflipflop_sr:Mflipflop_sr_23_11:reset_l , Mflipflop_sr:Mflipflop_sr_23_12:reset_l , Mflipflop_sr:Mflipflop_sr_23_13:reset_l , Mflipflop_sr:Mflipflop_sr_23_14:reset_l , Mflipflop_sr:Mflipflop_sr_23_15:reset_l , Mflipflop_sr:Mflipflop_sr_23_16:reset_l , Mflipflop_sr:Mflipflop_sr_23_17:reset_l , Mflipflop_sr:Mflipflop_sr_23_18:reset_l , Mflipflop_sr:Mflipflop_sr_23_19:reset_l , Mflipflop_sr:Mflipflop_sr_23_20:reset_l , Mflipflop_sr:Mflipflop_sr_23_21:reset_l , Mflipflop_sr:Mflipflop_sr_23_22:reset_l , Mflipflop_sr:Mflipflop_sr_23_23:reset_l
reset_l : Mflipflop_sr_25 : input

Connects down to: Mflipflop_sr:Mflipflop_sr_24_0:reset_l , Mflipflop_sr:Mflipflop_sr_24_1:reset_l , Mflipflop_sr:Mflipflop_sr_24_2:reset_l , Mflipflop_sr:Mflipflop_sr_24_3:reset_l , Mflipflop_sr:Mflipflop_sr_24_4:reset_l , Mflipflop_sr:Mflipflop_sr_24_5:reset_l , Mflipflop_sr:Mflipflop_sr_24_6:reset_l , Mflipflop_sr:Mflipflop_sr_24_7:reset_l , Mflipflop_sr:Mflipflop_sr_24_8:reset_l , Mflipflop_sr:Mflipflop_sr_24_9:reset_l , Mflipflop_sr:Mflipflop_sr_24_10:reset_l , Mflipflop_sr:Mflipflop_sr_24_11:reset_l , Mflipflop_sr:Mflipflop_sr_24_12:reset_l , Mflipflop_sr:Mflipflop_sr_24_13:reset_l , Mflipflop_sr:Mflipflop_sr_24_14:reset_l , Mflipflop_sr:Mflipflop_sr_24_15:reset_l , Mflipflop_sr:Mflipflop_sr_24_16:reset_l , Mflipflop_sr:Mflipflop_sr_24_17:reset_l , Mflipflop_sr:Mflipflop_sr_24_18:reset_l , Mflipflop_sr:Mflipflop_sr_24_19:reset_l , Mflipflop_sr:Mflipflop_sr_24_20:reset_l , Mflipflop_sr:Mflipflop_sr_24_21:reset_l , Mflipflop_sr:Mflipflop_sr_24_22:reset_l , Mflipflop_sr:Mflipflop_sr_24_23:reset_l , Mflipflop_sr:Mflipflop_sr_24_24:reset_l
reset_l : Mflipflop_sr_26 : input

Connects down to: Mflipflop_sr:Mflipflop_sr_25_0:reset_l , Mflipflop_sr:Mflipflop_sr_25_1:reset_l , Mflipflop_sr:Mflipflop_sr_25_2:reset_l , Mflipflop_sr:Mflipflop_sr_25_3:reset_l , Mflipflop_sr:Mflipflop_sr_25_4:reset_l , Mflipflop_sr:Mflipflop_sr_25_5:reset_l , Mflipflop_sr:Mflipflop_sr_25_6:reset_l , Mflipflop_sr:Mflipflop_sr_25_7:reset_l , Mflipflop_sr:Mflipflop_sr_25_8:reset_l , Mflipflop_sr:Mflipflop_sr_25_9:reset_l , Mflipflop_sr:Mflipflop_sr_25_10:reset_l , Mflipflop_sr:Mflipflop_sr_25_11:reset_l , Mflipflop_sr:Mflipflop_sr_25_12:reset_l , Mflipflop_sr:Mflipflop_sr_25_13:reset_l , Mflipflop_sr:Mflipflop_sr_25_14:reset_l , Mflipflop_sr:Mflipflop_sr_25_15:reset_l , Mflipflop_sr:Mflipflop_sr_25_16:reset_l , Mflipflop_sr:Mflipflop_sr_25_17:reset_l , Mflipflop_sr:Mflipflop_sr_25_18:reset_l , Mflipflop_sr:Mflipflop_sr_25_19:reset_l , Mflipflop_sr:Mflipflop_sr_25_20:reset_l , Mflipflop_sr:Mflipflop_sr_25_21:reset_l , Mflipflop_sr:Mflipflop_sr_25_22:reset_l , Mflipflop_sr:Mflipflop_sr_25_23:reset_l , Mflipflop_sr:Mflipflop_sr_25_24:reset_l , Mflipflop_sr:Mflipflop_sr_25_25:reset_l
reset_l : Mflipflop_sr_27 : input

Connects down to: Mflipflop_sr:Mflipflop_sr_26_0:reset_l , Mflipflop_sr:Mflipflop_sr_26_1:reset_l , Mflipflop_sr:Mflipflop_sr_26_2:reset_l , Mflipflop_sr:Mflipflop_sr_26_3:reset_l , Mflipflop_sr:Mflipflop_sr_26_4:reset_l , Mflipflop_sr:Mflipflop_sr_26_5:reset_l , Mflipflop_sr:Mflipflop_sr_26_6:reset_l , Mflipflop_sr:Mflipflop_sr_26_7:reset_l , Mflipflop_sr:Mflipflop_sr_26_8:reset_l , Mflipflop_sr:Mflipflop_sr_26_9:reset_l , Mflipflop_sr:Mflipflop_sr_26_10:reset_l , Mflipflop_sr:Mflipflop_sr_26_11:reset_l , Mflipflop_sr:Mflipflop_sr_26_12:reset_l , Mflipflop_sr:Mflipflop_sr_26_13:reset_l , Mflipflop_sr:Mflipflop_sr_26_14:reset_l , Mflipflop_sr:Mflipflop_sr_26_15:reset_l , Mflipflop_sr:Mflipflop_sr_26_16:reset_l , Mflipflop_sr:Mflipflop_sr_26_17:reset_l , Mflipflop_sr:Mflipflop_sr_26_18:reset_l , Mflipflop_sr:Mflipflop_sr_26_19:reset_l , Mflipflop_sr:Mflipflop_sr_26_20:reset_l , Mflipflop_sr:Mflipflop_sr_26_21:reset_l , Mflipflop_sr:Mflipflop_sr_26_22:reset_l , Mflipflop_sr:Mflipflop_sr_26_23:reset_l , Mflipflop_sr:Mflipflop_sr_26_24:reset_l , Mflipflop_sr:Mflipflop_sr_26_25:reset_l , Mflipflop_sr:Mflipflop_sr_26_26:reset_l
reset_l : Mflipflop_sr_28 : input

Connects down to: Mflipflop_sr:Mflipflop_sr_27_0:reset_l , Mflipflop_sr:Mflipflop_sr_27_1:reset_l , Mflipflop_sr:Mflipflop_sr_27_2:reset_l , Mflipflop_sr:Mflipflop_sr_27_3:reset_l , Mflipflop_sr:Mflipflop_sr_27_4:reset_l , Mflipflop_sr:Mflipflop_sr_27_5:reset_l , Mflipflop_sr:Mflipflop_sr_27_6:reset_l , Mflipflop_sr:Mflipflop_sr_27_7:reset_l , Mflipflop_sr:Mflipflop_sr_27_8:reset_l , Mflipflop_sr:Mflipflop_sr_27_9:reset_l , Mflipflop_sr:Mflipflop_sr_27_10:reset_l , Mflipflop_sr:Mflipflop_sr_27_11:reset_l , Mflipflop_sr:Mflipflop_sr_27_12:reset_l , Mflipflop_sr:Mflipflop_sr_27_13:reset_l , Mflipflop_sr:Mflipflop_sr_27_14:reset_l , Mflipflop_sr:Mflipflop_sr_27_15:reset_l , Mflipflop_sr:Mflipflop_sr_27_16:reset_l , Mflipflop_sr:Mflipflop_sr_27_17:reset_l , Mflipflop_sr:Mflipflop_sr_27_18:reset_l , Mflipflop_sr:Mflipflop_sr_27_19:reset_l , Mflipflop_sr:Mflipflop_sr_27_20:reset_l , Mflipflop_sr:Mflipflop_sr_27_21:reset_l , Mflipflop_sr:Mflipflop_sr_27_22:reset_l , Mflipflop_sr:Mflipflop_sr_27_23:reset_l , Mflipflop_sr:Mflipflop_sr_27_24:reset_l , Mflipflop_sr:Mflipflop_sr_27_25:reset_l , Mflipflop_sr:Mflipflop_sr_27_26:reset_l , Mflipflop_sr:Mflipflop_sr_27_27:reset_l
reset_l : Mflipflop_sr_29 : input

Connects down to: Mflipflop_sr:Mflipflop_sr_28_0:reset_l , Mflipflop_sr:Mflipflop_sr_28_1:reset_l , Mflipflop_sr:Mflipflop_sr_28_2:reset_l , Mflipflop_sr:Mflipflop_sr_28_3:reset_l , Mflipflop_sr:Mflipflop_sr_28_4:reset_l , Mflipflop_sr:Mflipflop_sr_28_5:reset_l , Mflipflop_sr:Mflipflop_sr_28_6:reset_l , Mflipflop_sr:Mflipflop_sr_28_7:reset_l , Mflipflop_sr:Mflipflop_sr_28_8:reset_l , Mflipflop_sr:Mflipflop_sr_28_9:reset_l , Mflipflop_sr:Mflipflop_sr_28_10:reset_l , Mflipflop_sr:Mflipflop_sr_28_11:reset_l , Mflipflop_sr:Mflipflop_sr_28_12:reset_l , Mflipflop_sr:Mflipflop_sr_28_13:reset_l , Mflipflop_sr:Mflipflop_sr_28_14:reset_l , Mflipflop_sr:Mflipflop_sr_28_15:reset_l , Mflipflop_sr:Mflipflop_sr_28_16:reset_l , Mflipflop_sr:Mflipflop_sr_28_17:reset_l , Mflipflop_sr:Mflipflop_sr_28_18:reset_l , Mflipflop_sr:Mflipflop_sr_28_19:reset_l , Mflipflop_sr:Mflipflop_sr_28_20:reset_l , Mflipflop_sr:Mflipflop_sr_28_21:reset_l , Mflipflop_sr:Mflipflop_sr_28_22:reset_l , Mflipflop_sr:Mflipflop_sr_28_23:reset_l , Mflipflop_sr:Mflipflop_sr_28_24:reset_l , Mflipflop_sr:Mflipflop_sr_28_25:reset_l , Mflipflop_sr:Mflipflop_sr_28_26:reset_l , Mflipflop_sr:Mflipflop_sr_28_27:reset_l , Mflipflop_sr:Mflipflop_sr_28_28:reset_l
reset_l : Mflipflop_sr_3 : input

Connects down to: Mflipflop_sr:Mflipflop_sr_2_0:reset_l , Mflipflop_sr:Mflipflop_sr_2_1:reset_l , Mflipflop_sr:Mflipflop_sr_2_2:reset_l

Connects up to: rl_clk_stop:xc_ff:rcc_rst_even_l
reset_l : Mflipflop_sr_30 : input

Connects down to: Mflipflop_sr:Mflipflop_sr_29_0:reset_l , Mflipflop_sr:Mflipflop_sr_29_1:reset_l , Mflipflop_sr:Mflipflop_sr_29_2:reset_l , Mflipflop_sr:Mflipflop_sr_29_3:reset_l , Mflipflop_sr:Mflipflop_sr_29_4:reset_l , Mflipflop_sr:Mflipflop_sr_29_5:reset_l , Mflipflop_sr:Mflipflop_sr_29_6:reset_l , Mflipflop_sr:Mflipflop_sr_29_7:reset_l , Mflipflop_sr:Mflipflop_sr_29_8:reset_l , Mflipflop_sr:Mflipflop_sr_29_9:reset_l , Mflipflop_sr:Mflipflop_sr_29_10:reset_l , Mflipflop_sr:Mflipflop_sr_29_11:reset_l , Mflipflop_sr:Mflipflop_sr_29_12:reset_l , Mflipflop_sr:Mflipflop_sr_29_13:reset_l , Mflipflop_sr:Mflipflop_sr_29_14:reset_l , Mflipflop_sr:Mflipflop_sr_29_15:reset_l , Mflipflop_sr:Mflipflop_sr_29_16:reset_l , Mflipflop_sr:Mflipflop_sr_29_17:reset_l , Mflipflop_sr:Mflipflop_sr_29_18:reset_l , Mflipflop_sr:Mflipflop_sr_29_19:reset_l , Mflipflop_sr:Mflipflop_sr_29_20:reset_l , Mflipflop_sr:Mflipflop_sr_29_21:reset_l , Mflipflop_sr:Mflipflop_sr_29_22:reset_l , Mflipflop_sr:Mflipflop_sr_29_23:reset_l , Mflipflop_sr:Mflipflop_sr_29_24:reset_l , Mflipflop_sr:Mflipflop_sr_29_25:reset_l , Mflipflop_sr:Mflipflop_sr_29_26:reset_l , Mflipflop_sr:Mflipflop_sr_29_27:reset_l , Mflipflop_sr:Mflipflop_sr_29_28:reset_l , Mflipflop_sr:Mflipflop_sr_29_29:reset_l
reset_l : Mflipflop_sr_31 : input

Connects down to: Mflipflop_sr:Mflipflop_sr_30_0:reset_l , Mflipflop_sr:Mflipflop_sr_30_1:reset_l , Mflipflop_sr:Mflipflop_sr_30_2:reset_l , Mflipflop_sr:Mflipflop_sr_30_3:reset_l , Mflipflop_sr:Mflipflop_sr_30_4:reset_l , Mflipflop_sr:Mflipflop_sr_30_5:reset_l , Mflipflop_sr:Mflipflop_sr_30_6:reset_l , Mflipflop_sr:Mflipflop_sr_30_7:reset_l , Mflipflop_sr:Mflipflop_sr_30_8:reset_l , Mflipflop_sr:Mflipflop_sr_30_9:reset_l , Mflipflop_sr:Mflipflop_sr_30_10:reset_l , Mflipflop_sr:Mflipflop_sr_30_11:reset_l , Mflipflop_sr:Mflipflop_sr_30_12:reset_l , Mflipflop_sr:Mflipflop_sr_30_13:reset_l , Mflipflop_sr:Mflipflop_sr_30_14:reset_l , Mflipflop_sr:Mflipflop_sr_30_15:reset_l , Mflipflop_sr:Mflipflop_sr_30_16:reset_l , Mflipflop_sr:Mflipflop_sr_30_17:reset_l , Mflipflop_sr:Mflipflop_sr_30_18:reset_l , Mflipflop_sr:Mflipflop_sr_30_19:reset_l , Mflipflop_sr:Mflipflop_sr_30_20:reset_l , Mflipflop_sr:Mflipflop_sr_30_21:reset_l , Mflipflop_sr:Mflipflop_sr_30_22:reset_l , Mflipflop_sr:Mflipflop_sr_30_23:reset_l , Mflipflop_sr:Mflipflop_sr_30_24:reset_l , Mflipflop_sr:Mflipflop_sr_30_25:reset_l , Mflipflop_sr:Mflipflop_sr_30_26:reset_l , Mflipflop_sr:Mflipflop_sr_30_27:reset_l , Mflipflop_sr:Mflipflop_sr_30_28:reset_l , Mflipflop_sr:Mflipflop_sr_30_29:reset_l , Mflipflop_sr:Mflipflop_sr_30_30:reset_l
reset_l : Mflipflop_sr_32 : input

Connects down to: Mflipflop_sr:Mflipflop_sr_31_0:reset_l , Mflipflop_sr:Mflipflop_sr_31_1:reset_l , Mflipflop_sr:Mflipflop_sr_31_2:reset_l , Mflipflop_sr:Mflipflop_sr_31_3:reset_l , Mflipflop_sr:Mflipflop_sr_31_4:reset_l , Mflipflop_sr:Mflipflop_sr_31_5:reset_l , Mflipflop_sr:Mflipflop_sr_31_6:reset_l , Mflipflop_sr:Mflipflop_sr_31_7:reset_l , Mflipflop_sr:Mflipflop_sr_31_8:reset_l , Mflipflop_sr:Mflipflop_sr_31_9:reset_l , Mflipflop_sr:Mflipflop_sr_31_10:reset_l , Mflipflop_sr:Mflipflop_sr_31_11:reset_l , Mflipflop_sr:Mflipflop_sr_31_12:reset_l , Mflipflop_sr:Mflipflop_sr_31_13:reset_l , Mflipflop_sr:Mflipflop_sr_31_14:reset_l , Mflipflop_sr:Mflipflop_sr_31_15:reset_l , Mflipflop_sr:Mflipflop_sr_31_16:reset_l , Mflipflop_sr:Mflipflop_sr_31_17:reset_l , Mflipflop_sr:Mflipflop_sr_31_18:reset_l , Mflipflop_sr:Mflipflop_sr_31_19:reset_l , Mflipflop_sr:Mflipflop_sr_31_20:reset_l , Mflipflop_sr:Mflipflop_sr_31_21:reset_l , Mflipflop_sr:Mflipflop_sr_31_22:reset_l , Mflipflop_sr:Mflipflop_sr_31_23:reset_l , Mflipflop_sr:Mflipflop_sr_31_24:reset_l , Mflipflop_sr:Mflipflop_sr_31_25:reset_l , Mflipflop_sr:Mflipflop_sr_31_26:reset_l , Mflipflop_sr:Mflipflop_sr_31_27:reset_l , Mflipflop_sr:Mflipflop_sr_31_28:reset_l , Mflipflop_sr:Mflipflop_sr_31_29:reset_l , Mflipflop_sr:Mflipflop_sr_31_30:reset_l , Mflipflop_sr:Mflipflop_sr_31_31:reset_l
reset_l : Mflipflop_sr_4 : input

Connects down to: Mflipflop_sr:Mflipflop_sr_3_0:reset_l , Mflipflop_sr:Mflipflop_sr_3_1:reset_l , Mflipflop_sr:Mflipflop_sr_3_2:reset_l , Mflipflop_sr:Mflipflop_sr_3_3:reset_l
reset_l : Mflipflop_sr_5 : input

Connects down to: Mflipflop_sr:Mflipflop_sr_4_0:reset_l , Mflipflop_sr:Mflipflop_sr_4_1:reset_l , Mflipflop_sr:Mflipflop_sr_4_2:reset_l , Mflipflop_sr:Mflipflop_sr_4_3:reset_l , Mflipflop_sr:Mflipflop_sr_4_4:reset_l
reset_l : Mflipflop_sr_6 : input

Connects down to: Mflipflop_sr:Mflipflop_sr_5_0:reset_l , Mflipflop_sr:Mflipflop_sr_5_1:reset_l , Mflipflop_sr:Mflipflop_sr_5_2:reset_l , Mflipflop_sr:Mflipflop_sr_5_3:reset_l , Mflipflop_sr:Mflipflop_sr_5_4:reset_l , Mflipflop_sr:Mflipflop_sr_5_5:reset_l
reset_l : Mflipflop_sr_7 : input

Connects down to: Mflipflop_sr:Mflipflop_sr_6_0:reset_l , Mflipflop_sr:Mflipflop_sr_6_1:reset_l , Mflipflop_sr:Mflipflop_sr_6_2:reset_l , Mflipflop_sr:Mflipflop_sr_6_3:reset_l , Mflipflop_sr:Mflipflop_sr_6_4:reset_l , Mflipflop_sr:Mflipflop_sr_6_5:reset_l , Mflipflop_sr:Mflipflop_sr_6_6:reset_l
reset_l : Mflipflop_sr_8 : input

Connects down to: Mflipflop_sr:Mflipflop_sr_7_0:reset_l , Mflipflop_sr:Mflipflop_sr_7_1:reset_l , Mflipflop_sr:Mflipflop_sr_7_2:reset_l , Mflipflop_sr:Mflipflop_sr_7_3:reset_l , Mflipflop_sr:Mflipflop_sr_7_4:reset_l , Mflipflop_sr:Mflipflop_sr_7_5:reset_l , Mflipflop_sr:Mflipflop_sr_7_6:reset_l , Mflipflop_sr:Mflipflop_sr_7_7:reset_l
reset_l : Mflipflop_sr_9 : input

Connects down to: Mflipflop_sr:Mflipflop_sr_8_0:reset_l , Mflipflop_sr:Mflipflop_sr_8_1:reset_l , Mflipflop_sr:Mflipflop_sr_8_2:reset_l , Mflipflop_sr:Mflipflop_sr_8_3:reset_l , Mflipflop_sr:Mflipflop_sr_8_4:reset_l , Mflipflop_sr:Mflipflop_sr_8_5:reset_l , Mflipflop_sr:Mflipflop_sr_8_6:reset_l , Mflipflop_sr:Mflipflop_sr_8_7:reset_l , Mflipflop_sr:Mflipflop_sr_8_8:reset_l
reset_l : Msystem : wire (used in @negedge)

Connects down to: ssparc_chip:ssparc:input_reset_l , afx_slave:Mafx:reset_l
reset_l : pack_sm : input
reset_l : qcore_ctl : wire

Connects down to: ME_O2A1:iu_hold_gate_24:c , ME_A2O1_B:iu_hold_gate_9:b , ME_A2O1_B:iu_hold_gate_10:b , ME_A2O1_B:iu_hold_gate_11:b , ME_FDS2LP:fq_type_0_ff:cr , ME_FDS2LP:fq_type_1_ff:cr , ME_FDS2LP:fq_type_2_ff:cr , ME_FDS2LP:fq_unimp_0_ff:cr , ME_FDS2LP:fq_unimp_1_ff:cr , ME_FDS2LP:fq_unimp_2_ff:cr , ME_FDS2LP:fq_rd_dbl_0_ff:cr , ME_FDS2LP:fq_rd_dbl_1_ff:cr , ME_FDS2LP:fq_rd_dbl_2_ff:cr
reset_l : quiescent_sm : input

Connects up to: afxmaster:q_sm:reset_l
reset_l : retry_sm : input

Connects up to: afxmaster:retry_sm1:reset_l
reset_l : rfrw_ctl : wire

Connects down to: ME_FD1R:cuthold:cr , ME_FDS2LP3:fpstmux_reg:CR
reset_l : start_sm : input

Connects up to: afxmaster:start_sm1:reset_l
reset_l : start_xfer_sm : input

Connects up to: afxmaster:start_xfer_sm1:reset_l
reset_l : stat_ctl : wire

Connects down to: ME_O2A1:iu_hold_gate_1:c , ME_O2A1:iu_hold_gate_2:c , ME_FD1R:exemode_ff:cr , ME_FD1R:penmode_ff:cr , ME_FD1R:excmode_ff:cr , ME_FD1R:fexc_ff:cr , ME_FDS2LP5:cexc_ff:CR , ME_FDS2LP5:aexc_ff:CR , ME_FDS2LP5:tem_ff:CR , ME_FDS2LP2:rd_ff:CR , ME_FDS2LP3:ftt_ff:CR , ME_FDS2LP2:fcc_ff:CR
reset_l_reg : flops : output reg

Connects down to: sync:sync1:in

Connects up to: pcic:flops:reset_l_reg
reset_l_reg : pcic : wire

Connects down to: flops:flops:reset_l_reg , afxmaster:afxm:reset_l , pci_core:PCI_CORE:reset_l
reset_model : pcimaster_fm : reg
reset_nonwd : misc : output

Connects down to: rl_rst_cntl:rst_cntl:reset_nonwd , rl_clk_stop:clk_stop:reset_nonwd

Connects up to: clk_misc:ssparc_misc:reset
reset_nonwd : rl_clk_stop : input

Connects up to: misc:clk_stop:reset_nonwd
reset_nonwd : rl_rst_cntl : output wire

Connects up to: misc:rst_cntl:reset_nonwd
reset_out : misc : wire

Connects down to: rl_rst_cntl:rst_cntl:reset_out , rl_clk_stop:clk_stop:reset_out
reset_out : rl_clk_stop : input

Connects up to: misc:clk_stop:reset_out
reset_out : rl_rst_cntl : output wire

Connects up to: misc:rst_cntl:reset_out
RESET_REFRESH : MEM_Device_Operating_Environment : integer
RESET_REFRESH_COUNT : MEM_Device_Operating_Environment : integer
reset_reg : flops : output reg

Connects up to: pcic:flops:reset_reg
reset_reg : pcic : wire

Connects down to: flops:flops:reset_reg , f_afx_slave:f_afx_slave:reset , arbiter:arbiter:reset , interrupts:interrupts:reset
reset_sync1_l : rl_clk_cntl : wire

Connects down to: Mflipflop_rh:rst1_ff:out , Mflipflop_rh:rst_ff:in
reset_sync_l : rl_clk_cntl : wire

Connects down to: Mflipflop_rh:rst_ff:out , Mflipflop_rh:rcc_rst_ff:in
restart_mul : qcore_ctl : wire

Connects down to: ME_O2A1:iu_hold_gate_21:c , ME_O2A1:iu_hold_gate_18:c
restored : Mtask : reg
restore_cc : Mcc : input

Connects up to: Mpsr:cc_mod:restore_cc
restore_cc : Mdecode : output

Connects down to: Mspecial_reg_control:special_reg_control:restore_cc

Connects up to: Miuchip:decode:restore_cc
restore_cc : Mexec : input

Connects down to: Mpsr:psr_mod:restore_cc

Connects up to: Miuchip:exec:restore_cc
restore_cc : Miuchip : wire

Connects down to: Mdecode:decode:restore_cc , Mexec:exec:restore_cc
restore_cc : Mpsr : input

Connects down to: Mcc:cc_mod:restore_cc

Connects up to: Mexec:psr_mod:restore_cc
restore_cc : Mspecial_reg_control : output wire

Connects up to: Mdecode:special_reg_control:restore_cc
result : add2_3 : wire
result : carry51 : wire

Connects down to: adder29:carryadd:z , ME_FD1:carry28Reg:d
result : fp_rw : wire

Connects down to: ME_MUX41H32:resmux1:Q , ME_MUX41H32:resmux0:Q , ME_MUX21H32:rfinmux1:A , ME_MUX21H32:rfinmux0:A
result : man_n : wire
result : man_v : wire
result : Mexec : output wire

Connects down to: Mpsr:psr_mod:result , Mwim:wim_mod:result , Mtbr:tbr_mod:result , My:y_mod:result

Connects up to: Miuchip:exec:result
result : Miuchip : wire

Connects down to: Mregfile:regfile:result , Mexec:exec:result
result : Mpsr : input

Connects down to: Mcwp:cwp_mod:result_cwp , Met:et_mod:result_et , Mps:ps_mod:result_ps , Ms:s_mod:result_s , Mflipflop_1:ef_master_1:din , Mflipflop_1:ec_master_1:din , Mflipflop_1:de_master_1:din , Mflipflop_1:de_sup_master_1:din , Mcc:cc_mod:result_cc

Connects up to: Mexec:psr_mod:result
result : Mregfile : input

Connects up to: Miuchip:regfile:result
result : Mtbr : input

Connects up to: Mexec:tbr_mod:result
result : Mtrapcode : input

Connects up to: Mtrap_control:trapcode_mod:result
result : Mtrap_control : input

Connects down to: Mtrapcode:trapcode_mod:result

Connects up to: Mdecode:trap_control:result_lo
result : Mwim : input

Connects up to: Mexec:wim_mod:result
result : My : input

Connects up to: Mexec:y_mod:result
Result : ResultException : input

Connects down to: ME_INV_B:g30:a , ME_NAND3:g10:a , ME_NAND3:g10:b , ME_NAND3:g10:c , ME_AND4:zzd:a , ME_AND4:zzd:b , ME_AND4:zzd:c , ME_AND4:zzd:d , ME_AND4_B:zze:b , ME_AND4_B:zze:c , ME_AND4_B:zze:d , ME_OR3_B:zzf:a , ME_OR3_B:zzf:b , ME_OR3_B:zzf:c , ME_NAND2:g21:b

Connects up to: fp_exp:re:ExpResult
result31 : Malu_control : input

Connects up to: Mdecode:alu_control:resultMSB
resultm : Mexec : wire
resultMSB : Mdecode : input

Connects down to: Malu_control:alu_control:result31

Connects up to: Miuchip:decode:result_MSB
resultm_sc_mux_sdin : Mexec : wire
result_cc : Mcc : input

Connects up to: Mpsr:cc_mod:result
result_compare : Mcomplete : wire
result_cwp : Mcomplete : wire
result_cwp : Mcwp : input

Connects up to: Mpsr:cwp_mod:result
result_et : Met : input

Connects up to: Mpsr:et_mod:result
result_high2 : Mexec : wire

Connects down to: Mflipflop_2:result_high2_reg_2:out
result_lo : Mdecode : input

Connects down to: Malu_control:alu_control:result_lo0 , Mtrap_control:trap_control:result

Connects up to: Miuchip:decode:result_lo
result_lo : Miuchip : wire

Connects down to: Mdecode:decode:result_lo
result_lo0 : Malu_control : input

Connects up to: Mdecode:alu_control:result_lo
result_MSB : Miuchip : wire

Connects down to: Mdecode:decode:resultMSB
result_ps : Mps : input

Connects up to: Mpsr:ps_mod:result
result_r0 : Mdata_rf : output wire

Connects up to: Mdecode:data_rf:result_r0
result_r0 : Mdecode : wire

Connects down to: Mdata_rf:data_rf:result_r0 , Mir:ir:result_r0
result_r0 : Mir : input

Connects up to: Mdecode:ir:result_r0
result_s : Ms : input

Connects up to: Mpsr:s_mod:result
result_scan : Mexec : wire
res_dbl : fpm_frac : wire

Connects down to: ME_FD1E:dblReg:d
res_dbl : special : wire
res_dblX123 : fpm_frac : wire

Connects down to: ME_FD1E:dblReg:q , final_adder:final_adder:double_precision
res_dbl_ovf : special : wire
res_ovf : special : wire
res_select : fpc_ctl : output

Connects down to: qcore_ctl:qctl1:res_select

Connects up to: fp_fpc:fpc:res_select
res_select : fpufpc : wire

Connects down to: fp_fpc:fpfpc:res_select , fp_fpm:fpfpm:res_select
res_select : fp_fpc : output

Connects down to: fpc_ctl:fpc:res_select

Connects up to: fpufpc:fpfpc:res_select
res_select : fp_fpm : input

Connects down to: fp_rw:fprw:res_select

Connects up to: fpufpc:fpfpm:res_select
res_select : fp_rw : input

Connects down to: ME_MUX41H32:resmux1:A , ME_MUX41H32:resmux1:B , ME_MUX41H32:resmux0:A , ME_MUX41H32:resmux0:B

Connects up to: fp_fpm:fprw:res_select
res_select : qcore_ctl : output

Connects up to: fpc_ctl:qctl1:res_select
res_sgl_ovf : special : wire
res_udf : special : wire
retried_addr : afxmaster : reg
retry64_32 : pcimaster_fm : reg
retry_addr_match : afxmaster : wire

Connects down to: retry_sm:retry_sm1:retry_addr_match , quiescent_sm:q_sm:retry_addr_match
retry_addr_match : quiescent_sm : input

Connects up to: afxmaster:q_sm:retry_addr_match
retry_addr_match : retry_sm : input

Connects up to: afxmaster:retry_sm1:retry_addr_match
retry_condition : afxmaster : input

Connects up to: pcic:afxm:retry_condition
retry_condition : pcic : wire

Connects down to: afxmaster:afxm:retry_condition , pci_core:PCI_CORE:retry_condition
retry_condition : start_xfer_sm : input

Connects up to: afxmaster:start_xfer_sm1:retry_condition_g
retry_condition_g : afxmaster : wire

Connects down to: sync:s29:out , start_xfer_sm:start_xfer_sm1:retry_condition
retry_condition_p : afxmaster : wire

Connects down to: sync:s29:in
retry_counter : pcimaster_fm : integer
retry_state : retry_sm : wire
rett_in_d : Mpc_cntl : wire
rett_in_d_nvd : Mpc_cntl : wire
rett_in_e : Mpc_cntl : wire

Connects down to: Mflipflop_1:rett_in_e_reg_1:out
rett_in_w : Mspecial_reg_control : wire
returnto_stk : pcimaster_fm : reg
returnto_stk : pcislave_fm : reg
ret_addr_slv : pcimaster_fm : reg
ret_addr_slv : pcislave_fm : reg
ret_data_ary : pcimaster_fm : reg
ret_data_ary : pcislave_fm : reg
ret_data_ary_hold : pcimaster_fm : reg
ret_data_ary_hold : pcislave_fm : reg
ret_data_mask : pcimaster_fm : reg
ret_data_mask : pcislave_fm : reg
ret_data_ptr : pcimaster_fm : integer
ret_data_ptr : pcislave_fm : integer
ret_data_slv : pcimaster_fm : reg
ret_data_slv : pcislave_fm : reg
ret_data_t : pcimaster_fm : integer
ret_data_t : pcislave_fm : integer
ret_val : pcimaster_fm : reg
ret_val : pcislave_fm : reg
revision_id_reg : pcimaster_fm : reg
rf2_imm_data : Mexec : wire
rf2_imm_data_msb : Malu_control : input

Connects up to: Mdecode:alu_control:rf2_imm_data_msb
rf2_imm_data_msb : Mdecode : input

Connects down to: Malu_control:alu_control:rf2_imm_data_msb

Connects up to: Miuchip:decode:rf2_imm_data_msb
rf2_imm_data_msb : Mexec : output wire

Connects up to: Miuchip:exec:rf2_imm_data_msb
rf2_imm_data_msb : Miuchip : wire

Connects down to: Mdecode:decode:rf2_imm_data_msb , Mexec:exec:rf2_imm_data_msb
rfin_select : fpc_ctl : output

Connects down to: rfrw_ctl:rfrwctl1:rfin_select

Connects up to: fp_fpc:fpc:rfin_select
rfin_select : fpufpc : wire

Connects down to: fp_fpc:fpfpc:rfin_select , fp_fpm:fpfpm:rfin_select
rfin_select : fp_fpc : output

Connects down to: fpc_ctl:fpc:rfin_select

Connects up to: fpufpc:fpfpc:rfin_select
rfin_select : fp_fpm : input

Connects down to: fp_rw:fprw:rfin_select

Connects up to: fpufpc:fpfpm:rfin_select
rfin_select : fp_rw : input

Connects down to: ME_MUX21H32:rfinmux1:S , ME_MUX21H32:rfinmux0:S

Connects up to: fp_fpm:fprw:rfin_select
rfin_select : rfrw_ctl : output

Connects up to: fpc_ctl:rfrwctl1:rfin_select
RFR : MEM_Device_Operating_Environment : integer
RFR_CLK : ACALLBUF : input

Connects up to: clkbuf_c:buffers:rfr_clock_dly
RFR_CLK : ACSS2MEM : output
RFR_CLK_D : ACALLBUF : output

Connects up to: clkbuf_c:buffers:rfr_clock_c
RFR_CLK_UNBUF : ACSS2MEM : input
rfr_clock : rl_clk_cntl : output wire

Connects up to: clk_misc:clk_cntl:raw_rfr_clock_unbuf
rfr_clock : rl_memif : input (used in @posedge)

Connects down to: rl_memif_major:memif_major:rfr_clock

Connects up to: ssparc_core:ssparc_memif:rfr_clock
rfr_clock : rl_memif_major : input (used in @posedge)

Connects down to: rl_mcb:mcb:ss_clock , rl_rfr:rfr:ss_clock

Connects up to: rl_memif:memif_major:rfr_clock
rfr_clock : ssparc_chip : wire (used in @posedge)

Connects down to: clk_misc:clk_misc:rfr_clock_unbuf , ssparc_core:ssparc_core:rfr_clock
rfr_clock : ssparc_core : input (used in @posedge)

Connects down to: rl_memif:ssparc_memif:rfr_clock

Connects up to: ssparc_chip:ssparc_core:rfr_clock
rfr_clock_c : clkbuf_c : output

Connects down to: ACALLBUF:buffers:RFR_CLK_D
rfr_clock_dly : clkbuf_c : wire

Connects down to: ACALLBUF:buffers:RFR_CLK
rfr_clock_ff : rl_clk_cntl : wire

Connects down to: Mflipflop_r:rc_ff:out , Mflipflop_r:rl_ff:in
rfr_clock_ff_a1 : rl_clk_cntl : wire

Connects down to: Mflipflop_r:rc_ff:in
rfr_clock_unbuf : clkbuf_c : input
rfr_clock_unbuf : clk_misc : output

Connects up to: ssparc_chip:clk_misc:rfr_clock
RFR_LATE : ACALLBUF : input

Connects up to: clkbuf_c:buffers:rfr_late_dly
RFR_LATE : ACSS2MEM : output
rfr_late : rl_clk_cntl : output wire

Connects up to: clk_misc:clk_cntl:raw_rfr_late_unbuf
rfr_late : rl_memif : input (used in @posedge)

Connects down to: rl_memif_major:memif_major:rfr_late

Connects up to: ssparc_core:ssparc_memif:rfr_late
rfr_late : rl_memif_major : input (used in @posedge)

Connects down to: rl_mcb:mcb:ss_dclk

Connects up to: rl_memif:memif_major:rfr_late
rfr_late : ssparc_chip : wire (used in @posedge)

Connects down to: clk_misc:clk_misc:rfr_late_unbuf , ssparc_core:ssparc_core:rfr_late
rfr_late : ssparc_core : input (used in @posedge)

Connects down to: rl_memif:ssparc_memif:rfr_late

Connects up to: ssparc_chip:ssparc_core:rfr_late
rfr_late_c : clkbuf_c : output

Connects down to: ACALLBUF:buffers:RFR_LATE_D
RFR_LATE_D : ACALLBUF : output

Connects up to: clkbuf_c:buffers:rfr_late_c
rfr_late_dly : clkbuf_c : wire

Connects down to: ACALLBUF:buffers:RFR_LATE
rfr_late_ff : rl_clk_cntl : wire

Connects down to: Mflipflop_r:rl_ff:out
RFR_LATE_UNBUF : ACSS2MEM : input
rfr_late_unbuf : clkbuf_c : input
rfr_late_unbuf : clk_misc : output

Connects up to: ssparc_chip:clk_misc:rfr_late
rfwrdata : HP136X32 : wire
rfwrdata : Mregfile : wire

Connects down to: Mflipflop_32:rfwrdata_reg_32:out , HP136X32:rf_ram:DID31 , HP136X32:rf_ram:DID30 , HP136X32:rf_ram:DID29 , HP136X32:rf_ram:DID28 , HP136X32:rf_ram:DID27 , HP136X32:rf_ram:DID26 , HP136X32:rf_ram:DID25 , HP136X32:rf_ram:DID24 , HP136X32:rf_ram:DID23 , HP136X32:rf_ram:DID22 , HP136X32:rf_ram:DID21 , HP136X32:rf_ram:DID20 , HP136X32:rf_ram:DID19 , HP136X32:rf_ram:DID18 , HP136X32:rf_ram:DID17 , HP136X32:rf_ram:DID16 , HP136X32:rf_ram:DID15 , HP136X32:rf_ram:DID14 , HP136X32:rf_ram:DID13 , HP136X32:rf_ram:DID12 , HP136X32:rf_ram:DID11 , HP136X32:rf_ram:DID10 , HP136X32:rf_ram:DID9 , HP136X32:rf_ram:DID8 , HP136X32:rf_ram:DID7 , HP136X32:rf_ram:DID6 , HP136X32:rf_ram:DID5 , HP136X32:rf_ram:DID4 , HP136X32:rf_ram:DID3 , HP136X32:rf_ram:DID2 , HP136X32:rf_ram:DID1 , HP136X32:rf_ram:DID0
rf_ack_l : rl_mcb_lgc : output

Connects up to: rl_mcb:mcb_lgc:mc_rack_l
rf_cbr : rl_div64 : input

Connects up to: rl_rfr:div64:rf_cbr
rf_cbr : rl_mcb : input

Connects down to: rl_mcb_lgc:mcb_lgc:rf_cbr

Connects up to: rl_memif_major:mcb:rf_cbr
rf_cbr : rl_mcb_lgc : input

Connects down to: rl_mcb_sm:mcb_sm:rf_cbr

Connects up to: rl_mcb:mcb_lgc:rf_cbr
rf_cbr : rl_mcb_sm : input

Connects up to: rl_mcb_lgc:mcb_sm:rf_cbr
rf_cbr : rl_memif_major : wire

Connects down to: rl_mcb:mcb:rf_cbr , rl_rfr:rfr:rf_cbr
rf_cbr : rl_reqgen : output

Connects down to: S_sr_ff:ffsr_rf_cbr:q

Connects up to: rl_rfr:reqgen:rf_cbr
rf_cbr : rl_reqtimer : input

Connects up to: rl_rfr:reqtimer:rf_cbr
rf_cbr : rl_rfr : output

Connects down to: rl_div64:div64:rf_cbr , rl_reqtimer:reqtimer:rf_cbr , rl_reqgen:reqgen:rf_cbr

Connects up to: rl_memif_major:rfr:rf_cbr
rf_even : rf16x64_3r1w_2we : reg
rf_odd : rf16x64_3r1w_2we : reg
rf_rreq_l : rl_mcb : input

Connects down to: rl_mcb_lgc:mcb_lgc:rf_rreq_l

Connects up to: rl_memif_major:mcb:rf_rreq_l
rf_rreq_l : rl_mcb_lgc : input

Connects down to: rl_mcb_sm:mcb_sm:rf_rreq_l

Connects up to: rl_mcb:mcb_lgc:rf_rreq_l
rf_rreq_l : rl_mcb_sm : input

Connects up to: rl_mcb_lgc:mcb_sm:rf_rreq_l
rf_rreq_l : rl_memif_major : wire

Connects down to: rl_mcb:mcb:rf_rreq_l , rl_rfr:rfr:rf_rreq_l
rf_rreq_l : rl_reqgen : output

Connects down to: S_sr_ff:ffsr_req:q

Connects up to: rl_rfr:reqgen:rf_rreq_l
rf_rreq_l : rl_rfr : output

Connects down to: rl_reqgen:reqgen:rf_rreq_l

Connects up to: rl_memif_major:rfr:rf_rreq_l
rf_src1 : HP136X32 : wire
rf_src1 : Mregfile : wire
rf_src1_0 : Mregfile : reg
rf_src2 : HP136X32 : wire
rf_src2 : Mregfile : wire
rf_src2_0 : Mregfile : reg
rf_src3 : HP136X32 : wire
rf_src3 : Mregfile : wire
rf_src3_0 : Mregfile : reg
rf_we_r : HP136X32 : wire (used in @posedge)
rf_we_r : Mregfile : wire
rf_we_r_almost : Mregfile : wire

Connects down to: Mflipflop_1:rfwer_reg_1:out
rf_we_r_p : Mregfile : reg

Connects down to: HP136X32:rf_ram:WED
rf_we_w : Mdata_rf : output wire

Connects up to: Mdecode:data_rf:rf_we_w
rf_we_w : Mdecode : output

Connects down to: Mdata_rf:data_rf:rf_we_w

Connects up to: Miuchip:decode:rf_we_w
rf_we_w : Miuchip : wire

Connects down to: Mdecode:decode:rf_we_w , Mregfile:regfile:rf_we_w
rf_we_w : Mregfile : input

Connects up to: Miuchip:regfile:rf_we_w
rf_we_w_in : Mregfile : wire

Connects down to: Mflipflop_1:rfwer_reg_1:din
rf_we_w_scan : Mregfile : wire
rgnt0_ : Msystem : reg
RI : H0261AA : input
rid : rl_dpc : wire
rid : rl_dpc_core : wire

Connects down to: rl_dpc_dpath:dpc_dpath:rid , rl_dpc_logic:dpc_logic:rid
rid : rl_dpc_dpath : output

Connects down to: GReg32:in0:q , GReg32:in1:q , Mux8x8_2to1:dmux:inb , Mux2_32:rid_out_mux:in0 , Mux2_32:rid_out_mux:in1

Connects up to: rl_dpc_core:dpc_dpath:rid
rid : rl_dpc_logic : input

Connects down to: parity_tree:par_lo_chk:data , parity_tree:par_hi_chk:data

Connects up to: rl_dpc_core:dpc_logic:rid
rid_out : rl_dpc_dpath : output

Connects down to: Mux2_32:rid_out_mux:out

Connects up to: rl_dpc_core:dpc_dpath:mc_mdata0
right : pcimaster_fm : integer
RightnotLeft : SampledWaitCtl : wire

Connects down to: ME_INVA:swrb2:x , ME_NOR2:swmzs:b
rightpads_po_out : iopads : wire

Connects down to: rightpads:rightpads:po_out , toppads:toppads:pi_in
rightpads_scan_out : iopads : wire

Connects down to: rightpads:rightpads:scan_out , toppads:toppads:scan_in
right_ADEnable : pcic : output wire

Connects down to: pci_core:PCI_CORE:right_ADEnable
rir_in : Mir : wire

Connects down to: Mflipflop_15:rir_mas_15:din
rlatency : afx_slave : reg
rlcount : afx_slave : reg
rl_memif_major_scan_in : rl_memif_major : input

Connects up to: rl_memif:memif_major:rl_memif_scan_in
rl_memif_major_scan_out : rl_memif_major : output

Connects up to: rl_memif:memif_major:rl_memif_scan_out
rl_memif_scan_in : rl_memif : input

Connects down to: rl_memif_major:memif_major:rl_memif_major_scan_in
rl_memif_scan_out : rl_memif : output

Connects down to: rl_memif_major:memif_major:rl_memif_major_scan_out
rl_memif_scan_out : ssparc_chip : wire

Connects down to: clk_misc:clk_misc:ss_misc_scan_in , ssparc_core:ssparc_core:rl_memif_scan_out
rl_memif_scan_out : ssparc_core : output

Connects up to: ssparc_chip:ssparc_core:rl_memif_scan_out
RMLatchEnable : RoundModeLogic : wire

Connects down to: ME_OR2_B:fgfo:z , ME_NMUX2B:rm0m:s , ME_NMUX2B:rm1m:s
RModeFromMinus : RoundModeLogic : wire

Connects down to: ME_AND2_B:fgf:z , ME_NOR3:rmcmpe1:c , ME_NOR3:rmcmpe0:c , ME_OR2_B:fgfo:a
RModeMinus : RoundModeLogic : output

Connects down to: ME_AND2:rmc:z

Connects up to: SignDp:rml:RModeMinus
RModeMinus : SignDp : output

Connects down to: RoundModeLogic:rml:RModeMinus

Connects up to: fp_ctl:sdp:Conditionals_6
rmw : afxmaster : reg

Connects down to: afxm_sm:afxm_sm1:rmw
rmw : afxm_sm : input

Connects up to: afxmaster:afxm_sm1:rmw
rmw_data1_mask : afxmaster : wire
rmw_data2_mask : afxmaster : wire
rmw_dataout : afxmaster : wire
rmw_dec : rl_mcb_lgc : wire

Connects down to: rl_mcb_sm:mcb_sm:rmw_dec
rmw_dec : rl_mcb_sm : output

Connects down to: state_count_1:rl_mcb_count:rmw_dec

Connects up to: rl_mcb_lgc:mcb_sm:rmw_dec
rmw_dec : state_count_1 : output

Connects down to: Mflipflop_noop_3:ffh_col_inc_rmw:out

Connects up to: rl_mcb_sm:rl_mcb_count:rmw_dec
rmw_next : afxmaster : wire

Connects down to: afxm_sm:afxm_sm1:rmw_next
rmw_next : afxm_sm : input

Connects up to: afxmaster:afxm_sm1:rmw_next
rmw_rdata : afxmaster : wire
rmw_req : rl_mmu_regs : wire

Connects down to: Mflipflop_r_1:rmw_req_ff_1:din
rmw_wdata : afxmaster : wire
rmw_write : afxmaster : wire

Connects down to: afxm_sm:afxm_sm1:rmw_write
rmw_write : afxm_sm : output wire

Connects up to: afxmaster:afxm_sm1:rmw_write
rmw_wr_req : afxm_sm : wire
rnd_mode : fpm_frac : input wire

Connects down to: final_adder:final_adder:mode

Connects up to: fp_fpm:fpmfrac:rnd_mode
rnd_mode : fp_fpm : input wire

Connects down to: fpm_frac:fpmfrac:rnd_mode

Connects up to: fpufpc:fpfpm:RoundingMode
rnd_n : final_adder : wire

Connects down to: fpm_round:round:rnd_n , man_n:man_n_0:b
rnd_n : fpm_round : output reg

Connects up to: final_adder:round:rnd_n
rnd_v : final_adder : wire

Connects down to: fpm_round:round:rnd_v , man_v:man_v_0:b
rnd_v : fpm_round : output reg

Connects up to: final_adder:round:rnd_v
rod : rl_dpc_dpath : wire

Connects down to: GReg32:out0:q , GReg32:out1:q , JBUFDA:cfb_delay_0:A , JBUFDA:cfb_delay_1:A , JBUFDA:cfb_delay_2:A , JBUFDA:cfb_delay_3:A , JBUFDA:cfb_delay_4:A , JBUFDA:cfb_delay_5:A , JBUFDA:cfb_delay_6:A , JBUFDA:cfb_delay_7:A , JBUFDA:cfb_delay_8:A , JBUFDA:cfb_delay_9:A , JBUFDA:cfb_delay_10:A , JBUFDA:cfb_delay_11:A , JBUFDA:cfb_delay_12:A , JBUFDA:cfb_delay_13:A , JBUFDA:cfb_delay_14:A , JBUFDA:cfb_delay_15:A , JBUFDA:cfb_delay_16:A , JBUFDA:cfb_delay_17:A , JBUFDA:cfb_delay_18:A , JBUFDA:cfb_delay_19:A , JBUFDA:cfb_delay_20:A , JBUFDA:cfb_delay_21:A , JBUFDA:cfb_delay_22:A , JBUFDA:cfb_delay_23:A , JBUFDA:cfb_delay_24:A , JBUFDA:cfb_delay_25:A , JBUFDA:cfb_delay_26:A , JBUFDA:cfb_delay_27:A , JBUFDA:cfb_delay_28:A , JBUFDA:cfb_delay_29:A , JBUFDA:cfb_delay_30:A , JBUFDA:cfb_delay_31:A , JBUFDA:cfb_delay_32:A , JBUFDA:cfb_delay_33:A , JBUFDA:cfb_delay_34:A , JBUFDA:cfb_delay_35:A , JBUFDA:cfb_delay_36:A , JBUFDA:cfb_delay_37:A , JBUFDA:cfb_delay_38:A , JBUFDA:cfb_delay_39:A , JBUFDA:cfb_delay_40:A , JBUFDA:cfb_delay_41:A , JBUFDA:cfb_delay_42:A , JBUFDA:cfb_delay_43:A , JBUFDA:cfb_delay_44:A , JBUFDA:cfb_delay_45:A , JBUFDA:cfb_delay_46:A , JBUFDA:cfb_delay_47:A , JBUFDA:cfb_delay_48:A , JBUFDA:cfb_delay_49:A , JBUFDA:cfb_delay_50:A , JBUFDA:cfb_delay_51:A , JBUFDA:cfb_delay_52:A , JBUFDA:cfb_delay_53:A , JBUFDA:cfb_delay_54:A , JBUFDA:cfb_delay_55:A , JBUFDA:cfb_delay_56:A , JBUFDA:cfb_delay_57:A , JBUFDA:cfb_delay_58:A , JBUFDA:cfb_delay_59:A , JBUFDA:cfb_delay_60:A , JBUFDA:cfb_delay_61:A , JBUFDA:cfb_delay_62:A , JBUFDA:cfb_delay_63:A , Mux8x8_2to1:dmux:ina
rod_delay : rl_dpc_dpath : wire

Connects down to: JBUFDA:cfb_delay_0:O , JBUFDA:cfb_delay_1:O , JBUFDA:cfb_delay_2:O , JBUFDA:cfb_delay_3:O , JBUFDA:cfb_delay_4:O , JBUFDA:cfb_delay_5:O , JBUFDA:cfb_delay_6:O , JBUFDA:cfb_delay_7:O , JBUFDA:cfb_delay_8:O , JBUFDA:cfb_delay_9:O , JBUFDA:cfb_delay_10:O , JBUFDA:cfb_delay_11:O , JBUFDA:cfb_delay_12:O , JBUFDA:cfb_delay_13:O , JBUFDA:cfb_delay_14:O , JBUFDA:cfb_delay_15:O , JBUFDA:cfb_delay_16:O , JBUFDA:cfb_delay_17:O , JBUFDA:cfb_delay_18:O , JBUFDA:cfb_delay_19:O , JBUFDA:cfb_delay_20:O , JBUFDA:cfb_delay_21:O , JBUFDA:cfb_delay_22:O , JBUFDA:cfb_delay_23:O , JBUFDA:cfb_delay_24:O , JBUFDA:cfb_delay_25:O , JBUFDA:cfb_delay_26:O , JBUFDA:cfb_delay_27:O , JBUFDA:cfb_delay_28:O , JBUFDA:cfb_delay_29:O , JBUFDA:cfb_delay_30:O , JBUFDA:cfb_delay_31:O , JBUFDA:cfb_delay_32:O , JBUFDA:cfb_delay_33:O , JBUFDA:cfb_delay_34:O , JBUFDA:cfb_delay_35:O , JBUFDA:cfb_delay_36:O , JBUFDA:cfb_delay_37:O , JBUFDA:cfb_delay_38:O , JBUFDA:cfb_delay_39:O , JBUFDA:cfb_delay_40:O , JBUFDA:cfb_delay_41:O , JBUFDA:cfb_delay_42:O , JBUFDA:cfb_delay_43:O , JBUFDA:cfb_delay_44:O , JBUFDA:cfb_delay_45:O , JBUFDA:cfb_delay_46:O , JBUFDA:cfb_delay_47:O , JBUFDA:cfb_delay_48:O , JBUFDA:cfb_delay_49:O , JBUFDA:cfb_delay_50:O , JBUFDA:cfb_delay_51:O , JBUFDA:cfb_delay_52:O , JBUFDA:cfb_delay_53:O , JBUFDA:cfb_delay_54:O , JBUFDA:cfb_delay_55:O , JBUFDA:cfb_delay_56:O , JBUFDA:cfb_delay_57:O , JBUFDA:cfb_delay_58:O , JBUFDA:cfb_delay_59:O , JBUFDA:cfb_delay_60:O , JBUFDA:cfb_delay_61:O , JBUFDA:cfb_delay_62:O , JBUFDA:cfb_delay_63:O , JBUFDA:cfb_delay_2_0:A , JBUFDA:cfb_delay_2_1:A , JBUFDA:cfb_delay_2_2:A , JBUFDA:cfb_delay_2_3:A , JBUFDA:cfb_delay_2_4:A , JBUFDA:cfb_delay_2_5:A , JBUFDA:cfb_delay_2_6:A , JBUFDA:cfb_delay_2_7:A , JBUFDA:cfb_delay_2_8:A , JBUFDA:cfb_delay_2_9:A , JBUFDA:cfb_delay_2_10:A , JBUFDA:cfb_delay_2_11:A , JBUFDA:cfb_delay_2_12:A , JBUFDA:cfb_delay_2_13:A , JBUFDA:cfb_delay_2_14:A , JBUFDA:cfb_delay_2_15:A , JBUFDA:cfb_delay_2_16:A , JBUFDA:cfb_delay_2_17:A , JBUFDA:cfb_delay_2_18:A , JBUFDA:cfb_delay_2_19:A , JBUFDA:cfb_delay_2_20:A , JBUFDA:cfb_delay_2_21:A , JBUFDA:cfb_delay_2_22:A , JBUFDA:cfb_delay_2_23:A , JBUFDA:cfb_delay_2_24:A , JBUFDA:cfb_delay_2_25:A , JBUFDA:cfb_delay_2_26:A , JBUFDA:cfb_delay_2_27:A , JBUFDA:cfb_delay_2_28:A , JBUFDA:cfb_delay_2_29:A , JBUFDA:cfb_delay_2_30:A , JBUFDA:cfb_delay_2_31:A , JBUFDA:cfb_delay_2_32:A , JBUFDA:cfb_delay_2_33:A , JBUFDA:cfb_delay_2_34:A , JBUFDA:cfb_delay_2_35:A , JBUFDA:cfb_delay_2_36:A , JBUFDA:cfb_delay_2_37:A , JBUFDA:cfb_delay_2_38:A , JBUFDA:cfb_delay_2_39:A , JBUFDA:cfb_delay_2_40:A , JBUFDA:cfb_delay_2_41:A , JBUFDA:cfb_delay_2_42:A , JBUFDA:cfb_delay_2_43:A , JBUFDA:cfb_delay_2_44:A , JBUFDA:cfb_delay_2_45:A , JBUFDA:cfb_delay_2_46:A , JBUFDA:cfb_delay_2_47:A , JBUFDA:cfb_delay_2_48:A , JBUFDA:cfb_delay_2_49:A , JBUFDA:cfb_delay_2_50:A , JBUFDA:cfb_delay_2_51:A , JBUFDA:cfb_delay_2_52:A , JBUFDA:cfb_delay_2_53:A , JBUFDA:cfb_delay_2_54:A , JBUFDA:cfb_delay_2_55:A , JBUFDA:cfb_delay_2_56:A , JBUFDA:cfb_delay_2_57:A , JBUFDA:cfb_delay_2_58:A , JBUFDA:cfb_delay_2_59:A , JBUFDA:cfb_delay_2_60:A , JBUFDA:cfb_delay_2_61:A , JBUFDA:cfb_delay_2_62:A , JBUFDA:cfb_delay_2_63:A
rod_delay_2 : rl_dpc_dpath : wire

Connects down to: JBUFDA:cfb_delay_2_0:O , JBUFDA:cfb_delay_2_1:O , JBUFDA:cfb_delay_2_2:O , JBUFDA:cfb_delay_2_3:O , JBUFDA:cfb_delay_2_4:O , JBUFDA:cfb_delay_2_5:O , JBUFDA:cfb_delay_2_6:O , JBUFDA:cfb_delay_2_7:O , JBUFDA:cfb_delay_2_8:O , JBUFDA:cfb_delay_2_9:O , JBUFDA:cfb_delay_2_10:O , JBUFDA:cfb_delay_2_11:O , JBUFDA:cfb_delay_2_12:O , JBUFDA:cfb_delay_2_13:O , JBUFDA:cfb_delay_2_14:O , JBUFDA:cfb_delay_2_15:O , JBUFDA:cfb_delay_2_16:O , JBUFDA:cfb_delay_2_17:O , JBUFDA:cfb_delay_2_18:O , JBUFDA:cfb_delay_2_19:O , JBUFDA:cfb_delay_2_20:O , JBUFDA:cfb_delay_2_21:O , JBUFDA:cfb_delay_2_22:O , JBUFDA:cfb_delay_2_23:O , JBUFDA:cfb_delay_2_24:O , JBUFDA:cfb_delay_2_25:O , JBUFDA:cfb_delay_2_26:O , JBUFDA:cfb_delay_2_27:O , JBUFDA:cfb_delay_2_28:O , JBUFDA:cfb_delay_2_29:O , JBUFDA:cfb_delay_2_30:O , JBUFDA:cfb_delay_2_31:O , JBUFDA:cfb_delay_2_32:O , JBUFDA:cfb_delay_2_33:O , JBUFDA:cfb_delay_2_34:O , JBUFDA:cfb_delay_2_35:O , JBUFDA:cfb_delay_2_36:O , JBUFDA:cfb_delay_2_37:O , JBUFDA:cfb_delay_2_38:O , JBUFDA:cfb_delay_2_39:O , JBUFDA:cfb_delay_2_40:O , JBUFDA:cfb_delay_2_41:O , JBUFDA:cfb_delay_2_42:O , JBUFDA:cfb_delay_2_43:O , JBUFDA:cfb_delay_2_44:O , JBUFDA:cfb_delay_2_45:O , JBUFDA:cfb_delay_2_46:O , JBUFDA:cfb_delay_2_47:O , JBUFDA:cfb_delay_2_48:O , JBUFDA:cfb_delay_2_49:O , JBUFDA:cfb_delay_2_50:O , JBUFDA:cfb_delay_2_51:O , JBUFDA:cfb_delay_2_52:O , JBUFDA:cfb_delay_2_53:O , JBUFDA:cfb_delay_2_54:O , JBUFDA:cfb_delay_2_55:O , JBUFDA:cfb_delay_2_56:O , JBUFDA:cfb_delay_2_57:O , JBUFDA:cfb_delay_2_58:O , JBUFDA:cfb_delay_2_59:O , JBUFDA:cfb_delay_2_60:O , JBUFDA:cfb_delay_2_61:O , JBUFDA:cfb_delay_2_62:O , JBUFDA:cfb_delay_2_63:O
rod_delay_3 : rl_dpc_dpath : wire

Connects down to: GReg32:grout0:d , GReg32:grout1:d , Mux2_32:in1_mux:in1 , Mux2_32:in0_mux:in1
roll_cntl_out : rl_mmu_regs : wire

Connects down to: MflipflopR_6:roll_cntl_6:out
ROM : AregLoadCtl : input

Connects down to: ME_AND2:alcn1:a , ME_AND2:alcn2:a , ME_AND2:alcn3:a , ME_OR4:alcne:a , ME_OR4:alcne:b , ME_OR4:alcne:c , ME_AND3:alcnf:a , ME_AND3:alcnf:b , ME_AND3:alcnf:c , ME_INVA:alcn7:a , ME_INVA:alcn8:a , ME_AND3_B:alcnh:b

Connects up to: frac_ctl:falc:Rom_63_48
RomBSL2InFromC : BregLoadCtl : input

Connects down to: ME_AND2:ssg81:b , ME_AND2:ssg80:b

Connects up to: frac_ctl:fblc:RomFracBSL2FromC
RomCregCtl : CregLoadCtl : input

Connects down to: ME_AND2:fg1s:b , ME_AND2:fg0s:b , ME_AND3:fg1d:c , ME_AND3:fg0d:c , ME_INVA:fg9s:a , ME_AND2:icr9:a , ME_NOR2:icr:a , ME_NOR2:icr:b , ME_BUFF:g00:a

Connects up to: frac_ctl:fclc:Rom_63_48
RomCtl : DecodeStatus : input

Connects down to: ME_INV_A:i0:a , ME_INV_A:i1:a , ME_INV_A:i2:a , ME_INV_A:i3:a , ME_AND3:b0:b , ME_AND3:b0:c , ME_AND2:b1:b , ME_AND4:b2:a , ME_AND4:b2:b , ME_AND3:b3:a , ME_AND3:b3:c , ME_AND3:b4:a , ME_NAND4:p0:b , ME_NAND4:p0:c , ME_NAND4:p0:d , ME_NAND3:p1:a , ME_NAND3:p1:b , ME_NAND3:p1:c , ME_NAND3:p2:a , ME_NAND3:p2:b , ME_NAND3:p2:c , ME_NAND3:p3:a

Connects up to: SignDp:ds:RomStatus
RomEntry : MIptrMultiplexor : input

Connects down to: ME_MUX_2B_8:g3:D0

Connects up to: MIptr:mim:FpInst , MIptr:mim:FpInst
RomExpBregLC : ExpRegLoadCtl : input

Connects down to: ME_AND2:alcn1:a , ME_AND2:alcn2:a , ME_OR3:alcne:a , ME_OR3:alcne:b , ME_NAND2:alc4:a , ME_NAND2:alc4:b

Connects up to: exp_ctl:alc:Rom_38_33 , exp_ctl:blc:Rom_38_33
RomExpConCtl : ExpConstantCtl : input

Connects down to: ME_AND3_B:z00:a , ME_AND3_B:z00:b , ME_AND2_B:z01:a , ME_AND2_B:z01:b , ME_AND2_B:z02:a , ME_OR2_B:z03:a , ME_OR2_B:z04:a , ME_OR2_B:z04:b , ME_INVA:z05:a , ME_NAND3_B:z06:b , con1:ep:con_in

Connects up to: exp_ctl:ecs:Rom_38_33
RomFracBregLC : BregLoadCtl : input

Connects down to: ME_AND2:alcn2:a , ME_AND2:alcn1:a , ME_OR4:alcne:a , ME_OR4:alcne:b

Connects up to: frac_ctl:fblc:Rom_63_48
RomFracBSL2FromC : CregLoadCtl : output

Connects down to: ME_AND2:icr9:z

Connects up to: frac_ctl:fclc:RomFracBSL2FromC
RomFracBSL2FromC : frac_ctl : wire

Connects down to: BregLoadCtl:fblc:RomBSL2InFromC , CregLoadCtl:fclc:RomFracBSL2FromC
RomFracTFromRes : TregLoadCtl : input

Connects down to: ME_AND2:ftlt:a

Connects up to: frac_ctl:tlc:Rom_63_48
RomInexactRound : AregInexact : input

Connects down to: ME_NAND2:g_0:b , ME_NAND2:g_1:b

Connects up to: frac_ctl:aic:Rom_Inexact
RomLeftnotRight : SampledWaitCtl : input

Connects down to: ME_INVA:swrb2:a , ME_NMUX2B:swrb3:s

Connects up to: Control:swc:RomOutputs
RomMIptr : Control : wire

Connects down to: MIptr:mip:RomMIptr
RomMIptr : EntryCheck : wire

Connects down to: ME_INV_B:i_0:x , ME_INV_B:i_1:x , ME_INV_B:i_2:x , ME_INV_B:i_3:x , ME_INV_B:i_4:x , ME_INV_B:i_5:x , ME_INV_B:i_6:x , ME_INV_B:i_7:x , ME_NOR3:g_1:a , ME_NOR3:g_1:b , ME_NOR3:g_1:c , ME_NOR2:g_2:a , ME_NOR2:g_2:b , ME_NAND2:g_3:a , ME_NAND2:g_3:b , ME_NAND4:g_4:a , ME_XOR2:g_5:a , ME_XOR2:g_5:b , ME_NAND3:g_6:a , ME_NOR4:g_7:a , ME_NOR4:g_7:b , ME_NOR4:g_7:c , ME_NOR4:g_7:d , ME_AND2:g_8:a , ME_AND2:g_8:b , ME_NOR3:g_0:a , ME_NOR3:g_0:b , ME_NOR3:g_0:c , ME_AND2:h_1:a , ME_AND2:h_1:b , ME_NOR3:h_3:a , ME_NOR3:h_3:b , ME_NOR3:h_3:c , ME_NAND2:h_4:b , ME_NOR3:h_5:a , ME_NOR3:h_5:b , ME_NOR3:h_5:c , ME_NAND2:h_6:b , ME_NOR2:h_7:a , ME_NOR2:h_7:b , ME_NAND3:h_8:c , ME_NAND4:j_1:c , ME_NAND4:j_1:d
RomMIptr : MIptr : output

Connects down to: ME_OR2:om2n6:a , MiptrIncrement:mii:RomMIptr , MIptrMultiplexor:mim:ExMIptr , MIptrMultiplexor:mim:RomMIptr

Connects up to: Control:mip:RomMIptr
RomMIptr : MiptrIncrement : input

Connects down to: ME_XOR2:ha_7:a , ME_ADD2:ha_6:a , ME_ADD2:ha_5:a , ME_ADD2:ha_4:a , ME_ADD2:ha_3:a , ME_ADD2:ha_2:a , ME_ADD2:ha_1:a , ME_ADD2:ha_1:b , ME_INVA:ha_0:a

Connects up to: MIptr:mii:RomMIptr
RomMIptr : MIptrMultiplexor : output

Connects down to: ME_NMUX_2B_8:g4:D1 , ME_NMUX_2B_8:g5:D1 , ME_FD1:mib0:q , ME_FD1:mib1:q , ME_FD1:mib2:q , ME_FD1:mib3:q , ME_FD1:mib4:q , ME_FD1:mib5:q , ME_FD1:mib6:q , ME_FD1:mib7:q

Connects up to: MIptr:mim:RomMIptr
RomNullifyOnBrOr : NullExcepLogic : input

Connects down to: ME_AND2:rb:a

Connects up to: Control:nel:RomOutputs
RomOprExc : NullExcepLogic : input

Connects down to: ME_AND4:ssss:a

Connects up to: Control:nel:RomOutputs
RomOutputs : Control : output

Connects down to: PreventSwapCtl:psc:RomPrevIfBgtA , NullExcepLogic:nel:RomNullifyOnBrOr , NullExcepLogic:nel:RomOprExc , CaseGeneration:cg:Rom_Feedback , CaseGeneration:cg:Rom_Condition , CondMux:cm:CS , SampledWaitCtl:swc:RomShiftAlign , SampledWaitCtl:swc:RomShiftForInt , SampledWaitCtl:swc:RomLeftnotRight , MISelect:smi:MIFromInstN , MISelect:smi:MIFromInstB , MIptr:mip:Feedback , MicrocodeRom:mrom:RomOutputs

Connects up to: fp_ctl:cl:RomOutputs
RomOutputs : fp_ctl : wire

Connects down to: Control:cl:RomOutputs , frac_ctl:fracctl:LoadForInt , frac_ctl:fracctl:RomShForAlign , frac_ctl:fracctl:Rom_63_48 , SignDp:sdp:RomSignLength , SignDp:sdp:RomStatus , SignDp:sdp:FracXFromRound , exp_ctl:expctl:ShiftBy8 , exp_ctl:expctl:ShiftForAl , exp_ctl:expctl:Rom_28_27 , exp_ctl:expctl:Rom_38_33
RomOutputs : MicrocodeRom : output

Connects down to: ME_FREGA_1_64:romor:Q

Connects up to: Control:mrom:RomOutputs
RomOutputs_18 : fpufpc : wire

Connects down to: fp_ctl:fpctl:RomOutputs_18 , fp_frac:fpfrac:LeftnotRight
RomOutputs_18 : fp_ctl : output

Connects up to: fpufpc:fpctl:RomOutputs_18
RomOutputs_20 : fpufpc : wire

Connects down to: fp_ctl:fpctl:RomOutputs_20 , fp_exp:fpexp:ShiftBy8
RomOutputs_20 : fp_ctl : output

Connects up to: fpufpc:fpctl:RomOutputs_20
RomOutputs_27 : fpufpc : wire

Connects down to: fp_ctl:fpctl:RomOutputs_27 , fp_exp:fpexp:Sub
RomOutputs_27 : fp_ctl : output

Connects up to: fpufpc:fpctl:RomOutputs_27
RomOutputs_32_29 : fpufpc : wire

Connects down to: fp_ctl:fpctl:RomOutputs_32_29 , fp_exp:fpexp:ExpXCtl0 , fp_exp:fpexp:ExpXCtl1 , fp_exp:fpexp:ExpYCtl0 , fp_exp:fpexp:ExpYCtl1
RomOutputs_32_29 : fp_ctl : output

Connects up to: fpufpc:fpctl:RomOutputs_32_29
RomOutputs_46_44 : fpufpc : wire

Connects down to: fp_ctl:fpctl:RomOutputs_46_44 , fp_frac:fpfrac:Constantb , fp_frac:fpfrac:FracALUOpSub , fp_frac:fpfrac:FracXFromB
RomOutputs_46_44 : fp_ctl : output

Connects up to: fpufpc:fpctl:RomOutputs_46_44
RomOutputs_55 : fpufpc : wire

Connects down to: fp_ctl:fpctl:RomOutputs_55 , fp_frac:fpfrac:FracALUOpDiv
RomOutputs_55 : fp_ctl : output

Connects up to: fpufpc:fpctl:RomOutputs_55
RomPrevIfBgtA : PreventSwapCtl : input

Connects down to: ME_NAND3_B:psg4:b , ME_NAND4:psg5:b

Connects up to: Control:psc:RomOutputs
RomRoundCase : CaseGeneration : wire

Connects down to: ME_AND2_B:ris:z , ME_NMUX2B_B:ufb0:s , ME_NMUX2B_B:ufb1:s , ME_NMUX2B_B:ufb2:s , ME_NMUX2B_B:ufb3:s , ME_NMUX2B_B:ufb4:s
RomSetRModeMinus : RoundModeLogic : input

Connects down to: ME_AND2_B:fgf:a

Connects up to: SignDp:rml:RomSignLength
RomShForAl : ShiftRightCtl : input

Connects down to: ME_INVA:g89:a , ME_NAND2:g91:b

Connects up to: frac_ctl:src:RomShForAlign
RomShForAlign : frac_ctl : input

Connects down to: ShiftRightCtl:src:RomShForAl

Connects up to: fp_ctl:fracctl:RomOutputs
RomShiftAlign : SampledWaitCtl : input

Connects down to: ME_OR2:swmis:a

Connects up to: Control:swc:RomOutputs
RomShiftForInt : SampledWaitCtl : input

Connects down to: ME_NOR2:swmzs:a

Connects up to: Control:swc:RomOutputs
RomSignLength : SignDp : input

Connects down to: SignLogic:sl:RomSignLength , RoundModeLogic:rml:RomSetRModeMinus , LengthLogic:ll:RomToggleLength

Connects up to: fp_ctl:sdp:RomOutputs
RomSignLength : SignLogic : input

Connects down to: ME_OR2:orr:b , ME_MUX4B:msc0:b , ME_OR4:ggdf:a , ME_MUX2B:saop:s

Connects up to: SignDp:sl:RomSignLength
RomStatus : SignDp : input

Connects down to: SignLogic:sl:Rom_Unimplemented , DecodeStatus:ds:RomCtl

Connects up to: fp_ctl:sdp:RomOutputs
RomToggleLength : LengthLogic : input

Connects down to: ME_AND2:rmg3:a

Connects up to: SignDp:ll:RomSignLength
RomWaitForNorm : SampledWaitCtl : wire

Connects down to: ME_NOR2:swmzs:z , ME_OR2:swmis:b
RomWaitForShifter : SampledWaitCtl : wire

Connects down to: ME_OR2:swmis:z , ME_AND3:g1_0:c
RomYFromSQRTBNeg : YMuxCtl : wire

Connects down to: ME_AND3_B:fs3:z , ME_INVA:i10:a
RomYMuxCtl : YMuxCtl : input

Connects down to: ME_AND3_B:fs3:b , ME_A222OI_B:ym4:b , ME_A222OI_B:ym5:b , ME_A222OI_B:ym6:a , ME_A222OI_B:ym6:b , ME_A222OI_B:ym6:c , ME_A222OI_B:ym6:e , ME_INVA:i00:a

Connects up to: frac_ctl:fymc:Rom_63_48
Rom_28_27 : exp_ctl : input

Connects down to: ExpAdderLSB:alsb:CinFromRound , ExpAdderLSB:alsb:Sub

Connects up to: fp_ctl:expctl:RomOutputs
Rom_38_33 : exp_ctl : input

Connects down to: ExpConstantCtl:ecs:RomExpConCtl , ExpRegLoadCtl:alc:RomExpBregLC , ExpRegLoadCtl:blc:RomExpBregLC

Connects up to: fp_ctl:expctl:RomOutputs
Rom_63_48 : frac_ctl : input

Connects down to: BregLoadCtl:fblc:RomFracBregLC , AregLoadCtl:falc:ROM , TregLoadCtl:tlc:RomFracTFromRes , MultiplierLSB:mlsb:Rom_ResetMul , CregLoadCtl:fclc:RomCregCtl , YMuxCtl:fymc:RomYMuxCtl

Connects up to: fp_ctl:fracctl:RomOutputs
rom_access : promif : wire
rom_addr : iopads : output

Connects down to: botpads:botpads:o_142 , botpads:botpads:o_143 , botpads:botpads:o_146 , botpads:botpads:o_147 , botpads:botpads:o_148 , botpads:botpads:o_149 , botpads:botpads:o_151 , botpads:botpads:o_152 , botpads:botpads:o_153 , botpads:botpads:o_156 , botpads:botpads:o_157 , botpads:botpads:o_158 , botpads:botpads:o_159 , botpads:botpads:o_160 , botpads:botpads:o_161 , botpads:botpads:o_163 , botpads:botpads:o_164 , botpads:botpads:o_165 , rightpads:rightpads:o_168 , rightpads:rightpads:o_171 , rightpads:rightpads:o_172 , rightpads:rightpads:o_173 , rightpads:rightpads:o_174 , rightpads:rightpads:o_177

Connects up to: ssparc_chip:ssparc_iopads:rom_addr
rom_addr : Msystem : wire

Connects down to: ssparc_chip:ssparc:rom_addr , flash_prom32:flashProm:addr
rom_addr : promif : output reg

Connects up to: ssparc_core:ssparc_promif:w_rom_addr
rom_addr : ssparc_chip : output wire

Connects down to: iopads:ssparc_iopads:rom_addr

Connects up to: Msystem:ssparc:rom_addr
rom_adr : fp_rom : input

Connects down to: Mflipflop_noop:rmad7:in , Mflipflop_noop:rmad6:in , Mflipflop_noop:rmad5:in , Mflipflop_noop:rmad4:in , Mflipflop_noop:rmad3:in , Mflipflop_noop:rmad2:in , Mflipflop_noop:rmad1:in , Mflipflop_noop:rmad0:in

Connects up to: fpufpc:fprom:SelectedMIptr
Rom_Case : CaseGeneration : wire

Connects down to: ME_AND3:cqsb:z , ME_AND2:ril:a , ME_AND2_B:ris:a
Rom_Condition : CaseGeneration : input

Connects down to: ME_INV_A:cnsb:a , ME_AND3:cqsb:a , ME_AND3:cqsb:b , ME_AND3:cqsb:c , ME_AND2_B:ris:b

Connects up to: Control:cg:RomOutputs
rom_cs_l : iopads : output

Connects down to: rightpads:rightpads:o_180

Connects up to: ssparc_chip:ssparc_iopads:rom_cs_l
rom_cs_l : Msystem : wire (used in @negedge)

Connects down to: ssparc_chip:ssparc:rom_cs_l , flash_prom32:flashProm:cs_l
rom_cs_l : promif : output reg

Connects up to: ssparc_core:ssparc_promif:w_rom_cs_l
rom_cs_l : ssparc_chip : output

Connects down to: iopads:ssparc_iopads:rom_cs_l

Connects up to: Msystem:ssparc:rom_cs_l
Rom_DivStepSQRT : AdderLSBlog : input

Connects down to: ME_NMUX2B_B:g12:s

Connects up to: fp_frac:fals:FracALUOpDiv
rom_dout : fp_rom : output

Connects down to: RR256X64:ROM_256x64:DO63 , RR256X64:ROM_256x64:DO62 , RR256X64:ROM_256x64:DO61 , RR256X64:ROM_256x64:DO60 , RR256X64:ROM_256x64:DO59 , RR256X64:ROM_256x64:DO58 , RR256X64:ROM_256x64:DO57 , RR256X64:ROM_256x64:DO56 , RR256X64:ROM_256x64:DO55 , RR256X64:ROM_256x64:DO54 , RR256X64:ROM_256x64:DO53 , RR256X64:ROM_256x64:DO52 , RR256X64:ROM_256x64:DO51 , RR256X64:ROM_256x64:DO50 , RR256X64:ROM_256x64:DO49 , RR256X64:ROM_256x64:DO48 , RR256X64:ROM_256x64:DO47 , RR256X64:ROM_256x64:DO46 , RR256X64:ROM_256x64:DO45 , RR256X64:ROM_256x64:DO44 , RR256X64:ROM_256x64:DO43 , RR256X64:ROM_256x64:DO42 , RR256X64:ROM_256x64:DO41 , RR256X64:ROM_256x64:DO40 , RR256X64:ROM_256x64:DO39 , RR256X64:ROM_256x64:DO38 , RR256X64:ROM_256x64:DO37 , RR256X64:ROM_256x64:DO36 , RR256X64:ROM_256x64:DO35 , RR256X64:ROM_256x64:DO34 , RR256X64:ROM_256x64:DO33 , RR256X64:ROM_256x64:DO32 , RR256X64:ROM_256x64:DO31 , RR256X64:ROM_256x64:DO30 , RR256X64:ROM_256x64:DO29 , RR256X64:ROM_256x64:DO28 , RR256X64:ROM_256x64:DO27 , RR256X64:ROM_256x64:DO26 , RR256X64:ROM_256x64:DO25 , RR256X64:ROM_256x64:DO24 , RR256X64:ROM_256x64:DO23 , RR256X64:ROM_256x64:DO22 , RR256X64:ROM_256x64:DO21 , RR256X64:ROM_256x64:DO20 , RR256X64:ROM_256x64:DO19 , RR256X64:ROM_256x64:DO18 , RR256X64:ROM_256x64:DO17 , RR256X64:ROM_256x64:DO16 , RR256X64:ROM_256x64:DO15 , RR256X64:ROM_256x64:DO14 , RR256X64:ROM_256x64:DO13 , RR256X64:ROM_256x64:DO12 , RR256X64:ROM_256x64:DO11 , RR256X64:ROM_256x64:DO10 , RR256X64:ROM_256x64:DO9 , RR256X64:ROM_256x64:DO8 , RR256X64:ROM_256x64:DO7 , RR256X64:ROM_256x64:DO6 , RR256X64:ROM_256x64:DO5 , RR256X64:ROM_256x64:DO4 , RR256X64:ROM_256x64:DO3 , RR256X64:ROM_256x64:DO2 , RR256X64:ROM_256x64:DO1 , RR256X64:ROM_256x64:DO0

Connects up to: fpufpc:fprom:U_RomOutputs
Rom_Feedback : CaseGeneration : input

Connects down to: ME_NMUX2B:vbxb:a , ME_INV_A:g0_0:a , ME_INV_A:g0_2:a , ME_INV_A:g0_3:a , ME_INV_A:g0_4:a

Connects up to: Control:cg:RomOutputs
Rom_Inexact : frac_ctl : input

Connects down to: AregInexact:aic:RomInexactRound

Connects up to: fp_ctl:fracctl:Status_6
rom_oe_l : iopads : output

Connects down to: rightpads:rightpads:o_178

Connects up to: ssparc_chip:ssparc_iopads:rom_oe_l
rom_oe_l : Msystem : wire

Connects down to: ssparc_chip:ssparc:rom_oe_l , flash_prom32:flashProm:oe_l
rom_oe_l : promif : output reg

Connects up to: ssparc_core:ssparc_promif:w_rom_oe_l
rom_oe_l : ssparc_chip : output

Connects down to: iopads:ssparc_iopads:rom_oe_l

Connects up to: Msystem:ssparc:rom_oe_l
Rom_ResetMul : carrysaveregslsb : input

Connects down to: ME_BUFF:g02:a

Connects up to: MultiplierLSB:csrl:Rom_ResetMul
Rom_ResetMul : MultiplierLSB : input

Connects down to: carrysaveregslsb:csrl:Rom_ResetMul

Connects up to: frac_ctl:mlsb:Rom_63_48
rom_scan_in : fp_rom : input

Connects up to: fpufpc:fprom:fp_ctl_scan_out
rom_scan_out : fp_rom : output

Connects up to: fpufpc:fprom:fp_rom_scan_out
Rom_ShBy8 : ExpShifter : input

Connects down to: ME_NOR2:sby8:a

Connects up to: exp_ctl:sr:ShiftBy8
Rom_ShiftForAl : ExpShifter : input

Connects down to: ME_FD1:err:d , ME_NAND2:g32:a , ME_NOR2:sby8:b , ME_INV_A:sbfa:a , ME_AND2_B:a90:a

Connects up to: exp_ctl:sr:ShiftForAl
rom_speed : promif : input

Connects up to: ssparc_core:ssparc_promif:mm_rom_module_speed
rom_speed_ld : promif : wire
Rom_StatusCCBit0 : SignLogic : input

Connects down to: ME_NOR2:stg7:a , ME_NOR2:stg8:a , ME_NOR2:stg9:a

Connects up to: SignDp:sl:Status
Rom_StatusCCBit1 : SignLogic : input

Connects down to: ME_NOR2:stg7:b

Connects up to: SignDp:sl:Status
Rom_Sub : AdderLSBlog : input

Connects down to: ME_NMUX2B_B:g12:a

Connects up to: fp_frac:fals:FracALUOpSub
Rom_Sub_Sign_Case : CaseGeneration : wire

Connects down to: ME_AND2:ril:z , ME_NMUX2B:vbxb:s
Rom_Unimplemented : SignLogic : input

Connects down to: ME_OR2:codie:b

Connects up to: SignDp:sl:RomStatus
rom_we_l : iopads : output

Connects down to: rightpads:rightpads:o_179

Connects up to: ssparc_chip:ssparc_iopads:rom_we_l
rom_we_l : Msystem : wire (used in @posedge)

Connects down to: ssparc_chip:ssparc:rom_we_l , flash_prom32:flashProm:we_l
rom_we_l : promif : output reg

Connects up to: ssparc_core:ssparc_promif:w_rom_we_l
rom_we_l : ssparc_chip : output

Connects down to: iopads:ssparc_iopads:rom_we_l

Connects up to: Msystem:ssparc:rom_we_l
root_tw : m_mmu_cntl : wire

Connects down to: rl_tw_sm:tw_sm:root_tw , rl_mmu_regs:mmu_regs:root_tw
root_tw : rl_mmu_regs : input

Connects up to: m_mmu_cntl:mmu_regs:root_tw
root_tw : rl_tw_sm : output

Connects up to: m_mmu_cntl:tw_sm:root_tw
RoundingMode : fpufpc : wire

Connects down to: fp_fpc:fpfpc:RoundingMode , fp_ctl:fpctl:RoundingMode , fp_fpm:fpfpm:rnd_mode
RoundingMode : fp_ctl : input

Connects down to: SignDp:sdp:OprRoundMode

Connects up to: fpufpc:fpctl:RoundingMode
RoundingMode : fp_fpc : output

Connects up to: fpufpc:fpfpc:RoundingMode
RoundingMode : RoundModeLogic : wire

Connects down to: ME_FD1:rm0f:q , ME_FD1:rm1f:q , ME_AND2:rmc:a , ME_AND2:rmc:b
row : rl_col_row_addr : wire

Connects down to: Mux3D_11:mx_row_graddr:in2
row_11_not_col_en : rl_col_row_addr : wire

Connects down to: Mux3D_1:mx_row_graddr_11:in2
row_addr : simm : reg
row_address : simm : reg
row_addrs : simm : reg
row_mm : rl_col_row_addr : wire

Connects down to: GReg12:ffh_row_mm_reg:q
rpc_valid : Mdcc_bp : wire
Rreq : MEM_Device_Operating_Environment : reg
RREQ_COUNT : MEM_Device_Operating_Environment : integer
RREQ_L : MEM_Device_Operating_Environment : integer
RREQ_L_1 : MEM_Device_Operating_Environment : integer
RS1_63 : fp_ctl : input

Connects down to: SignDp:sdp:SignOpB

Connects up to: fpufpc:fpctl:fprf_dout1
rs1_clear : Malu_control : output wire

Connects up to: Mdecode:alu_control:rs1_clear
rs1_clear : Mdecode : output

Connects down to: Malu_control:alu_control:rs1_clear

Connects up to: Miuchip:decode:rs1_clear
rs1_clear : Mexec : input

Connects up to: Miuchip:exec:rs1_clear
rs1_clear : Miuchip : wire

Connects down to: Mdecode:decode:rs1_clear , Mexec:exec:rs1_clear
rs1_clear_almost : Malu_control : wire

Connects down to: Mflipflop_1:rs1_clear_almost_reg_1:out
rs1_clear_short : Malu_control : wire
rs1_clear_sm : Mexec : wire
rs1_dbl : rfield_size : output

Connects up to: fhold_ctl:di_rfdsize:rs1_dbl_d
rs1_dbl_d : fhold_ctl : wire

Connects down to: rfield_size:di_rfdsize:rs1_dbl , ME_FDS2LP:rs1dbl_e_ff:d
rs1_dbl_e : fhold_ctl : output

Connects down to: ME_FDS2LP:rs1dbl_e_ff:q

Connects up to: fpc_ctl:fhold1:rs1_dbl_e
rs1_dbl_e : fpc_ctl : wire

Connects down to: fhold_ctl:fhold1:rs1_dbl_e , qcore_ctl:qctl1:rs1_dbl_e
rs1_dbl_e : qcore_ctl : input

Connects up to: fpc_ctl:qctl1:rs1_dbl_e
rs1_dbl_issue : fpc_ctl : input

Connects down to: rfrw_ctl:rfrwctl1:rs1_dbl_issue

Connects up to: fp_fpc:fpc:rs1_dbl_issue
rs1_dbl_issue : fp_fpc : wire

Connects down to: fpc_ctl:fpc:rs1_dbl_issue , fp_qst:fpqst:rs1_dbl_issue
rs1_dbl_issue : fp_qst : output

Connects down to: ME_MUX4B:src_size_mux:z

Connects up to: fp_fpc:fpqst:rs1_dbl_issue
rs1_dbl_issue : rfrw_ctl : input

Connects up to: fpc_ctl:rfrwctl1:rs1_dbl_issue
rs1_dbl_ovf : special : wire
rs1_dec_phys : HP136X32 : wire
rs1_dec_phys : Mregfile : wire

Connects down to: Mrf_xlate:rs1_xlate:phys_reg_no , HP136X32:rf_ram:AADR7 , HP136X32:rf_ram:AADR6 , HP136X32:rf_ram:AADR5 , HP136X32:rf_ram:AADR4 , HP136X32:rf_ram:AADR3 , HP136X32:rf_ram:AADR2 , HP136X32:rf_ram:AADR1 , HP136X32:rf_ram:AADR0
rs1_double : Malu_control : output wire

Connects up to: Mdecode:alu_control:rs1_double
rs1_double : Mdecode : output

Connects down to: Malu_control:alu_control:rs1_double

Connects up to: Miuchip:decode:rs1_double
rs1_double : Mexec : input

Connects up to: Miuchip:exec:rs1_double
rs1_double : Miuchip : wire

Connects down to: Mdecode:decode:rs1_double , Mexec:exec:rs1_double
rs1_double_alm : Malu_control : wire

Connects down to: Mflipflop_1:rs1_double_reg_1:out
rs1_double_sm : Mexec : wire
rs1_e : fpm_exp : input wire

Connects down to: ME_MUX_2B_11:opxMux:D0 , ME_MUX_2B_11:opxMux:D1

Connects up to: fp_fpm:fpmexp:fprf_dout1
rs1_e : special : input

Connects up to: fpm_exp:fpmSpecial:rs1_eX12
rs1_eX12 : fpm_exp : wire

Connects down to: ME_FREGA_1_11:xReg:Q , expconstadd:cnstAdd:a , special:fpmSpecial:rs1_e
RS1_exp : fp_exp : input

Connects down to: ME_MUX_2B_11:opifbxe:D0 , ME_MUX_2B_11:opifbxe:D1

Connects up to: fpufpc:fpexp:fprf_dout1
rs1_fetchm : Mregfile : wire

Connects down to: Mrf_xlate:rs1_xlate:log_reg_no
RS1_frac : fp_frac : input

Connects down to: ME_MUX_2B_52:opifbxf:D0 , ME_MUX_2B_52:opifbxf:D1

Connects up to: fpufpc:fpfrac:fprf_dout1
rs1_high : Mexec : wire
rs1_m : fpm_frac : input wire

Connects down to: ME_MUX3_53:opxmux:d0 , ME_MUX3_53:opxmux:d1 , ME_MUX3_53:opxmux:d2

Connects up to: fp_fpm:fpmfrac:fprf_dout1
rs1_match : chkdep_rd_all : output

Connects down to: ME_COMP4:cmp_rd_rs1:z

Connects up to: fhold_ctl:chk_e_q0:match4_e_rs1_0 , fhold_ctl:chk_e_q1:match4_e_rs1_1 , fhold_ctl:chk_e_q2:match4_e_rs1_2 , fhold_ctl:chk_d_all:match4_d_1 , fhold_ctl:chk_w_q0:match4_w_rs1_0 , fhold_ctl:chk_w_q1:match4_w_rs1_1 , fhold_ctl:chk_w_q2:match4_w_rs1_2
rs1_match : chkdep_rd_src : output

Connects down to: ME_COMP4:cmp_rd_rs1:z

Connects up to: qcore_ctl:chk_q1_ers:match4_1_e_rs1 , qcore_ctl:chk_q0_q1:match4_0_1_rs1 , qcore_ctl:chk_q0_ers:match4_0_e_rs1 , qcore_ctl:chk_q1_q2:match4_1_2_rs1 , qcore_ctl:chk_q0_q2:match4_0_2_rs1
rs1_mX12 : fpm_frac : wire

Connects down to: ME_FREGA_1_54:xReg:Q , array:array:x
rs1_negate : Mexec : wire

Connects down to: Mflipflop_1:rs1_negate_reg_1:out
rs1_negate_idiv : Malu_control : wire

Connects down to: Mflipflop_1:rs1_negate_idiv_reg_1:out
rs1_negate_imul : Malu_control : wire

Connects down to: Mflipflop_1:rs1_negate_imul_reg_1:out
rs1_negate_l : Mexec : wire

Connects down to: Mflipflop_1:rs1_negate_l_reg_1:out
rs1_negate_sm : Mexec : wire
rs1_ovf : special : wire
rs1_pass : Malu_control : output wire

Connects up to: Mdecode:alu_control:rs1_pass
rs1_pass : Mdecode : output

Connects down to: Malu_control:alu_control:rs1_pass

Connects up to: Miuchip:decode:rs1_pass
rs1_pass : Mexec : input

Connects up to: Miuchip:exec:rs1_pass
rs1_pass : Miuchip : wire

Connects down to: Mdecode:decode:rs1_pass , Mexec:exec:rs1_pass
rs1_pass_sm : Mexec : wire
rs1_s : fpm_frac : input wire

Connects down to: ME_FREGA_1_54:xReg:D

Connects up to: fp_fpm:fpmfrac:fprf_dout1
rs1_sgl_ovf : special : wire
rs1_sX12 : fpm_frac : wire

Connects down to: ME_FREGA_1_54:xReg:Q , sign:signLogic:s1
rs1_udf : special : wire
rs1_used : rfield_size : output

Connects up to: fhold_ctl:di_rfdsize:rs1_used_d
rs1_used_d : fhold_ctl : wire

Connects down to: rfield_size:di_rfdsize:rs1_used , ME_FDS2LP:rs1used_e_ff:d
rs1_used_e : fhold_ctl : output

Connects down to: ME_FDS2LP:rs1used_e_ff:q

Connects up to: fpc_ctl:fhold1:rs1_used_e
rs1_used_e : fpc_ctl : wire

Connects down to: fhold_ctl:fhold1:rs1_used_e , qcore_ctl:qctl1:rs1_used_e
rs1_used_e : qcore_ctl : input

Connects up to: fpc_ctl:qctl1:rs1_used_e
RS2_63 : fp_ctl : input

Connects down to: SignDp:sdp:SignOpA

Connects up to: fpufpc:fpctl:fprf_dout2
rs2_clear : Malu_control : output wire

Connects up to: Mdecode:alu_control:rs2_clear
rs2_clear : Mdata_rf : input

Connects up to: Mdecode:data_rf:rs2_clear
rs2_clear : Mdecode : output

Connects down to: Mdata_rf:data_rf:rs2_clear , Malu_control:alu_control:rs2_clear

Connects up to: Miuchip:decode:rs2_clear
rs2_clear : Mexec : input

Connects up to: Miuchip:exec:rs2_clear
rs2_clear : Miuchip : wire

Connects down to: Mdecode:decode:rs2_clear , Mexec:exec:rs2_clear
rs2_clear_short : Malu_control : wire
rs2_clear_sm : Mexec : wire
rs2_dbl_ovf : special : wire
rs2_dec_phys : HP136X32 : wire
rs2_dec_phys : Mregfile : wire

Connects down to: Mrf_xlate:rs2_xlate:phys_reg_no , HP136X32:rf_ram:BADR7 , HP136X32:rf_ram:BADR6 , HP136X32:rf_ram:BADR5 , HP136X32:rf_ram:BADR4 , HP136X32:rf_ram:BADR3 , HP136X32:rf_ram:BADR2 , HP136X32:rf_ram:BADR1 , HP136X32:rf_ram:BADR0
rs2_e : fpm_exp : input wire

Connects down to: ME_MUX_2B_11:opyMux:D0 , ME_MUX_2B_11:opyMux:D1

Connects up to: fp_fpm:fpmexp:fprf_dout2
rs2_e : special : input

Connects up to: fpm_exp:fpmSpecial:rs2_eX12
rs2_eX12 : fpm_exp : wire

Connects down to: ME_FREGA_1_11:yReg:Q , expconstadd:cnstAdd:b , special:fpmSpecial:rs2_e
RS2_exp : fp_exp : input

Connects down to: ME_MUX_2B_11:opifaxe:D0 , ME_MUX_2B_11:opifaxe:D1

Connects up to: fpufpc:fpexp:fprf_dout2
rs2_fetchm : Mregfile : wire

Connects down to: Mrf_xlate:rs2_xlate:log_reg_no
RS2_frac : fp_frac : input

Connects down to: ME_MUX_2B_52:opifaxf:D0 , ME_MUX_2B_52:opifaxf:D1

Connects up to: fpufpc:fpfrac:fprf_dout2
rs2_m : fpm_frac : input wire

Connects down to: ME_MUX3_25:opymux_hi:d0 , ME_MUX3_25:opymux_hi:d1 , ME_MUX3_25:opymux_hi:d2 , ME_MUX41H28:opymux_lo:d0 , ME_MUX41H28:opymux_lo:d1

Connects up to: fp_fpm:fpmfrac:fprf_dout2
rs2_match : chkdep_rd_all : output

Connects down to: ME_COMP4:cmp_rd_rs2:z

Connects up to: fhold_ctl:chk_w_q0:match4_w_rs2_0 , fhold_ctl:chk_w_q1:match4_w_rs2_1 , fhold_ctl:chk_w_q2:match4_w_rs2_2 , fhold_ctl:chk_d_all:match4_d_2 , fhold_ctl:chk_e_q0:match4_e_rs2_0 , fhold_ctl:chk_e_q1:match4_e_rs2_1 , fhold_ctl:chk_e_q2:match4_e_rs2_2
rs2_match : chkdep_rd_src : output

Connects down to: ME_COMP4:cmp_rd_rs2:z

Connects up to: qcore_ctl:chk_q1_ers:match4_1_e_rs2 , qcore_ctl:chk_q0_q1:match4_0_1_rs2 , qcore_ctl:chk_q0_ers:match4_0_e_rs2 , qcore_ctl:chk_q1_q2:match4_1_2_rs2 , qcore_ctl:chk_q0_q2:match4_0_2_rs2
rs2_mX12 : fpm_frac : wire

Connects down to: ME_MUX41H28:opymux_lo:d3 , ME_FREGA_1_26:yReg_hi:Q , ME_FREGA_1_28:yReg_lo:Q , array:array:y
rs2_ovf : special : wire
rs2_passit : Mdata_rf : output wire

Connects up to: Mdecode:data_rf:rs2_passit
rs2_passit : Mdecode : output

Connects down to: Mdata_rf:data_rf:rs2_passit

Connects up to: Miuchip:decode:rs2_passit
rs2_passit : Mexec : input

Connects up to: Miuchip:exec:rs2_passit
rs2_passit : Miuchip : wire

Connects down to: Mdecode:decode:rs2_passit , Mexec:exec:rs2_passit
rs2_passit_sm : Mexec : wire
rs2_s : fpm_frac : input wire

Connects down to: ME_FREGA_1_26:yReg_hi:D

Connects up to: fp_fpm:fpmfrac:fprf_dout2
rs2_sgl_ovf : special : wire
rs2_sX12 : fpm_frac : wire

Connects down to: ME_FREGA_1_26:yReg_hi:Q , sign:signLogic:s2
rs2_udf : special : wire
rs3_phys_e : HP136X32 : wire
rs3_phys_e : Mregfile : wire

Connects down to: Mflipflop_8:rs3_phys_reg_8:out , HP136X32:rf_ram:CADR7 , HP136X32:rf_ram:CADR6 , HP136X32:rf_ram:CADR5 , HP136X32:rf_ram:CADR4 , HP136X32:rf_ram:CADR3 , HP136X32:rf_ram:CADR2 , HP136X32:rf_ram:CADR1 , HP136X32:rf_ram:CADR0
rsp_strobe : pcimaster_fm : reg
rsp_strobe : pcislave_fm : reg
rsp_strobe_set : pcimaster_fm : reg
rsp_strobe_set : pcislave_fm : reg
rst : afx_count : input

Connects up to: rl_mcb_sm:falcon_limit:rst
rst : cam : input

Connects down to: Mflipflop_s:rst_ff:in

Connects up to: S_TLB:TLB_cam:rst
rst : iocam : input

Connects down to: Mflipflop_s:rst_ff:in

Connects up to: IOTLB:IOTLB_cam:rst
rst : IOTLB : wire

Connects down to: iocam:IOTLB_cam:rst
RST : IOTLB : input

Connects up to: afxmaster:io_tlb:reset_l
RST : MEM_Device_Operating_Environment : integer
rst : p_reply_count : input

Connects up to: rl_mcb_lgc:afx_count:rst
rst : rl_mcb_lgc : input

Connects down to: GRegr:freql:reset , GRegr:frrdl:reset , rl_mcb_sm:mcb_sm:rst , MflipflopR:ffpa25ysun:reset , GRegr:ffh_mbsydly_1:reset , GRegr:ffh_mbsydly_2:reset , GRegr:ffh_mbsydly_3:reset , GRegr:ffh_mbsydly_4:reset , GRegr:ffh_mbsydly_5:reset , GRegr:ffh_mbsydly_6:reset , p_reply_count:afx_count:rst , timeout_count:afx_timeout_count:rst

Connects up to: rl_mcb:mcb_lgc:ss_reset
rst : rl_mcb_sm : input

Connects down to: state_count_1:rl_mcb_count:rst , afx_count:falcon_limit:rst

Connects up to: rl_mcb_lgc:mcb_sm:rst
rst : rl_reqgen : input

Connects down to: S_sr_ff:ffsr_cbr_end:dis , S_sr_ff:ffsr_rf_cbr:en

Connects up to: rl_rfr:reqgen:ss_reset
rst : state_count_1 : input

Connects up to: rl_mcb_sm:rl_mcb_count:rst
rst : S_TLB : wire

Connects down to: cam:TLB_cam:rst
RST : S_TLB : input

Connects up to: mmu:MMU_tlb:ss_reset
rst : timeout_count : input

Connects up to: rl_mcb_lgc:afx_timeout_count:rst
rstnn : flops : output

Connects down to: sync:sync1:out

Connects up to: pcic:flops:rstnn
RSTnn : Msystem : wire

Connects down to: ssparc_chip:ssparc:pci_rst_l , Pci_target:pciS:rst_ , PciMaster:pciM:rst_ , MASTER:pciM1:rst_ , MASTER:pciM2:rst_ , MASTER:pciM3:rst_ , checker:check:rst_ , pcimonitor:u1:rstnn , pcislave:lmc_slave1:prstnn , pcimaster:lmc_master1:prstnn
rstnn : pcic : output wire

Connects down to: flops:flops:rstnn
rstnn : pcimonitor : input

Connects down to: pcimonitor_fm:fm:rstnn

Connects up to: Msystem:u1:RSTnn
rstnn : pcimonitor_fm : input

Connects up to: pcimonitor:fm:rstnn
rstnn : pcimonitor_fm_cntrl : reg
rstnn : pcimonitor_fm_input : reg
rstnn_event : pcimonitor_fm_input : reg
rstnn_event_time : pcimonitor_fm_input : integer
rstnn_last_event : pcimonitor_fm_input : integer
rstnn_old : pcimonitor_fm_input : reg
rstrobe : isr_control : wire

Connects down to: Mflipflop_ar:la1:0
rst_ : pci_add_mon : wire
rst_initialized_l : Mtask : wire

Connects down to: Mflipflop_rh:rst_rst:out
rst_in_ind : sys_rst_cntl : wire
rst_l : ir : wire

Connects down to: Mflipflop_arh:inst_latch_l1:reset_l , Mflipflop_arh:inst_latch_l2:reset_l , Mflipflop_arh:inst_latch_l3:reset_l , Mflipflop_arh:inst_latch_l4:reset_l , Mflipflop_arh:inst_latch_l5:reset_l , Mflipflop_arh:inst_latch_l6:reset_l
rst_next_state : rl_rst_cntl : wire

Connects down to: Mflipflop_srh_4:rsm_reg:din
rst_pci_ind : sys_rst_cntl : wire
rst_reg : cam : wire

Connects down to: Mflipflop_s:rst_ff:out , Mflipflop_s:c_rd_ff:sin
rst_reg : iocam : wire

Connects down to: Mflipflop_s:rst_ff:out , Mflipflop_s:c_rd_ff:sin
rst_scan_in : misc : wire

Connects down to: rl_rst_cntl:rst_cntl:ss_scan_in
rst_scan_out : misc : wire

Connects down to: rl_rst_cntl:rst_cntl:ss_scan_out
rst_state : rl_rst_cntl : wire

Connects down to: Mflipflop_srh_4:rsm_reg:out , Mflipflop_srh:wd_ff:in
rst_sw_ind : sys_rst_cntl : wire
RST_TMO : Mclocks : reg (used in @posedge) (used in @negedge)
rst_tmr_any_ones : sys_rst_cntl : wire
rst_tmr_msb_all_ones : sys_rst_cntl : wire
rst_wd_ind : sys_rst_cntl : wire
rs_dsbl_clocks : misc : wire

Connects down to: rl_rst_cntl:rst_cntl:rs_dsbl_clocks , rl_clk_stop:clk_stop:rs_dsbl_clocks
rs_dsbl_clocks : rl_clk_cntl : wire

Connects down to: Mflipflop_rh:rs_dsbl_ff:out
rs_dsbl_clocks : rl_clk_stop : input

Connects up to: misc:clk_stop:rs_dsbl_clocks
rs_dsbl_clocks : rl_rst_cntl : output wire

Connects up to: misc:rst_cntl:rs_dsbl_clocks
rs_dsbl_clocks_in : clk_misc : wire

Connects down to: misc:ssparc_misc:rs_dsbl_clocks_in , rl_clk_cntl:clk_cntl:rs_dsbl_clocks_in
rs_dsbl_clocks_in : misc : output

Connects down to: rl_rst_cntl:rst_cntl:rs_dsbl_clocks_in

Connects up to: clk_misc:ssparc_misc:rs_dsbl_clocks_in
rs_dsbl_clocks_in : rl_clk_cntl : input

Connects down to: Mflipflop_rh:rs_dsbl_ff:in

Connects up to: clk_misc:clk_cntl:rs_dsbl_clocks_in
rs_dsbl_clocks_in : rl_rst_cntl : output wire

Connects up to: misc:rst_cntl:rs_dsbl_clocks_in
rs_from_alu : Malu_control : output wire

Connects up to: Mdecode:alu_control:rs_from_alu
rs_from_alu : Mdecode : output

Connects down to: Malu_control:alu_control:rs_from_alu

Connects up to: Miuchip:decode:rs_from_alu
rs_from_alu : Mexec : input

Connects up to: Miuchip:exec:rs_from_alu
rs_from_alu : Miuchip : wire

Connects down to: Mdecode:decode:rs_from_alu , Mexec:exec:rs_from_alu
rs_from_else : Malu_control : output wire

Connects up to: Mdecode:alu_control:rs_from_else
rs_from_else : Mdecode : output

Connects down to: Malu_control:alu_control:rs_from_else

Connects up to: Miuchip:decode:rs_from_else
rs_from_else : Mexec : input

Connects up to: Miuchip:exec:rs_from_else
rs_from_else : Miuchip : wire

Connects down to: Mdecode:decode:rs_from_else , Mexec:exec:rs_from_else
rs_from_sh : Malu_control : output wire

Connects up to: Mdecode:alu_control:rs_from_sh
rs_from_sh : Mdecode : output

Connects down to: Malu_control:alu_control:rs_from_sh

Connects up to: Miuchip:decode:rs_from_sh
rs_from_sh : Mexec : input

Connects up to: Miuchip:exec:rs_from_sh
rs_from_sh : Miuchip : wire

Connects down to: Mdecode:decode:rs_from_sh , Mexec:exec:rs_from_sh
rs_stop_even : misc : wire

Connects down to: rl_rst_cntl:rst_cntl:rs_stop_even , rl_clk_stop:clk_stop:rs_stop_even
rs_stop_even : rl_clk_stop : input

Connects up to: misc:clk_stop:rs_stop_even
rs_stop_even : rl_rst_cntl : output wire

Connects up to: misc:rst_cntl:rs_stop_even
rs_watchdog : misc : wire

Connects down to: rl_rst_cntl:rst_cntl:rs_watchdog
rs_watchdog : rl_rst_cntl : output

Connects down to: Mflipflop_srh:wd_ff:out , Mflipflop_srh:wd_ff:in

Connects up to: misc:rst_cntl:rs_watchdog
rt_clk : herbulator : input (used in @posedge)

Connects down to: Mflipflop_32:iu_odd_reg:clock , MflipflopR:sgnd_ld_ff:clock

Connects up to: rl_dc_cntl:herbulator:ss_clock
run_idle : ir : input

Connects up to: rl_jtag_cntl:inreg:run_idle
run_idle : isr_control : input

Connects up to: rl_jtag_cntl:isrc:run_idle
run_idle : rl_jtag_cntl : wire

Connects down to: tap_decode:tapdcd:run_idle , ir:inreg:run_idle , isr_control:isrc:run_idle
run_idle : tap_decode : output wire

Connects up to: rl_jtag_cntl:tapdcd:run_idle
rw : pcimonitor_fm : integer
r_acc_err_tw : m_mmu_cntl : wire

Connects down to: rl_mmu_lgc:mmu_lgc:r_acc_err_tw , rl_tw_sm:tw_sm:r_acc_err_tw , rl_mmu_regs:mmu_regs:r_acc_err_tw
r_acc_err_tw : rl_mmu_lgc : input

Connects up to: m_mmu_cntl:mmu_lgc:r_acc_err_tw
r_acc_err_tw : rl_mmu_regs : output

Connects down to: MflipflopR_2:r_tlb_lvl_ff_2:enable_l

Connects up to: m_mmu_cntl:mmu_regs:r_acc_err_tw
r_acc_err_tw : rl_tw_sm : input

Connects up to: m_mmu_cntl:tw_sm:r_acc_err_tw
r_ack64nn_clk : pcimonitor_fm_cntrl : reg
r_ad_clk : pcimonitor_fm_cntrl : reg
r_aerr : pcislave_fm : reg
r_afar_lock : rl_mmu_regs : wire

Connects down to: rsflop:afar_lock_ff:out
r_afx_bsy : rl_mmu_regs : wire

Connects down to: Mflipflop_r_1:afx_busy_ff_1:out
r_atomic_op : Mhold_control : wire

Connects down to: Mflipflop_1:raop_reg_1:out
r_bad_ixlate : rl_par_cntl : wire

Connects down to: Mflipflop_r_1:bad_ixlateff_1:out
r_bicc_mastermaster : Mcomplete : reg
r_bicc_taken : Mcomplete : reg
r_cache_stat : rl_mmu_regs : wire

Connects down to: Mflipflop_r_1:cache_stat_ff_1:out
r_cbit : rl_mmu_regs : wire

Connects down to: MflipflopR_1:par_cbit_ff_1:out
r_cntl_space : m_mmu_cntl : wire

Connects down to: rl_marb_sm:marb_sm:r_cntl_space , rl_mmu_lgc:mmu_lgc:r_cntl_space , rl_par_cntl:par_cntl:r_cntl_space , rl_mmu_regs:mmu_regs:r_cntl_space
r_cntl_space : rl_marb_sm : input

Connects up to: m_mmu_cntl:marb_sm:r_cntl_space
r_cntl_space : rl_mmu_lgc : output wire

Connects down to: MflipflopR_1:cntl_space_ff_1:out

Connects up to: m_mmu_cntl:mmu_lgc:r_cntl_space
r_cntl_space : rl_mmu_regs : input

Connects up to: m_mmu_cntl:mmu_regs:r_cntl_space
r_cntl_space : rl_par_cntl : input

Connects up to: m_mmu_cntl:par_cntl:r_cntl_space
r_constante : SignDp : wire

Connects down to: ME_FD1_B:rc1:q , ME_NAND2_B:rv03:a
r_cs_err_dcd : rl_asi_cntl : wire

Connects down to: MflipflopR_1:r_cntrl_spc_err_ff_1:out , MflipflopR_1:cs_err_msk_ff_1:din
r_cxbenn_clk : pcimonitor_fm_cntrl : reg
r_cycle_trap : Mcomplete : wire
r_data_acc : Mtrap_detection : wire
r_data_err : rl_mmu_regs : wire

Connects down to: rsflop:data_err_ff:out
r_data_in_reg : cam : wire

Connects down to: Mflipflop_s_28_r:r_data_in_ff:out
r_data_in_reg : iocam : wire

Connects down to: IOMflipflop_s_28_r:r_data_in_ff:out
r_data_sf_perr : rl_mmu_regs : wire

Connects down to: Mflipflop_r_2:r_d_sf_perr_ff_2:out
r_dccfstb : rl_mmu_regs : wire

Connects down to: Mflipflop_r_1:mm_dccfstb_ff_1:out
r_dcdaten : rl_marb_sm : wire

Connects down to: Mflipflop_r_1:dcdaten_ff_1:out
r_dcmbit_miss : rl_mmu_lgc : wire

Connects down to: Mflipflop_r_1:dc_mbit_miss_ff_1:out
r_dcmiss_sustain : rl_mmu_regs : wire

Connects down to: MflipflopR_1:dc_miss_sustain_ff_1:out
r_dc_in_par : m_mmu_cntl : wire

Connects down to: rl_mmu_lgc:mmu_lgc:r_dc_in_par , rl_mmu_regs:mmu_regs:r_dc_in_par
r_dc_in_par : rl_mmu_lgc : output wire

Connects down to: Mflipflop_r_1:dc_in_par_ff_1:out

Connects up to: m_mmu_cntl:mmu_lgc:r_dc_in_par
r_dc_in_par : rl_mmu_regs : input

Connects up to: m_mmu_cntl:mmu_regs:r_dc_in_par
r_dc_miss : m_mmu_cntl : wire

Connects down to: rl_marb_sm:marb_sm:r_dc_miss , rl_mmu_lgc:mmu_lgc:r_dc_miss , rl_par_cntl:par_cntl:r_dc_miss , rl_mmu_regs:mmu_regs:r_dc_miss
r_dc_miss : rl_marb_sm : input

Connects up to: m_mmu_cntl:marb_sm:r_dc_miss
r_dc_miss : rl_mmu_lgc : output wire

Connects down to: Mflipflop_r_1:dc_miss_ff_1:out

Connects up to: m_mmu_cntl:mmu_lgc:r_dc_miss
r_dc_miss : rl_mmu_regs : input

Connects up to: m_mmu_cntl:mmu_regs:r_dc_miss
r_dc_miss : rl_par_cntl : input

Connects up to: m_mmu_cntl:par_cntl:r_dc_miss
r_dc_par : m_mmu_cntl : wire

Connects down to: rl_marb_sm:marb_sm:r_dc_par , rl_par_cntl:par_cntl:r_dc_par , rl_mmu_regs:mmu_regs:r_dc_par
r_dc_par : rl_marb_sm : input

Connects up to: m_mmu_cntl:marb_sm:r_dc_par
r_dc_par : rl_mmu_regs : input

Connects up to: m_mmu_cntl:mmu_regs:r_dc_par
r_dc_par : rl_par_cntl : output

Connects up to: m_mmu_cntl:par_cntl:r_dc_par
r_dc_priv_err : rl_mmu_regs : wire
r_dc_prtct_err : rl_mmu_regs : wire
r_dc_shold : rl_mmu_regs : wire

Connects down to: Mflipflop_r_1:dc_shold_ff_1:out
r_dc_stream : rl_mmu_regs : wire

Connects down to: Mflipflop_r_1:dc_stream_ff_1:out
r_dc_tlb : m_mmu_cntl : wire

Connects down to: rl_mmu_lgc:mmu_lgc:r_dc_tlb , rl_tw_sm:tw_sm:r_dc_tlb , rl_mmu_regs:mmu_regs:r_dc_tlb
r_dc_tlb : rl_mmu_lgc : output wire

Connects down to: Mflipflop_r_1:dc_tlb_ff_1:out

Connects up to: m_mmu_cntl:mmu_lgc:r_dc_tlb
r_dc_tlb : rl_mmu_regs : input

Connects up to: m_mmu_cntl:mmu_regs:r_dc_tlb
r_dc_tlb : rl_tw_sm : input

Connects up to: m_mmu_cntl:tw_sm:r_dc_tlb
r_dc_tlb_in : rl_mmu_lgc : wire

Connects down to: Mflipflop_r_1:dc_tlb_ff_1:din
r_decode_inst : Mcomplete : reg
r_dec_mastermaster : Mcomplete : reg
r_derr : pcislave_fm : reg
r_devselnn_clk : pcimonitor_fm_cntrl : reg
r_drd_c1 : m_mmu_cntl : wire

Connects down to: rl_marb_sm:marb_sm:r_drd_c1 , rl_mmu_regs:mmu_regs:r_drd_c1
r_drd_c1 : rl_marb_sm : output wire

Connects down to: Mflipflop_r_1:drd_c1_ff_1:out

Connects up to: m_mmu_cntl:marb_sm:r_drd_c1
r_drd_c1 : rl_mmu_regs : input

Connects up to: m_mmu_cntl:mmu_regs:r_drd_c1
r_drd_iod : rl_marb_sm : wire

Connects down to: Mflipflop_r_1:drd_iod_ff_1:out
r_dtag_chk : rl_par_cntl : wire

Connects down to: MflipflopR_1:dtag_chk_ff_1:out
r_dva_12_8 : rl_mmu_regs : input

Connects up to: m_mmu_cntl:mmu_regs:r_d_vaddr
r_dva_7_2 : rl_mmu_regs : input

Connects up to: m_mmu_cntl:mmu_regs:r_d_vaddr
r_dxlate_err : rl_mmu_lgc : wire
r_d_vaddr : dp_mmu : wire

Connects down to: MflipflopR_32:iu_dva_reg_32:out
r_d_vaddr : m_mmu_cntl : input

Connects down to: rl_asi_cntl:asi_cntl:iu_dva , rl_mmu_regs:mmu_regs:r_dva_12_8 , rl_mmu_regs:mmu_regs:r_dva_7_2 , rl_va_mux:va_muxl:r_d_vaddr , rl_va_mux:va_muxl:r_d_vaddr_02

Connects up to: mmu:MMU_cntl:r_d_vaddr_out
r_d_vaddr : rl_va_mux : input

Connects up to: m_mmu_cntl:va_muxl:r_d_vaddr
r_d_vaddr_02 : rl_va_mux : input

Connects up to: m_mmu_cntl:va_muxl:r_d_vaddr
r_d_vaddr_out : dp_mmu : output

Connects up to: mmu:MMU_dp:r_d_vaddr_out
r_d_vaddr_out : mmu : wire

Connects down to: m_mmu_cntl:MMU_cntl:r_d_vaddr , dp_mmu:MMU_dp:r_d_vaddr_out
r_fb_space : m_mmu_cntl : wire

Connects down to: rl_marb_sm:marb_sm:r_fb_space , rl_mmu_regs:mmu_regs:r_fb_space
r_fb_space : rl_marb_sm : output wire

Connects down to: Mflipflop_r_1:fb_space_ff_1:out

Connects up to: m_mmu_cntl:marb_sm:r_fb_space
r_fb_space : rl_mmu_lgc : wire

Connects down to: MflipflopR_1:fb_space_ff_1:out
r_fb_space : rl_mmu_regs : input

Connects up to: m_mmu_cntl:mmu_regs:r_fb_space
r_fcc_mastermaster : Mcomplete : reg
r_fcc_taken : Mcomplete : reg
r_flush : rl_asi_cntl : wire

Connects down to: MflipflopR_1:flush_ff_1:out
r_flush_done : cam : reg
r_flush_done : iocam : reg
r_flush_entry : m_mmu_cntl : wire

Connects down to: rl_tw_sm:tw_sm:r_flush_entry , rl_par_cntl:par_cntl:r_flush_entry
r_flush_entry : rl_par_cntl : input

Connects up to: m_mmu_cntl:par_cntl:r_flush_entry
r_flush_entry : rl_tw_sm : output wire

Connects down to: Mflipflop_r_1:flush_entry_ff_1:out

Connects up to: m_mmu_cntl:tw_sm:r_flush_entry
r_flush_entry_in : rl_tw_sm : wire

Connects down to: Mflipflop_r_1:flush_entry_ff_1:din
r_flush_tlb_all : rl_asi_cntl : wire

Connects down to: MflipflopR_1:flush_tlb_all_ff_1:out
r_flush_tlb_ctx : rl_asi_cntl : wire

Connects down to: MflipflopR_1:flush_tlb_ctx_ff_1:out
r_flush_tlb_pte : rl_asi_cntl : wire

Connects down to: MflipflopR_1:flush_tlb_pte_ff_1:out
r_flush_tlb_reg : rl_asi_cntl : wire

Connects down to: MflipflopR_1:flush_tlb_reg_ff_1:out
r_flush_tlb_seg : rl_asi_cntl : wire

Connects down to: MflipflopR_1:flush_tlb_seg_ff_1:out
r_fp_trap_fix : rl_mmu_lgc : wire

Connects down to: Mflipflop_r_1:fp_trap_fix_ff_1:out
r_framenn_clk : pcimonitor_fm_cntrl : reg
r_fs_perr : rl_mmu_regs : wire

Connects down to: MflipflopR_2:fs_perr_ff_2:out
r_gnt0_ : Msystem : wire

Connects down to: arbiter_vc:arbiter_VC:grant_out
r_gnt1_ : Msystem : wire

Connects down to: arbiter_vc:arbiter_VC:grant_out
r_gnt2_ : Msystem : wire

Connects down to: arbiter_vc:arbiter_VC:grant_out
r_gnt3_ : Msystem : wire

Connects down to: arbiter_vc:arbiter_VC:grant_out
r_gnt4_ : Msystem : wire

Connects down to: arbiter_vc:arbiter_VC:grant_out
r_gntnn_clk : pcimonitor_fm_cntrl : reg
r_help : Mir_control : wire
r_help : Mtrace : wire
r_hhn : Mir_control : wire

Connects down to: Mflipflop_3:r_hhn_reg_3:out
r_hold_fetch_f : rl_mmu_regs : wire

Connects down to: Mflipflop_r_1:hold_fetch_f_1:out
r_icmiss_sustain : rl_mmu_regs : wire

Connects down to: MflipflopR_1:ic_miss_sustain_ff_1:out
r_ic_fill : rl_mmu_regs : wire

Connects down to: Mflipflop_r_1:r_ic_fill_ff_1:out
r_ic_in_par : m_mmu_cntl : wire

Connects down to: rl_mmu_lgc:mmu_lgc:r_ic_in_par , rl_mmu_regs:mmu_regs:r_ic_in_par
r_ic_in_par : rl_mmu_lgc : output wire

Connects down to: Mflipflop_r_1:ic_in_par_ff_1:out

Connects up to: m_mmu_cntl:mmu_lgc:r_ic_in_par
r_ic_in_par : rl_mmu_regs : input

Connects up to: m_mmu_cntl:mmu_regs:r_ic_in_par
r_ic_miss : m_mmu_cntl : wire

Connects down to: rl_mmu_lgc:mmu_lgc:r_ic_miss , rl_mmu_regs:mmu_regs:r_ic_miss
r_ic_miss : rl_mmu_lgc : output wire

Connects down to: Mflipflop_r_1:ic_miss_ff_1:out

Connects up to: m_mmu_cntl:mmu_lgc:r_ic_miss
r_ic_miss : rl_mmu_regs : input

Connects up to: m_mmu_cntl:mmu_regs:r_ic_miss
r_ic_par : m_mmu_cntl : wire

Connects down to: rl_marb_sm:marb_sm:r_ic_par , rl_par_cntl:par_cntl:r_ic_par , rl_mmu_regs:mmu_regs:r_ic_par
r_ic_par : rl_marb_sm : input

Connects up to: m_mmu_cntl:marb_sm:r_ic_par
r_ic_par : rl_mmu_regs : input

Connects up to: m_mmu_cntl:mmu_regs:r_ic_par
r_ic_par : rl_par_cntl : output

Connects up to: m_mmu_cntl:par_cntl:r_ic_par
r_ic_stream : rl_mmu_regs : wire

Connects down to: Mflipflop_r_1:ic_stream_ff_1:out
r_ic_tlb : m_mmu_cntl : wire

Connects down to: rl_mmu_lgc:mmu_lgc:r_ic_tlb , rl_mmu_regs:mmu_regs:r_ic_tlb
r_ic_tlb : rl_mmu_lgc : output wire

Connects down to: Mflipflop_r_1:ic_tlb_ff_1:out

Connects up to: m_mmu_cntl:mmu_lgc:r_ic_tlb
r_ic_tlb : rl_mmu_regs : input

Connects up to: m_mmu_cntl:mmu_regs:r_ic_tlb
r_ic_tlb_in : rl_mmu_lgc : wire

Connects down to: Mflipflop_r_1:ic_tlb_ff_1:din
r_ic_tlb_pnd : rl_mmu_regs : input
r_idsel_clk : pcimonitor_fm_cntrl : reg
r_intann_clk : pcimonitor_fm_cntrl : reg
r_intbnn_clk : pcimonitor_fm_cntrl : reg
r_intcnn_clk : pcimonitor_fm_cntrl : reg
r_intdnn_clk : pcimonitor_fm_cntrl : reg
r_ioadr : rl_mmu_regs : wire

Connects down to: Mflipflop_8:ioadr_reg_8:out
r_io_bp_enbl : rl_mmu_regs : wire

Connects down to: Mflipflop_r_1:io_bp_enbl_ff_1:out
r_io_space : m_mmu_cntl : wire

Connects down to: rl_marb_sm:marb_sm:r_io_space , rl_mmu_lgc:mmu_lgc:r_io_space , rl_mmu_regs:mmu_regs:r_io_space
r_io_space : rl_marb_sm : input

Connects up to: m_mmu_cntl:marb_sm:r_io_space
r_io_space : rl_mmu_lgc : output wire

Connects down to: MflipflopR_1:io_space_ff_1:out

Connects up to: m_mmu_cntl:mmu_lgc:r_io_space
r_io_space : rl_mmu_regs : input

Connects up to: m_mmu_cntl:mmu_regs:r_io_space
r_io_tlb : rl_mmu_lgc : wire

Connects down to: Mflipflop_r_1:io_tlb_ff_1:out
r_io_tlb_walk_perr : rl_mmu_regs : wire

Connects down to: MflipflopR_1:io_tlb_walk_perr_ff_1:out
r_irdynn_clk : pcimonitor_fm_cntrl : reg
r_issue_req : rl_mmu_regs : wire

Connects down to: Mflipflop_r_1:issue_req_ff_1:out
r_itag_chk : rl_par_cntl : wire

Connects down to: MflipflopR_1:itag_chk_ff_1:out
r_iucs_ldsto_xlate : rl_mmu_lgc : wire
r_iucs_rd_xlate : rl_mmu_lgc : wire
r_iusb_ldsto_xlate : rl_mmu_lgc : wire
r_iusb_rd_xlate : rl_mmu_lgc : wire
r_iu_ldsto_xlate : rl_mmu_lgc : wire
r_iu_rd_xlate : rl_mmu_lgc : wire
r_iwait_state : rl_mmu_regs : wire

Connects down to: Mflipflop_r_1:iwait_state_ff_1:out
r_i_vaddr : dp_mmu : wire
r_last_wb_entry : rl_mmu_lgc : wire

Connects down to: Mflipflop_r_1:last_wb_entry_ff_1:out
r_ldsto_w : m_mmu_cntl : wire

Connects down to: rl_mmu_lgc:mmu_lgc:r_ldsto_w , rl_asi_cntl:asi_cntl:r_ldsto_w
r_ldsto_w : rl_asi_cntl : input

Connects up to: m_mmu_cntl:asi_cntl:r_ldsto_w
r_ldsto_w : rl_mmu_lgc : output wire

Connects down to: MflipflopR_1:ldsto_w_ff_1:out

Connects up to: m_mmu_cntl:mmu_lgc:r_ldsto_w
r_ldsto_w_val : rl_mmu_lgc : wire

Connects down to: Mflipflop_r_1:ldsto_w_val_ff_1:out
r_ld_par : rl_mmu_lgc : wire

Connects down to: Mflipflop_r_1:ld_par_ff_1:out
r_locknn_clk : pcimonitor_fm_cntrl : reg
r_mbsy : m_mmu_cntl : wire

Connects down to: rl_marb_sm:marb_sm:r_mbsy , rl_mmu_lgc:mmu_lgc:r_mbsy , rl_par_cntl:par_cntl:r_mbsy , rl_mmu_regs:mmu_regs:r_mbsy
r_mbsy : rl_marb_sm : output wire

Connects down to: Mflipflop_r_1:mbsy_ff_1:out

Connects up to: m_mmu_cntl:marb_sm:r_mbsy
r_mbsy : rl_mmu_lgc : input

Connects up to: m_mmu_cntl:mmu_lgc:r_mbsy
r_mbsy : rl_mmu_regs : input

Connects up to: m_mmu_cntl:mmu_regs:r_mbsy
r_mbsy : rl_par_cntl : input

Connects up to: m_mmu_cntl:par_cntl:r_mbsy
r_mdata_acc : rl_tw_sm : wire

Connects down to: Mflipflop_r_2:mdata_acc_reg_2:out
r_mdata_et : rl_tw_sm : wire

Connects down to: Mflipflop_r_2:mdata_et_reg_2:out
r_mdata_in_m : rl_tw_sm : wire

Connects down to: Mflipflop_r_1:mdata_m_reg_1:out
r_mdata_in_r : rl_tw_sm : wire

Connects down to: Mflipflop_r_1:mdata_r_reg_1:out
r_memcs_space : rl_marb_sm : wire
r_memfb_space : rl_marb_sm : wire
r_mem_issue_req : m_mmu_cntl : wire

Connects down to: rl_mmu_lgc:mmu_lgc:r_mem_issue_req , rl_mmu_regs:mmu_regs:r_mem_issue_req
r_mem_issue_req : rl_mmu_lgc : input

Connects up to: m_mmu_cntl:mmu_lgc:r_mem_issue_req
r_mem_issue_req : rl_mmu_regs : output wire

Connects down to: Mflipflop_r_1:mem_issue_req_ff_1:out , MflipflopR_4:mop_mreq_ff_4:enable_l

Connects up to: m_mmu_cntl:mmu_regs:r_mem_issue_req
r_mem_space : m_mmu_cntl : wire

Connects down to: rl_marb_sm:marb_sm:r_mem_space , rl_mmu_lgc:mmu_lgc:r_mem_space , rl_par_cntl:par_cntl:r_mem_space
r_mem_space : rl_marb_sm : input

Connects up to: m_mmu_cntl:marb_sm:r_mem_space
r_mem_space : rl_mmu_lgc : output wire

Connects down to: MflipflopR_1:mem_space_ff_1:out

Connects up to: m_mmu_cntl:mmu_lgc:r_mem_space
r_mem_space : rl_par_cntl : input

Connects up to: m_mmu_cntl:par_cntl:r_mem_space
r_mfar_lock : rl_mmu_regs : wire

Connects down to: rsflop:mfar_lock_ff:out
r_misc_bsy : rl_marb_sm : wire

Connects down to: Mflipflop_r_1:misc_bsy_ff_1:out
r_misc_in : dp_mmu : wire

Connects down to: MflipflopR_32:misc_in_reg_32:out
r_mmdaten : rl_tw_sm : wire

Connects down to: Mflipflop_r_1:mmdaten_reg_1:out
r_mmu_data : rl_mmu_regs : wire

Connects down to: Mflipflop_r_32:mmu_data_reg_32:out , tri_regen_32:dtag_tri32:in
r_mstb_l : m_mmu_cntl : wire

Connects down to: rl_marb_sm:marb_sm:r_mstb_l , rl_mmu_regs:mmu_regs:r_mstb_l
r_mstb_l : rl_marb_sm : output wire

Connects down to: Mflipflop_r_1:mstb_l_ff_1:out

Connects up to: m_mmu_cntl:marb_sm:r_mstb_l
r_mstb_l : rl_mmu_regs : input

Connects up to: m_mmu_cntl:mmu_regs:r_mstb_l
r_nop : Mdcc_bp : wire
r_nop_mastermaster : Mcomplete : reg
r_nop_trap_in_ex : Mcomplete : reg
r_no_write : Mdata_byp2 : input

Connects up to: Mdecode:data_byp2:r_no_write
r_no_write : Mdata_rf : output wire

Connects down to: Mflipflop_1:r_no_write_reg_1:out

Connects up to: Mdecode:data_rf:r_no_write
r_no_write : Mdecode : wire

Connects down to: Mpipec_help_ilock:pipec_help_ilock:r_no_write , Mdata_rf:data_rf:r_no_write , Mdata_byp2:data_byp2:r_no_write
r_no_write : Mpipec_help_ilock : input

Connects up to: Mdecode:pipec_help_ilock:r_no_write
r_odd_wd : rl_mmu_regs : wire

Connects down to: Mflipflop_r_1:odd_wd_ff_1:out
r_op : Mir : wire
r_op : Mir_control : wire
r_op3 : Mir : wire
r_op3 : Mir_control : wire
r_opcode : Mdcc_bp : wire
r_opcode : Mir_control : wire
r_opcode : Mtrace : wire
r_opop3 : Mcomplete : wire
r_op_hnop : Mtrace : wire
r_op_htrap : Mtrace : wire
r_pack64nn_pclk : pcimaster_fm_cntrl : reg
r_pad_pclk : pcimaster_fm_cntrl : reg
r_pad_pclk : pcislave_fm_cntrl : reg
r_page_hit : rl_mmu_regs : wire

Connects down to: Mflipflop_r_1:page_hit_ff_1:out
r_par64_clk : pcimonitor_fm_cntrl : reg
r_par_clk : pcimonitor_fm_cntrl : reg
r_par_lvl : rl_mmu_regs : wire

Connects down to: Mflipflop_r_2:r_par_lvl_ff_2:out
r_par_lvl_in : rl_mmu_regs : wire

Connects down to: Mflipflop_r_2:r_par_lvl_ff_2:din
r_pbenn_pclk : pcimaster_fm_cntrl : reg
r_pbenn_pclk : pcislave_fm_cntrl : reg
r_pc : Mcomplete : wire
r_pci_space : m_mmu_cntl : wire

Connects down to: rl_mmu_lgc:mmu_lgc:r_pci_space , rl_mmu_regs:mmu_regs:r_pci_space
r_pci_space : rl_mmu_lgc : output wire

Connects down to: MflipflopR_1:pci_space_ff_1:out

Connects up to: m_mmu_cntl:mmu_lgc:r_pci_space
r_pci_space : rl_mmu_regs : input

Connects up to: m_mmu_cntl:mmu_regs:r_pci_space
r_pclkrunnn_pclk : pcimaster_fm_cntrl : reg
r_pcxbenn_pclk : pcimaster_fm_cntrl : reg
r_pcxbenn_pclk : pcislave_fm_cntrl : reg
r_pc_almost : Mcomplete : reg
r_pc_dec : Mcomplete : wire
r_pc_mastermaster : Mcomplete : reg
r_pdevselnn_pclk : pcimaster_fm_cntrl : reg
r_pd_pclk : pcimaster_fm_cntrl : reg
r_pd_pclk : pcislave_fm_cntrl : reg
r_perr : rl_mmu_regs : wire

Connects down to: Mflipflop_r_2:perr_ff_2:out , MflipflopR_2:fs_perr_ff_2:din
r_perrnn_clk : pcimonitor_fm_cntrl : reg
r_perr_dcd : rl_mmu_regs : wire
r_perr_dcd_mask : rl_mmu_regs : wire

Connects down to: Mflipflop_r_1:perr_dcd_mask_ff_1:out
r_perr_dcd_mask_in : rl_mmu_regs : wire

Connects down to: Mflipflop_r_1:perr_dcd_mask_ff_1:din
r_pframenn_pclk : pcimaster_fm_cntrl : reg
r_pframenn_pclk : pcislave_fm_cntrl : reg
r_pgntnn_pclk : pcimaster_fm_cntrl : reg
r_pidsel_pclk : pcimaster_fm_cntrl : reg
r_pidsel_pclk : pcislave_fm_cntrl : reg
r_pipe_hold : rl_asi_cntl : wire

Connects down to: Mflipflop_r_1:pipe_hold_ff_1:out
r_pipe_moved : m_mmu_cntl : wire

Connects down to: rl_mmu_lgc:mmu_lgc:r_pipe_moved , rl_par_cntl:par_cntl:r_pipe_moved
r_pipe_moved : rl_mmu_lgc : input

Connects up to: m_mmu_cntl:mmu_lgc:r_pipe_moved
r_pipe_moved : rl_par_cntl : output wire

Connects down to: Mflipflop_r_1:pipe_moved_ff_1:out

Connects up to: m_mmu_cntl:par_cntl:r_pipe_moved
r_pirdynn_pclk : pcimaster_fm_cntrl : reg
r_pirdynn_pclk : pcislave_fm_cntrl : reg
r_plocknn_pclk : pcimaster_fm_cntrl : reg
r_plocknn_pclk : pcislave_fm_cntrl : reg
r_ppar64_pclk : pcimaster_fm_cntrl : reg
r_ppar64_pclk : pcislave_fm_cntrl : reg
r_ppar_pclk : pcimaster_fm_cntrl : reg
r_ppar_pclk : pcislave_fm_cntrl : reg
r_pperrnn_pclk : pcimaster_fm_cntrl : reg
r_precharge : rl_mmu_regs : wire

Connects down to: Mflipflop_r_1:precharge_ff_1:out
r_preq64nn_pclk : pcimaster_fm_cntrl : reg
r_preq64nn_pclk : pcislave_fm_cntrl : reg
r_preqnn_pclk : pcimaster_fm_cntrl : reg
r_probe : rl_asi_cntl : wire

Connects down to: MflipflopR_1:probe_ff_1:out
r_probe_entire : rl_asi_cntl : wire

Connects down to: MflipflopR_1:probe_entire_ff_1:out
r_probe_lvl0 : rl_asi_cntl : wire

Connects down to: MflipflopR_1:probe_lvl0_ff_1:out
r_probe_lvl1 : rl_asi_cntl : wire

Connects down to: MflipflopR_1:probe_lvl1_ff_1:out
r_probe_lvl2 : rl_asi_cntl : wire

Connects down to: MflipflopR_1:probe_lvl2_ff_1:out
r_probe_lvl3 : rl_asi_cntl : wire

Connects down to: MflipflopR_1:probe_lvl3_ff_1:out
r_psbonn_pclk : pcimaster_fm_cntrl : reg
r_psbonn_pclk : pcislave_fm_cntrl : reg
r_psdone_pclk : pcimaster_fm_cntrl : reg
r_psdone_pclk : pcislave_fm_cntrl : reg
r_pserrnn_pclk : pcimaster_fm_cntrl : reg
r_psr : Mcomplete : wire
r_pstopnn_pclk : pcimaster_fm_cntrl : reg
r_pstopnn_pclk : pcislave_fm_cntrl : reg
r_ptp_flush : rl_tw_sm : wire

Connects down to: Mflipflop_r_1:ptp_flush_ff_1:out
r_ptrdynn_pclk : pcimaster_fm_cntrl : reg
r_ptrdynn_pclk : pcislave_fm_cntrl : reg
r_p_reply_dec : m_mmu_cntl : wire

Connects down to: rl_mmu_lgc:mmu_lgc:r_p_reply_dec , rl_mmu_regs:mmu_regs:r_p_reply_dec
r_p_reply_dec : rl_mmu_lgc : input

Connects up to: m_mmu_cntl:mmu_lgc:r_p_reply_dec
r_p_reply_dec : rl_mmu_regs : output wire

Connects down to: Mflipflop_r_3:r_p_reply_dec_ff_3:out

Connects up to: m_mmu_cntl:mmu_regs:r_p_reply_dec
r_rd : Mdata_byp2 : input

Connects up to: Mdecode:data_byp2:r_rd
r_rd : Mdecode : wire

Connects down to: Md_r_reg_cmp:d_r_reg_cmp:r_rd , Mdata_byp2:data_byp2:r_rd
r_rd : Md_r_reg_cmp : output wire

Connects down to: Mflipflop_5:r_rd_reg_5:out , reg_cmp3:chk_low_1:side2 , reg_cmp3:chk_low_2:side2 , reg_cmp2:chk_hi1:side2 , reg_cmp2:chk_hi2:side2

Connects up to: Mdecode:d_r_reg_cmp:r_rd
r_rdp : Mir : wire

Connects down to: Mflipflop_8:r_rdp_reg_8:out
r_rdpm : HP136X32 : wire
r_rdpm : Mregfile : wire

Connects down to: Mflipflop_8:r_rdpm_reg_8:out , HP136X32:rf_ram:DADR7 , HP136X32:rf_ram:DADR6 , HP136X32:rf_ram:DADR5 , HP136X32:rf_ram:DADR4 , HP136X32:rf_ram:DADR3 , HP136X32:rf_ram:DADR2 , HP136X32:rf_ram:DADR1 , HP136X32:rf_ram:DADR0
r_req64nn_clk : pcimonitor_fm_cntrl : reg
r_reqnn_clk : pcimonitor_fm_cntrl : reg
r_rmw_req : rl_mmu_regs : wire

Connects down to: Mflipflop_r_1:rmw_req_ff_1:out
r_sbonn_clk : pcimonitor_fm_cntrl : reg
r_sbsy : rl_marb_sm : wire

Connects down to: Mflipflop_r_1:sbsy_ff_1:out
r_sb_data_avail : rl_marb_sm : wire

Connects down to: Mflipflop_r_1:sb_data_avail_ff_1:out
r_sb_errtype : rl_mmu_regs : wire

Connects down to: Mflipflop_r_2:sb_errtype_ff_2:out
r_sb_err_type : rl_mmu_regs : wire
r_sb_ic_op : m_mmu_cntl : wire

Connects down to: rl_marb_sm:marb_sm:r_sb_ic_op , rl_mmu_regs:mmu_regs:r_sb_ic_op
r_sb_ic_op : rl_marb_sm : output wire

Connects down to: MflipflopR_1:sb_ic_op_ff_1:out

Connects up to: m_mmu_cntl:marb_sm:r_sb_ic_op
r_sb_ic_op : rl_mmu_regs : input

Connects up to: m_mmu_cntl:mmu_regs:r_sb_ic_op
r_sb_ioreq : m_mmu_cntl : wire

Connects down to: rl_marb_sm:marb_sm:r_sb_ioreq , rl_mmu_lgc:mmu_lgc:r_sb_ioreq
r_sb_ioreq : rl_marb_sm : input

Connects up to: m_mmu_cntl:marb_sm:r_sb_ioreq
r_sb_ioreq : rl_mmu_lgc : output wire

Connects down to: MflipflopR_4:sb_ioreq_reg_4:out

Connects up to: m_mmu_cntl:mmu_lgc:r_sb_ioreq
r_sb_ioreq_hld : rl_mmu_lgc : wire

Connects down to: Mflipflop_r_1:sb_ioreq_hld_reg_1:out
r_sb_par : m_mmu_cntl : wire

Connects down to: rl_marb_sm:marb_sm:r_sb_par , rl_par_cntl:par_cntl:r_sb_par , rl_mmu_regs:mmu_regs:r_sb_par
r_sb_par : rl_marb_sm : input

Connects up to: m_mmu_cntl:marb_sm:r_sb_par
r_sb_par : rl_mmu_regs : input

Connects down to: MflipflopR_1:msm_sreq_reg_1:din

Connects up to: m_mmu_cntl:mmu_regs:r_sb_par
r_sb_par : rl_par_cntl : output wire

Connects down to: Mflipflop_r_1:sb_par_ff_1:out

Connects up to: m_mmu_cntl:par_cntl:r_sb_par
r_sdone_clk : pcimonitor_fm_cntrl : reg
r_sel_rdva : rl_par_cntl : wire

Connects down to: Mflipflop_r_1:r_sel_rdva_ff_1:out
r_seq : Mdcc_bp : wire

Connects down to: Mflipflop_h_32:rs_reg:out
r_serrnn_clk : pcimonitor_fm_cntrl : reg
r_srd : rl_mmu_lgc : wire
r_srd_cs : rl_mmu_lgc : wire
r_srd_ioreq : m_mmu_cntl : wire

Connects down to: rl_marb_sm:marb_sm:r_srd_ioreq , rl_mmu_lgc:mmu_lgc:r_srd_ioreq , rl_par_cntl:par_cntl:r_srd_ioreq , rl_mmu_regs:mmu_regs:r_srd_ioreq
r_srd_ioreq : rl_marb_sm : input

Connects up to: m_mmu_cntl:marb_sm:r_srd_ioreq
r_srd_ioreq : rl_mmu_lgc : output wire

Connects down to: MflipflopR_1:srd_ff_1:out

Connects up to: m_mmu_cntl:mmu_lgc:r_srd_ioreq
r_srd_ioreq : rl_mmu_regs : input

Connects up to: m_mmu_cntl:mmu_regs:r_srd_ioreq
r_srd_ioreq : rl_par_cntl : input

Connects up to: m_mmu_cntl:par_cntl:r_srd_ioreq
r_stopnn_clk : pcimonitor_fm_cntrl : reg
r_st_req : rl_par_cntl : wire

Connects down to: Mflipflop_r_1:st_req_ff_1:out
r_sup_mode : m_mmu_cntl : wire

Connects down to: rl_mmu_lgc:mmu_lgc:r_sup_mode , rl_mmu_regs:mmu_regs:r_sup_mode
r_sup_mode : rl_mmu_lgc : input

Connects up to: m_mmu_cntl:mmu_lgc:r_sup_mode
r_sup_mode : rl_mmu_regs : output wire

Connects down to: Mflipflop_r_1:sup_mode_ff_1:out

Connects up to: m_mmu_cntl:mmu_regs:r_sup_mode
r_swr_ioreq : rl_mmu_lgc : wire

Connects down to: MflipflopR_1:swr_ff_1:out
r_sxlate : m_mmu_cntl : wire

Connects down to: rl_marb_sm:marb_sm:r_sxlate , rl_mmu_lgc:mmu_lgc:r_sxlate
r_sxlate : rl_marb_sm : input

Connects up to: m_mmu_cntl:marb_sm:r_sxlate
r_sxlate : rl_mmu_lgc : output

Connects up to: m_mmu_cntl:mmu_lgc:r_sxlate
r_sxlate_ioreq : m_mmu_cntl : wire

Connects down to: rl_mmu_lgc:mmu_lgc:r_sxlate_ioreq , rl_mmu_regs:mmu_regs:r_sxlate_ioreq
r_sxlate_ioreq : rl_mmu_lgc : output wire

Connects down to: MflipflopR_1:sxlate_ff_1:out

Connects up to: m_mmu_cntl:mmu_lgc:r_sxlate_ioreq
r_sxlate_ioreq : rl_mmu_regs : input

Connects up to: m_mmu_cntl:mmu_regs:r_sxlate_ioreq
r_tlb_addr : rl_mmu_regs : wire

Connects down to: Mflipflop_r_6:tlb_addr_ff_6:out
r_tlb_compare : m_mmu_cntl : wire

Connects down to: rl_mmu_regs:mmu_regs:r_tlb_compare
r_tlb_compare : rl_mmu_regs : output wire

Connects down to: Mflipflop_r_1:tlb_compare_ff_1:out

Connects up to: m_mmu_cntl:mmu_regs:r_tlb_compare
r_tlb_lvl : rl_mmu_regs : wire

Connects down to: MflipflopR_2:r_tlb_lvl_ff_2:out
r_tlb_miss : m_mmu_cntl : wire

Connects down to: rl_mmu_lgc:mmu_lgc:r_tlb_miss , rl_mmu_regs:mmu_regs:r_tlb_miss
r_tlb_miss : rl_mmu_lgc : output wire

Connects down to: Mflipflop_r_1:tlb_miss_ff_1:out

Connects up to: m_mmu_cntl:mmu_lgc:r_tlb_miss
r_tlb_miss : rl_mmu_regs : input

Connects up to: m_mmu_cntl:mmu_regs:r_tlb_miss
r_tlb_miss_m : rl_mmu_lgc : wire
r_tlb_miss_tw : m_mmu_cntl : wire

Connects down to: rl_mmu_lgc:mmu_lgc:r_tlb_miss_tw
r_tlb_miss_tw : rl_mmu_lgc : output wire

Connects down to: Mflipflop_r_1:tlb_miss_tw_ff_1:out

Connects up to: m_mmu_cntl:mmu_lgc:r_tlb_miss_tw
r_tlb_used : m_mmu_cntl : wire

Connects down to: rl_mmu_lgc:mmu_lgc:r_tlb_used , rl_mmu_regs:mmu_regs:r_tlb_used
r_tlb_used : rl_mmu_lgc : output

Connects up to: m_mmu_cntl:mmu_lgc:r_tlb_used
r_tlb_used : rl_mmu_regs : input

Connects up to: m_mmu_cntl:mmu_regs:r_tlb_used
r_tlb_walk_perr : rl_mmu_regs : wire

Connects down to: MflipflopR_1:tlb_walk_perr_ff_1:out
r_trap : rl_asi_cntl : input

Connects up to: m_mmu_cntl:asi_cntl:r_trap_w
r_trap_from_w : Mcomplete : reg
r_trap_mastermaster : Mcomplete : reg
r_trap_w : m_mmu_cntl : wire

Connects down to: rl_marb_sm:marb_sm:r_trap_w , rl_mmu_lgc:mmu_lgc:r_trap_w , rl_tw_sm:tw_sm:r_trap_w , rl_par_cntl:par_cntl:r_trap_w , rl_asi_cntl:asi_cntl:r_trap
r_trap_w : rl_marb_sm : input

Connects up to: m_mmu_cntl:marb_sm:r_trap_w
r_trap_w : rl_mmu_lgc : output wire

Connects down to: Mflipflop_r_1:trap_w_ff_1:out

Connects up to: m_mmu_cntl:mmu_lgc:r_trap_w
r_trap_w : rl_par_cntl : input

Connects up to: m_mmu_cntl:par_cntl:r_trap_w
r_trap_w : rl_tw_sm : input

Connects up to: m_mmu_cntl:tw_sm:r_trap_w
r_trdynn_clk : pcimonitor_fm_cntrl : reg
r_triga : rl_mmu_regs : wire

Connects down to: Mflipflop_r_1:triga_ff_1:out
r_trigb : rl_mmu_regs : wire

Connects down to: Mflipflop_r_1:trigb_ff_1:out
r_tw_err : m_mmu_cntl : wire

Connects down to: rl_tw_sm:tw_sm:r_tw_err , rl_mmu_regs:mmu_regs:r_tw_err
r_tw_err : rl_mmu_regs : output

Connects down to: rsflop:tw_err_ff:out

Connects up to: m_mmu_cntl:mmu_regs:r_tw_err
r_tw_err : rl_tw_sm : input

Connects up to: m_mmu_cntl:tw_sm:r_tw_err
r_tw_par : m_mmu_cntl : wire

Connects down to: rl_marb_sm:marb_sm:r_tw_par , rl_par_cntl:par_cntl:r_tw_par
r_tw_par : rl_marb_sm : input

Connects up to: m_mmu_cntl:marb_sm:r_tw_par
r_tw_par : rl_par_cntl : output wire

Connects down to: Mflipflop_r_1:tw_par_ff_1:out

Connects up to: m_mmu_cntl:par_cntl:r_tw_par
r_va_bp_hit : rl_mmu_regs : wire

Connects down to: Mflipflop_r_1:va_hit_ff_1:out
r_wb_hit_x : rl_asi_cntl : wire

Connects down to: Mflipflop_r_1:r_wb_hit_x_ff_1:out
r_wb_hit_x_in : rl_asi_cntl : wire

Connects down to: Mflipflop_r_1:r_wb_hit_x_ff_1:din
r_wb_valid : rl_mmu_lgc : wire

Connects down to: Mflipflop_r_2:wb_vaild_ff_2:out
r_wrmbit_miss : rl_mmu_lgc : wire

Connects down to: Mflipflop_r_1:wr_mbit_miss_ff_1:out
r_wrpsr : Mtrap_detection : wire

Connects down to: Mflipflop_1:r_wrpsr_reg_1:out
r_wr_tlb : m_mmu_cntl : wire

Connects down to: rl_mmu_lgc:mmu_lgc:r_wr_tlb , rl_mmu_regs:mmu_regs:r_wr_tlb
r_wr_tlb : rl_mmu_lgc : output wire

Connects down to: Mflipflop_r_1:wr_tlb_ff_1:out

Connects up to: m_mmu_cntl:mmu_lgc:r_wr_tlb
r_wr_tlb : rl_mmu_regs : input

Connects up to: m_mmu_cntl:mmu_regs:r_wr_tlb
r_wr_tw_abort : rl_par_cntl : wire

Connects down to: Mflipflop_r_1:wr_tw_abort_ff_1:out

Signals

This page:

Created:

Thu Aug 19 11:56:22 1999

Verilog converted to html by v2html 5.0 (written by Costas Calamvokis).

Help